CN110780189A - 一种基于fpga的sdio接口测试设备与方法 - Google Patents

一种基于fpga的sdio接口测试设备与方法 Download PDF

Info

Publication number
CN110780189A
CN110780189A CN201910899982.5A CN201910899982A CN110780189A CN 110780189 A CN110780189 A CN 110780189A CN 201910899982 A CN201910899982 A CN 201910899982A CN 110780189 A CN110780189 A CN 110780189A
Authority
CN
China
Prior art keywords
module
data
command
sdio
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910899982.5A
Other languages
English (en)
Other versions
CN110780189B (zh
Inventor
黄世凯
陈燕丽
林兆强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN201910899982.5A priority Critical patent/CN110780189B/zh
Publication of CN110780189A publication Critical patent/CN110780189A/zh
Application granted granted Critical
Publication of CN110780189B publication Critical patent/CN110780189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供一种基于FPGA的SDIO接口测试设备与方法，使用FPGA设计一张基于SDIO3.0协议的虚拟SDIO卡来代替现有的实体SDIO卡，其包括CMD处理模块、CIA模块、命令响应模块以及读写测试模块，所述CMD处理模块分别连接令响应模块和读写测试模块，所述命令响应模块还连接所述CIA模块；CIA模块可提供CCCR寄存器、FBR寄存器和CIS寄存器以供定制满足FT测试要求的信息，使测试设备具有通用性，不仅测试的灵活性大大增加，同时简化了硬件设计和降低测试成本。

Description

一种基于FPGA的SDIO接口测试设备与方法
技术领域
本发明涉及一种SDIO接口的测试设备与方法。
背景技术
SDIO(Secure Digital Input and Output)是在SD标准上定义了一种外设接口，它和SD卡规范间的一个重要区别是增加了低速标准。在SDIO卡只需要SPI和1位SD传输模式。低速卡的目标应用是以最小的硬件开销支持低速IO能力。低速卡支持调制解调器，条形码扫描仪和GPS接收器等应用。高速卡支持网卡，电视卡以及组合卡等。组合卡指的是存储器+SDIO，对组合卡来说，操作需要全速和4BIT的传输模式，这是SDIO1.0标准规定的。
SDIO是未来嵌入式***最重要的接口技术之一，所以当前的移动SOC(System OnChip)处理器都带有至少一个的SDIO HOST接口，方便对功能进行扩展，所以在SOC出厂前的FT(final test)测试中需要对这个接口进行测试，目前的测试方法就是接上一张特定功能SDIO卡，使处理器识别这张卡并对这张卡读写数据，如果读写数据正确，那么SOC的SDIO接口就是正常的，反之，则判断为异常。
但是这个测试方法要外接特定功能的SDIO卡和与之匹配的软件驱动，任何一张SDIO卡都没有包含SDIO协议的所有内容，假如需要增加一些测试而这张SDIO卡没有这个功能，那么将无法测试。如果遇上这个SDIO卡厂商停产或者另外一个SOC的SDIO测试不采用这个SDIO卡，那么软件驱动得重新编写，硬件也得重新设计，从而导致测试成本过高，而且灵活性低。
发明内容
本发明要解决的技术问题，在于提供一种基于FPGA的SDIO接口测试设备与方法，使用FPGA设计一张基于SDIO3.0协议的虚拟SDIO卡来代替现有的实体SDIO卡，不仅降低测试成本，还提高了灵活性。
本发明测试设备是这样实现的：一种基于FPGA的SDIO接口测试设备，包括CMD处理模块、CIA模块、命令响应模块以及读写测试模块，所述CMD处理模块分别连接令响应模块和读写测试模块，所述命令响应模块还连接所述CIA模块；
所述CMD处理模块，通过sdio_cmd管脚接收SOC发出的一连串命令，对命令进行解析并传递给所述命令响应模块，然后从所述命令响应模块得到响应数据，最后将响应数据通过sdio_cmd管脚返回给SOC；
所述CIA模块，提供CCCR寄存器、FBR寄存器和CIS寄存器以供定制满足测试要求的信息；
所述命令响应模块，根据命令的类型返回要响应的数据，并在某些命令需要时读写CIA模块的数据组成响应数据，并打包成命令格式传给所述CMD处理模块；
所述读写测试模块，根据数据传输命令CMD53格式进行读写数据，并存储一串预定义的数据用作数据比较和数据发送。
进一步的，本发明测试设备还包括串口模块，所述串口模块连接所述CMD处理模块；
所述串口模块从CMD处理模块接收命令的类型、参数和响应的数据后，将其转换成ASCII码，最后按照串口的格式发送到图形界面上，由图形界面显示出每一个命令的类型，参数和响应数据。
进一步的，该测试设备是使用FPGA设计而成的且基于SDIO3.0协议的SDIO卡。
本发明测试方法是这样实现的：一种基于FPGA的SDIO接口测试方法，使用本发明所述的SDIO卡进行测试，测试时将所述SDIO卡与SDIO接口通过管脚对应连接；并包括下述过程：
初始化过程：通过所述CMD处理模块拉低sdio_det管脚，使SOC认为有SDIO卡***，接收SOC通过sdio_cmd管脚发送过来的一连串命令进行即初始化；所述CMD模块接收到命令后，通过对命令的解析传递给所述命令响应模块，所述命令响应模块根据命令决定是否需要读写所述CIA模块的数据同时计算出一个响应数据，然后将响应数据传给所述CMD处理模块，由所述CMD处理模块最后将响应数据通过sdio_cmd管脚返回给SOC；
读数据测试过程：所述CMD处理模块在接收SOC的读数据命令时，向所述读写测试模块请求一串预定义的数据传发给SOC，SOC将收到的数据与自身预定义的数据进行比较，得到读数据的测试结果；
写数据测试过程：所述CMD处理模块在接收SOC的写数据命令时，所述读写测试模块同时接收一串写测试数据，将该串写测试数据与自身预定义的数据进行比较，得到写数据的测试结果。
进一步的，本发明的测试方法，还包括：
图形化展示过程：在测试的过程中，通过串口模块接收所述CMD处理模块发送过来的命令的类型，参数和响应的数据后，转换成ASCII码，最后按照串口的格式发送到图形界面上，由图形界面显示出每一个命令的类型，参数和响应数据。
配置过程：对所述CIA模块的CCCR寄存器、FBR寄存器和CIS寄存器进行配置，定制出满足测试要求的信息。
信号显示过程：在测试的过程中，通过FPGA设计软件自带的逻辑分析仪显示FPGA内部的逻辑信号。
本发明具有如下优点：本发明使用FPGA虚拟一通用SDIO卡作为测试设备，替换掉特定功能的实体SDIO卡，虚拟的SDIO卡包括CMD处理模块、CIA模块、命令响应模块以及读写测试模块，其中CIA模块可提供CCCR寄存器、FBR寄存器和CIS寄存器以供定制满足FT测试要求的信息，使测试设备具有通用性，来代替现有的实体SDIO卡，不仅测试的灵活性大大增加，同时简化了硬件设计和降低测试成本。另外，除了正常测试，还可以在图形界面上实时观察EMMC接口的信号，同时通过FPGA设计软件自带的逻辑分析仪显示FPGA内部的逻辑信号，有利于分析问题。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明的SDIO接口测试设备与SOC连接状态的结构示意图。
图2为本发明的SDIO接口测试设备的内部电路模块的结构示意图。
图3为本发明的SDIO接口测试设备的内部寄存器空间分配图。
图4a为本发明的SDIO接口测试设备的初始化流程前半部分。
图4b为本发明的SDIO接口测试设备的初始化流程后半部分。
其中，图4a是流程的前半部分，图4b是流程的后半部分。
具体实施方式
本发明的基于FPGA的SDIO接口测试设备，是使用FPGA设计而成一基于SDIO3.0协议的SDIO卡，且该SDIO卡可以自定义卡的参数(比如支持的最大位宽，是否有内存功能)，使得这张通用SDIO卡满足测试要求。如果需要增加测试，只要软件驱动修改即可，比如重新配置参数，硬件平台不需要重新设计。
请参阅图1所示，测试时将所述SDIO卡与SOC的SDIO接口通过管脚对应连接；管脚包括sdio_det，sdio_clk，sdio_cmd和sdio_data[3.0]。
再如图2所示，硬件结构上，所述SDIO卡包括CMD处理模块、CIA模块、命令响应模块以及读写测试模块，所述CMD处理模块分别连接令响应模块和读写测试模块，所述命令响应模块还连接所述CIA模块；本发明测试设备还包括串口模块，所述串口模块连接所述CMD处理模块。
其中，
所述CMD处理模块，通过sdio_cmd管脚接收SOC发出的一连串命令，即初始化，对命令进行解析并传递给所述命令响应模块，然后从所述命令响应模块得到响应数据，最后将响应数据通过sdio_cmd管脚返回给SOC；协议中某些命令除了这个响应数据外，还需要在sdio_data上响应特定的数据，比如：CMD19，它需要SDIO卡在sdio_data上响应一串已知的数据，用于调节采样点。
所述CIA模块，提供CCCR寄存器、FBR寄存器和CIS寄存器以供定制满足FT测试要求的信息；如图3所示，所述CIA(Common IOArea)模块包含了CCCR(Card Common ControlRegisters)，FBR(Function Basic Registers)和CIS(card's common Card InformationStructure)共三方面信息；CCCR定义了SDIO卡的公共控制寄存器，SOC通过操作CCCR可以对SDIO卡进行检查和对FBR进行操作；FBR定义了所支持的FBR1到FBR7的操作，包括了各种要求和功能，电源控制等；CIS定义了一些卡的信息结构，CIS有公共CIS和每个FBR的CIS。通过自定义CCCR，FBR和CIS这三个区域的寄存器值可以定制出满足FT测试的SDIO卡，这也是本发明SDIO卡具有通用性的核心所在。
所述命令响应模块，根据命令的类型返回要响应的数据，并在某些命令需要时读写CIA模块的数据组成响应数据，并打包成命令格式传给所述CMD处理模块。
所述读写测试模块，根据数据传输命令CMD53格式进行读写数据，并存储一串预定义的数据用作数据比较和数据发送。具体的，读写测试模块根据数据传输命令CMD53格式可以选择以字节为单位还是以block(根据SOC设置的长度，默认512字节)为单位进行读写，所述读写数据测试模块支持单block读写和多block读写，两者测试方法大体一致，差别在于单block读写只传输一个block的数据，多block传输两个以上的block数据。
所述串口模块，从CMD处理模块接收命令的类型、参数和响应的数据后，将其转换成ASCII码，最后按照串口的格式发送到图形界面上，由图形界面显示出每一个命令的类型，参数和响应数据，具有很好的直观性，利于用户观察每个操作的结果。
当开始测试时，CMD处理模块会拉低sdio_det管脚，使SOC认为有SDIO卡***，SOC通过sdio_cmd管脚发送一连串命令到SDIO卡，CMD模块接收到命令后，通过对命令的解析传递给命令响应模块，命令响应模块根据命令决定是否需要读写CIA模块的数据同时计算出一个响应数据，然后将响应数据传给CMD处理模块，CMD处理模块最后将响应数据通过sdio_cmd管脚返回给SOC(协议中某些命令除了这个响应数据外，还需要在sdio_data上响应特定的数据)。识别出SDIO卡后，即可进行数据读写测试。
测试的流程包括：
读数据测试过程：所述CMD处理模块在接收SOC的读数据命令时，向所述读写测试模块请求一串预定义的数据传发给SOC，SOC将收到的数据与自身预定义的数据进行比较，得到读数据的测试结果；
写数据测试过程：所述CMD处理模块在接收SOC的写数据命令时，所述读写测试模块同时接收一串写测试数据，将该串写测试数据与自身预定义的数据进行比较，得到写数据的测试结果，测试结果通过test_status[7:0]反馈。
基于上述测试设备，本发明还提供一种基于FPGA的SDIO接口测试方法，使用本发明所述的SDIO卡进行测试，测试时将所述SDIO卡与SDIO接口通过管脚对应连接；并包括下述过程：
初始化过程：通过所述CMD处理模块拉低sdio_det管脚，使SOC认为有SDIO卡***，接收SOC通过sdio_cmd管脚发送过来的一连串命令进行即初始化；所述CMD模块接收到命令后，通过对命令的解析传递给所述命令响应模块，所述命令响应模块根据命令决定是否需要读写所述CIA模块的数据同时计算出一个响应数据，然后将响应数据传给所述CMD处理模块，由所述CMD处理模块最后将响应数据通过sdio_cmd管脚返回给SOC；其中，如图4a和图4b所示，即为初始化过程的流程。
读数据测试过程：所述CMD处理模块在接收SOC的读数据命令时，向所述读写测试模块请求一串预定义的数据传发给SOC，SOC将收到的数据与自身预定义的数据进行比较，得到读数据的测试结果；
写数据测试过程：所述CMD处理模块在接收SOC的写数据命令时，所述读写测试模块同时接收一串写测试数据，将该串写测试数据与自身预定义的数据进行比较，得到写数据的测试结果。
还包括：
图形化展示过程：在测试的过程中，通过串口模块接收所述CMD处理模块发送过来的命令的类型，参数和响应的数据后，转换成ASCII码，最后按照串口的格式发送到图形界面上，由图形界面显示出每一个命令的类型，参数和响应数据，具有很好的直观性，利于用户观察每个操作的结果。信号显示过程：在测试的过程中，通过FPGA设计软件自带的逻辑分析仪显示FPGA内部的逻辑信号。供用户观察每个操作的过程和结果，这样做的好处在于能更好的分析测试失败的原因。
本发明方法中，若需要增加一些测试功能，或要对参数进行修改，则还可包括下述过程：
配置过程：对所述CIA模块的CCCR寄存器、FBR寄存器和CIS寄存器进行配置，定制出满足FT测试要求的信息。比如支持的最大位宽，是否有内存功能等。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (7)

1.一种基于FPGA的SDIO接口测试设备，其特征在于：为通过FPGA逻辑搭建而成的一虚拟SDIO卡，包括CMD处理模块、CIA模块、命令响应模块以及读写测试模块，所述CMD处理模块分别连接令响应模块和读写测试模块，所述命令响应模块还连接所述CIA模块；
所述CMD处理模块，接收SOC发出的一连串命令，对命令进行解析并传递给所述命令响应模块，然后从所述命令响应模块得到响应数据，最后将响应数据返回给SOC；
所述CIA模块，提供CCCR寄存器、FBR寄存器和CIS寄存器以供定制满足测试要求的信息；
所述命令响应模块，根据命令的类型返回要响应的数据，并在某些命令需要时读写CIA模块的数据组成响应数据，并打包成命令格式传给所述CMD处理模块；
所述读写测试模块，接收所述命令解析模块的数据并判断是否为读写命令，如果是，则开始读写数据进行读写测试，并存储一串预定义的数据用作数据比较和数据发送。
2.根据权利要求1所述的一种基于FPGA的SDIO接口测试设备，其特征在于：还包括串口模块，所述串口模块连接所述CMD处理模块；
所述串口模块从CMD处理模块接收命令的类型、参数和响应的数据后，将其转换成ASCII码，最后按照串口的格式发送到图形界面上，由图形界面显示出每一个命令的类型，参数和响应数据。
3.根据权利要求1所述的一种基于FPGA的SDIO接口测试设备，其特征在于：该虚拟SDIO卡是通过FPGA基于SDIO3.0协议虚拟而成。
4.一种基于FPGA的SDIO接口测试方法，其特征在于：使用如权利要求1所述的虚拟SDIO卡进行测试，测试时将所述SDIO卡与SDIO接口通过管脚对应连接；并包括下述过程：
初始化过程：通过所述CMD处理模块拉低sdio_det管脚，使SOC认为有SDIO卡***，接收SOC通过sdio_cmd管脚发送过来的一连串命令进行初始化；所述CMD模块接收到命令后，通过对命令的解析传递给所述命令响应模块，所述命令响应模块根据命令决定是否需要读写所述CIA模块的数据同时计算出一个响应数据，然后将响应数据传给所述CMD处理模块，由所述CMD处理模块最后将响应数据通过sdio_cmd管脚返回给SOC；
读数据测试过程：所述CMD处理模块在接收SOC的读数据命令时，向所述读写测试模块请求一串预定义的数据传发给SOC，SOC将收到的数据与自身预定义的数据进行比较，得到读数据的测试结果；
写数据测试过程：所述CMD处理模块在接收SOC的写数据命令时，所述读写测试模块同时接收一串写测试数据，将该串写测试数据与自身预定义的数据进行比较，得到写数据的测试结果。
5.根据权利要求4所述的一种基于FPGA的SDIO接口测试方法，其特征在于：还包括：
图形化展示过程：在测试的过程中，通过串口模块接收所述CMD处理模块发送过来的命令的类型，参数和响应的数据后，转换成ASCII码，最后按照串口的格式发送到图形界面上，由图形界面显示出每一个命令的类型，参数和响应数据。
6.根据权利要求4所述的一种基于FPGA的SDIO接口测试方法，其特征在于：在初始化过程之前还包括：
配置过程：对所述CIA模块的CCCR寄存器、FBR寄存器和CIS寄存器进行配置，定制出满足测试要求的信息。
7.根据权利要求4所述的一种基于FPGA的SDIO接口测试方法，其特征在于：还包括：
信号显示过程：在测试的过程中，通过FPGA设计软件自带的逻辑分析仪显示FPGA内部的逻辑信号。
CN201910899982.5A 2019-09-23 2019-09-23 一种基于fpga的sdio接口测试设备与方法 Active CN110780189B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910899982.5A CN110780189B (zh) 2019-09-23 2019-09-23 一种基于fpga的sdio接口测试设备与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910899982.5A CN110780189B (zh) 2019-09-23 2019-09-23 一种基于fpga的sdio接口测试设备与方法

Publications (2)

Publication Number Publication Date
CN110780189A true CN110780189A (zh) 2020-02-11
CN110780189B CN110780189B (zh) 2021-12-21

Family

ID=69383780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910899982.5A Active CN110780189B (zh) 2019-09-23 2019-09-23 一种基于fpga的sdio接口测试设备与方法

Country Status (1)

Country Link
CN (1) CN110780189B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111581146A (zh) * 2020-05-19 2020-08-25 成都傅立叶电子科技有限公司 FPGA模拟eMMC接口与ARM芯片高速通信的方法
CN118012684A (zh) * 2024-04-09 2024-05-10 济南智多晶微电子有限公司 一种fpga芯片逻辑资源测试方法及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1637684A (zh) * 2003-12-30 2005-07-13 中国科学院空间科学与应用研究中心 一种通用fifo接口测试设备和***
US7225357B2 (en) * 2003-01-21 2007-05-29 Zentek Technology Japan, Inc. SDIO card development system
TW200949561A (en) * 2008-05-29 2009-12-01 Etrend Electronics Inc Input/output communication protocol method used in security digital input/output card and security digital input/output controller
CN103761129A (zh) * 2014-01-13 2014-04-30 中南大学 一种在Bootloader层实现SDIO接口驱动的方法
US20170248654A1 (en) * 2016-02-29 2017-08-31 Kabushiki Kaisha Toshiba Data communication system and data receiving device
CN108055674A (zh) * 2018-02-07 2018-05-18 苏州工业园区艾伦智能科技有限公司 基于SDIO接口协议的SDIO接口WiFi模块测试***及方法
CN109067493A (zh) * 2017-05-25 2018-12-21 瑞萨电子株式会社 检测***、传感器和微型计算机

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7225357B2 (en) * 2003-01-21 2007-05-29 Zentek Technology Japan, Inc. SDIO card development system
CN1637684A (zh) * 2003-12-30 2005-07-13 中国科学院空间科学与应用研究中心 一种通用fifo接口测试设备和***
TW200949561A (en) * 2008-05-29 2009-12-01 Etrend Electronics Inc Input/output communication protocol method used in security digital input/output card and security digital input/output controller
CN103761129A (zh) * 2014-01-13 2014-04-30 中南大学 一种在Bootloader层实现SDIO接口驱动的方法
US20170248654A1 (en) * 2016-02-29 2017-08-31 Kabushiki Kaisha Toshiba Data communication system and data receiving device
CN109067493A (zh) * 2017-05-25 2018-12-21 瑞萨电子株式会社 检测***、传感器和微型计算机
CN108055674A (zh) * 2018-02-07 2018-05-18 苏州工业园区艾伦智能科技有限公司 基于SDIO接口协议的SDIO接口WiFi模块测试***及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘雨沁等: "基于FPGA的SDIO通信接口的设计实现", 《通信技术》 *
赵亚男: "WIFI芯片的高速SDIO接口设计与验证", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111581146A (zh) * 2020-05-19 2020-08-25 成都傅立叶电子科技有限公司 FPGA模拟eMMC接口与ARM芯片高速通信的方法
CN118012684A (zh) * 2024-04-09 2024-05-10 济南智多晶微电子有限公司 一种fpga芯片逻辑资源测试方法及装置

Also Published As

Publication number Publication date
CN110780189B (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
US8032668B2 (en) Protocol adapter for passing diagnostic messages between a host computer and vehicle networks operating in J1939 or J1708 protocol
US20050182874A1 (en) Disk array controller and system with automated detection and control of both ATA and SCSI disk drives
CN110865909B (zh) 一种基于fpga的emmc接口测试设备与方法
CN111931442B (zh) Fpga内嵌flash控制器及电子装置
CN116450552B (zh) 基于i2c总线异步批量读写寄存器的方法及***
CN110780189B (zh) 一种基于fpga的sdio接口测试设备与方法
CN110737552B (zh) 一种基于fpga的sfc接口测试设备与方法
CN107144751B (zh) 一种多信道矢量网络参数分析***及方法
CN112395147B (zh) Soc上的调试装置
CN114660383A (zh) 一种通用载荷管理器地检测试板卡
CN115481078A (zh) 主从式通讯***及方法
US6009486A (en) Cardbus docking station
US7853843B2 (en) Method and system for testing chips
CN110083567B (zh) 一种芯片架构
CN101833063A (zh) 对spi控制芯片进行测试的方法及装置
CN109976778B (zh) 车辆电子产品的软件更新方法与***、上位机及存储介质
US5740452A (en) System for passing Industry Standard Architecture (ISA) legacy interrupts across Peripheral Component Interconnect (PCI) connectors and methods therefor
CN101847045A (zh) 一种仪器***的标准接口方法
CN115202257B (zh) 一种lpc总线协议转换及设备并行控制装置及方法
CN218675726U (zh) 一种mcu芯片和mcu通信***
US7930492B2 (en) Memory system having low power consumption
US7714871B2 (en) System and method for controlling display of mobile terminal
KR100616451B1 (ko) 영상신호를 표시장치에 적용하기 위한 단일 반도체 칩
CN118209840A (zh) 一种芯片测试***及方法
JP3029253U (ja) モニタ識別情報制御装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province

Patentee after: Ruixin Microelectronics Co., Ltd

Address before: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province

Patentee before: FUZHOU ROCKCHIP ELECTRONICS Co.,Ltd.