CN218675726U - 一种mcu芯片和mcu通信*** - Google Patents
一种mcu芯片和mcu通信*** Download PDFInfo
- Publication number
- CN218675726U CN218675726U CN202222437653.9U CN202222437653U CN218675726U CN 218675726 U CN218675726 U CN 218675726U CN 202222437653 U CN202222437653 U CN 202222437653U CN 218675726 U CN218675726 U CN 218675726U
- Authority
- CN
- China
- Prior art keywords
- data packet
- mcu chip
- usb
- upper computer
- usb interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本申请提出了一种MCU芯片和MCU通信***,涉及数据传输技术领域。其中,MCU芯片包括:USB接口、主控单元、DMA控制器以及存储器控制器。主控单元连接DMA控制器,DMA控制器还连接USB接口以及存储器控制器。主控单元,用于将USB接口的传输协议配置为MSC传输协议。USB接口,用于连接上位机,并基于MSC传输协议,接收上位机发送的第一数据包。DMA控制器,用于将USB接口接收到的第一数据包发送给存储器控制器。存储器控制器,用于连接外部存储器,并将第一数据包发送给外部存储器进行存储。通过上述技术方案,可提升MCU芯片与上位机之间的数据传输效率,提高数据吞吐量。
Description
【技术领域】
本申请涉及数据传输技术领域,尤其涉及一种MCU芯片和MCU通信***。
【背景技术】
在上位机与微控制单元(Microcontroller Unit,MCU)的通信场景中,经常涉及到大量的数据传输。目前的技术方案中,主要是基于通用异步收发传输器(UniversalAsynchronous Receiver/Transmitter,UART)来实现上位机与MCU之间的数据传输。但是,UART传输方式通信速率较低,并且,由于MCU自身数据存储单元的容量十分有限,导致难以实现较高数据吞吐量。
【实用新型内容】
本申请实施例提供了一种MCU芯片MCU通信***,可提升MCU芯片与上位机之间的数据传输效率,提高数据吞吐量。
第一方面,本申请实施例提供一种MCU芯片,包括:USB接口、主控单元、DMA控制器以及存储器控制器;所述主控单元连接所述DMA控制器,所述DMA控制器还连接所述USB接口以及所述存储器控制器;所述主控单元,用于将所述USB接口的传输协议配置为USB大容量存储设备类MSC传输协议;所述USB接口,用于通过USB线缆连接上位机,并接收所述上位机发送的第一数据包;所述DMA控制器,用于将所述USB接口接收到的所述第一数据包发送给所述存储器控制器;所述存储器控制器,用于通过通信单元连接外部存储器,并通过所述通信单元,将所述第一数据包发送给所述外部存储器进行存储。
其中一种可能的实现方式中,所述主控单元还用于,对所述USB接口进行初始化,以及,控制所述存储器控制器对所述外部存储器进行初始化。
其中一种可能的实现方式中,所述USB接口包括USB端点缓存区;所述USB接口还用于,将接收到的所述第一数据包缓存至所述USB端点缓存区。
其中一种可能的实现方式中,所述主控单元还用于:对所述USB端点缓存区的缓存空间余量进行检测;检测到所述缓存空间余量小于设定阈值后,控制所述DMA控制器将所述USB端点缓存区中已缓存的第一数据包迁移至所述存储器控制器。
其中一种可能的实现方式中,所述存储器控制器具体用于:将所述已缓存的第一数据包发送给所述通信单元,由所述通信单元将所述已缓存的第一数据包发送给所述外部存储器进行存储。
其中一种可能的实现方式中,所述主控单元还用于,控制所述MCU芯片向所述上位机发送第二数据包。
其中一种可能的实现方式中,所述主控单元具体用于,控制所述存储器控制器通过所述通信单元从所述外部存储器中获取第二数据包。
其中一种可能的实现方式中,所述存储器控制器还用于,将获取到的所述第二数据包发送至所述DMA控制器,由所述DMA控制器将所述第二数据包发送至所述USB端点缓存区。
其中一种可能的实现方式中,所述主控单元还用于,检测到所述缓存空间余量小于设定阈值后,控制所述USB接口通过所述USB线缆将所述USB端点缓存区中已缓存的第二数据包发送至所述上位机。
第二方面,本申请实施例提供一种MCU通信***,所述MCU通信***包括:包括上位机、外部存储器以及如第一方面所述的MCU芯片;所述MCU芯片连接所述上位机,所述MCU芯片还连接所述外部存储器。
本申请的上述技术方案存在以下有益效果:
本申请上述技术方案可提升MCU芯片与上位机之间的数据传输效率,提高数据吞吐量。
【附图说明】
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的一种MCU芯片的结构示意图;
图2为本申请实施例提供的另一种MCU芯片的结构示意图;
图3为本申请实施例提供的另一种MCU芯片的结构示意图;
图4为本申请实施例提供的一种MCU通信***的结构示意图。
【具体实施方式】
为了更好的理解本申请的技术方案,下面结合附图对本申请实施例进行详细描述。
应当明确,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”、“第一”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
本申请实施例可提供一种微控制单元(Microcontroller Unit,MCU)芯片。图1为本申请实施例提供的一种MCU芯片的结构示意图。如图1所示,本申请实施例提供的MCU芯片10可包括:通用串行总线(Universal Serial Bus,USB)接口101、主控单元102、DMA(DirectMemory Access,DMA)控制器103以及存储器控制器104。
其中,主控单元102连接DMA控制器103。DMA是指一种高速的数据传输操作,允许在外部设备和存储器之间直接读写数据,既不通过CPU,也不需要CPU干预。DMA控制器103可用于对整个数据传输操作进行控制。DMA控制器103还分别连接USB接口101以及存储器控制器104。存储器控制器104可以是嵌入式多媒体(Embedded Multi Media Card,eMMC)存储器控制器,其中,eMMC是MMC协会订立的内嵌式存储器标准规格。存储器控制器104还可连接一外部存储器105。外部存储器105例如可以是随机访问存储器(Random Access Memory,RAM)、同步动态随机存取内存(synchronous dynamic random-access memory,SDRAM)、静态随机存取存储器(Static Random-Access Memory,SRAM)、Flash等任意一种存储器。
本申请实施例中,上述MCU芯片10可通过USB线缆连接上位机。具体可以是MCU芯片10的USB接口101通过USB线缆连接上位机。连接成功后,MCU芯片10可与上位机进行数据传输。数据传输可以是由MCU芯片10接收上位机发送的数据包,还可以是MCU芯片10向上位机发送数据包。
下面将结合图1所示的MCU芯片10的内部结构,对MCU芯片10接收上位机发送的数据包的过程中,MCU芯片10内部各功能单元的功能实现逻辑进行说明。为便于区分和表述,本申请实施例中,将上位机发送至MCU芯片10的数据包称为第一数据包。第一数据包的数量可以为一个或多个,本申请对此不做限制。
首先,MCU芯片10与上位机建立USB连接之后,主控单元102可用于,分别对上述USB接口101以及存储器控制器104所连接的外部存储器105进行初始化。
具体的,一方面,主控单元102可对USB接口101中USB缓存区的数据进行初始化。另一方面,主控单元102还可用于控制存储器控制器104对外部存储器105进行初始化。一种具体的实现方式中,主控单元102可用于向存储器控制器104发送第一指示信息。存储器控制器104可用于响应于第一指示信息,对外部存储器105进行初始化。对外部存储器105进行初始化例如可以是,对外部存储器105进行数据筛选、数据清除等。从而便于外部存储器105有足够的存储空间,以存储上位机即将下发的第一数据包。第一指示信息可以是一电平信号。
进而,主控单元102还可对USB接口101所支持的传输协议进行配置。本申请实施例中,主控单元102可将USB接口101的传输协议配置为USB大容量存储设备类(The USB massstorage device class,MSC)传输协议。基于MSC传输协议,上位机中无需配置USB驱动,即可实现USB方式的数据传输。
然后,USB接口101可用于基于MSC传输协议,接收上位机发送的第一数据包。
具体的,主控单元102可用于监控上位机的状态,以判断上位机是否要下发第一数据包。确定上位机要下发第一数据包后,主控单元102可用于控制USB接口101接收第一数据包。一种可能的实现方式中,主控单元102可用于接收上位机发送的第一电平信号。在接收到第一电平信号之后,主控单元102可确定上位机即将下发第一数据包。本申请实施例中,MCU芯片基于USB传输方式接收上位机发送的第一数据包,相比于通用异步收发传输器(Universal Asynchronous Receiver/Transmitter,UART)的传输方式,抗干扰能力大大增强,从而提升了数据传输速率以及数据传输可靠性。并且,基于MSC传输协议,可免于上位机端配置USB驱动,更加便捷。
进而,DMA控制器103可用于将USB接口101接收到的第一数据包发送给存储器控制器104。
一种可能的实现方式中,DMA控制器103可响应于USB接口101接收到第一数据包,将第一数据包发送给存储器控制器104。另一种可能的实现方式中,主控单元102可响应于USB接口101接收到第一数据包,向DMA控制器103发送第一触发信号。DMA控制器103可响应于该第一触发信号,将USB接口101接收到的第一数据包发送给存储器控制器104。其中,上述第一触发信号可以是任意一种形式的信号,如电平信号等。
最后,存储器控制器104可用于将第一数据包发送给外部存储器105进行存储。
具体的,如图2所示,存储器控制器104和外部存储器105之间可连接有通信单元106。存储器控制器104可用于将第一数据包发送给通信单元106,进而,由通信单元106将第一数据包发送给外部存储器105。通过外部存储器105存储数据,扩大了MCU芯片的存储空间,有利于在MCU芯片与上位机的通信场景中,提升数据吞吐量。
相应的,对于MCU芯片向上位机发送数据包的过程,MCU芯片内部各功能单元的功能实现逻辑可以是:
首先,MCU芯片与上位机建立USB连接之后,主控单元102可用于,分别对USB接口101以及存储器控制器104所连接的外部存储器105进行初始化。具体的实现方式可参考前述说明,此处不做赘述。
然后,主控单元102确定当前有待发送的第二数据包之后,由存储器控制器104获取外部存储器105中存储的第二数据包,并将第二数据包发送给DMA控制器103。
具体的,主控单元102确定当前有待发送的第二数据包之后,可向存储器控制器104发送第二触发信号。存储器控制器104响应于该第二触发信号,可从外部存储器105中获取第二数据包,并将第二数据包发送给DMA控制器103。第二触发信号可以是包括电平信号在内的任意一种信号形式。
进而,由DMA控制器103将接收到的第二数据包发送至USB接口101。
最后,由USB接口101基于MSC传输协议,将第二数据包发送给上位机。
上述技术方案中,一方面,USB作为一种标准的串行接口,使用了差分信号,相比于UART方式,抗干扰能力更为优越,同时通信速率更高;另一方面,将USB接口101配置为MSC传输协议,可免于在PC端配置USB驱动,更为便捷,技术成本更低;再一方面,通过外接存储器对MCU芯片进行扩容,有利于在与上位机的通信场景中实现较高的数据吞吐量。
图3为本申请实施例提供的另一种MCU芯片的结构示意图。如图3所示,MCU芯片10还可包括USB端点缓存区1011,USB端点缓存区1011可位于USB接口101内部。
下面结合图3所示的MCU芯片,对MCU芯片和上位机通信场景中,MCU芯片10内部各功能单元的功能实现方式进行说明。
在MCU芯片10接收上位机发送的第一数据包的场景中,首先,MCU芯片10与上位机建立USB连接之后,主控单元102可用于,分别对上述USB接口101以及存储器控制器104所连接的外部存储器105进行初始化。
其次,USB接口101可用于基于MSC传输协议,接收上位机发送的第一数据包。
然后,USB接口101将接收到的第一数据包缓存至USB端点缓存区1011。
进而,主控单元102可用于对USB端点缓存区1011的缓存空间余量进行检测。检测到缓存空间余量小于设定阈值后,主控单元102可用于控制DMA控制器103将USB端点缓存区中已缓存的第一数据包迁移至存储器控制器。
一般来说,USB端点缓存区1011的缓存空间相对较小,为防止缓存空间不足造成第一数据包接收失败,本申请实施例中,在USB接口101向USB端点缓存区1011发送第一数据包进行缓存的过程中,主控单元102可用于对USB端点缓存区1011的缓存空间余量进行检测。当检测到缓存空间余量小于设定阈值后,主控单元102可用于向DMA控制器103发送第二指示信息。第二指示信息可以是一电平信号,第二指示信息可用于指示DMA控制器103将USB端点缓存区1011中已缓存的第一数据包迁移。可以理解的是,此时USB端点缓存区1011中已缓存的第一数据包可能为上位机下发的全部第一数据包,也可能为全部第一数据包中的部分第一数据包。
其中,上述设定阈值的取值可根据实际需要灵活设定。在另外的实现方式中,主控单元102还可在检测到缓存空间余量为0后,向DMA控制器103发送第二指示信息。
最后,存储控制器104可用于将接收到的已缓存的第一数据包发送给外部存储器105进行存储。
具体的,存储控制器104可用于将已缓存的第一数据包发送给通信单元106,由通信单元106将已缓存的第一数据包发送给外部存储器105进行存储。
相应的,在MCU芯片10向上位机发送第二数据包的通信场景中,MCU芯片10内部各功能单元的功能实现方式可以是:
首先,MCU芯片10与上位机建立USB连接之后,主控单元102可用于,分别对上述USB接口101以及存储器控制器104所连接的外部存储器105进行初始化。
其次,主控单元102可用于控制存储器控制器104从外部存储器105中获取待发送的第二数据包。
本申请实施例中,MCU芯片端的数据可存储于外部存储器105中。当主控单元102确定需要向上位机发送数据后,主控单元102可指示存储器控制器104从外部存储器105中获取待发送的第二数据包。一种具体的实现方式中,主控单元102可向存储器控制器104发送第三指示信息。第三指示信息可以是一电平信号。
进而,存储器控制器104可响应于第三指示信息,从外部存储器105中获取第二数据包,并将获取到的第二数据包发送至DMA控制器103。
具体的,存储器控制器104响应于第三指示信息,可通过通信单元106,从外部存储器105中获取第二数据包。存储器控制器104接收到第二数据包之后,可将第二数据包发送至DMA控制器103。存储器控制器104向DMA控制器103发送第二数据包的方式具体可以是主动发送,也可以是基于DMA控制器103发送的触发信号被动发送,本申请实施例对此不做限制。
然后,DMA控制器103可用于将接收到的第二数据包发送至USB端点缓存区1011进行缓存。
进一步的,主控单元102可用于对USB端点缓存区1011的缓存空间余量进行检测,并在检测到缓存空间余量小于设定阈值后,控制USB接口将USB端点缓存区1011中已缓存的第二数据包发送至上位机。
本申请实施例中,DMA控制器103在获取到第二数据包之后,可迅速将第二数据包迁移至USB端点缓存区1011。在此过程中,主控单元102可检测USB端点缓存区1011的缓存空间余量。当检测到缓存空间余量小于设定阈值后,可控制USB接口101将USB端点缓存区1011内已缓存的第二数据包先行发送至上位机。从而,可及时将USB端点缓存区1011的缓存空间空余,以便DMA控制器103继续向USB端点缓存区1011迁移数据。在另外的实现方式中,主控单元102还可在检测到USB端点缓存区1011的缓存空间余量为0后,控制USB接口101将USB端点缓存区1011内已缓存的第二数据包发送至上位机。
通过技术方案,可提升MCU芯片与上位机之间的数据传输效率,提高数据吞吐量。
本申请另一实施例中,还可提供一种MCU通信***。图4为本申请实施例提供的一种MCU通信***的结构示意图。如图4所示,本申请实施例提供的MCU通信***可包括:上位机20、外部存储器105以及前述实施例所描述的MCU芯片10。
其中,MCU芯片10通过USB线缆30连接上位机20,MCU芯片10还通过通信单元106连接外部存储器105。
本申请实施例中,上位机具体可以是个人计算机(Personal Computer,PC)、个人数字助理(Personal Digital Assistant,PDA)、无线手持设备、平板电脑(TabletComputer)、手机等。本申请对此不作限制。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本申请所提供的几个实施例中,应该理解到,所揭露的MCU芯片、MCU通信***,可以通过其它的方式实现。例如,以上所描述的MCU芯片实施例仅仅是示意性的,例如,所述模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如,多个模块或组件可以结合或者可以集成到另一个***,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请保护的范围之内。
Claims (10)
1.一种MCU芯片,其特征在于,包括:USB接口、主控单元、DMA控制器以及存储器控制器;所述主控单元连接所述DMA控制器,所述DMA控制器还连接所述USB接口以及所述存储器控制器;
所述主控单元,用于将所述USB接口的传输协议配置为USB大容量存储设备类MSC传输协议;
所述USB接口,用于通过USB线缆连接上位机,接收所述上位机发送的第一数据包;
所述DMA控制器,用于将所述USB接口接收到的所述第一数据包发送给所述存储器控制器;
所述存储器控制器,用于通过通信单元连接外部存储器,并通过所述通信单元,将所述第一数据包发送给所述外部存储器进行存储。
2.根据权利要求1所述的MCU芯片,其特征在于,所述主控单元还用于,对所述USB接口进行初始化,以及,控制所述存储器控制器对所述外部存储器进行初始化。
3.根据权利要求1所述的MCU芯片,其特征在于,所述USB接口包括USB端点缓存区;所述USB接口还用于,将接收到的所述第一数据包缓存至所述USB端点缓存区。
4.根据权利要求3所述的MCU芯片,其特征在于,所述主控单元还用于:
对所述USB端点缓存区的缓存空间余量进行检测;
检测到所述缓存空间余量小于设定阈值后,控制所述DMA控制器将所述USB端点缓存区中已缓存的第一数据包迁移至所述存储器控制器,所述存储器控制器缓存由所述USB端点缓存区迁移来的所述第一数据包。
5.根据权利要求4所述的MCU芯片,其特征在于,所述存储器控制器具体用于:将所述已缓存的第一数据包发送给所述通信单元,由所述通信单元将所述已缓存的第一数据包发送给所述外部存储器进行存储。
6.根据权利要求4所述的MCU芯片,其特征在于,所述主控单元还用于,控制所述MCU芯片向所述上位机发送第二数据包。
7.根据权利要求6所述的MCU芯片,其特征在于,所述主控单元具体用于,控制所述存储器控制器通过所述通信单元从所述外部存储器中获取第二数据包。
8.根据权利要求7所述的MCU芯片,其特征在于,所述存储器控制器还用于,将获取到的所述第二数据包发送至所述DMA控制器,由所述DMA控制器将所述第二数据包发送至所述USB端点缓存区。
9.根据权利要求8所述的MCU芯片,其特征在于,所述主控单元还用于,检测到所述缓存空间余量小于设定阈值后,控制所述USB接口通过所述USB线缆将所述USB端点缓存区中已缓存的第二数据包发送至所述上位机,所述上位机缓存由所述USB端点缓存区迁移来的所述第二数据包。
10.一种MCU通信***,其特征在于,包括上位机、外部存储器以及如权利要求1-9任一项所述的MCU芯片;所述MCU芯片连接所述上位机,所述MCU芯片还连接所述外部存储器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222437653.9U CN218675726U (zh) | 2022-09-14 | 2022-09-14 | 一种mcu芯片和mcu通信*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222437653.9U CN218675726U (zh) | 2022-09-14 | 2022-09-14 | 一种mcu芯片和mcu通信*** |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218675726U true CN218675726U (zh) | 2023-03-21 |
Family
ID=85557904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222437653.9U Active CN218675726U (zh) | 2022-09-14 | 2022-09-14 | 一种mcu芯片和mcu通信*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218675726U (zh) |
-
2022
- 2022-09-14 CN CN202222437653.9U patent/CN218675726U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3415567B2 (ja) | Usb転送制御方法およびusbコントローラ | |
US20230297271A1 (en) | Nand-based storage device with partitioned nonvolatile write buffer | |
KR101497001B1 (ko) | 그래픽스 멀티미디어 ic 및 그것의 동작 방법 | |
CN100334564C (zh) | 具有内部行高速缓存的内存集线器及访问方法 | |
US20040059965A1 (en) | Synchronous serial data communication bus | |
KR20140035776A (ko) | 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들의 동작 방법 | |
US7707321B2 (en) | Chained DMA for low-power extended USB flash device without polling | |
JPWO2004077306A1 (ja) | Sdioコントローラ | |
WO2022213865A1 (zh) | 计算机设备、虚拟化加速设备、数据传输方法及存储介质 | |
US11500541B2 (en) | Memory system and controlling method | |
CN111221759A (zh) | 一种基于dma的数据处理***及方法 | |
CN102073611B (zh) | 一种i2c总线控制***及方法 | |
US7565469B2 (en) | Multimedia card interface method, computer program product and apparatus | |
US7191262B2 (en) | High-throughput UART interfaces | |
CN111124985A (zh) | 一种移动终端只读控制方法及装置 | |
CN218675726U (zh) | 一种mcu芯片和mcu通信*** | |
CN103838694B (zh) | 一种fpga高速读取usb接口数据的方法 | |
US20080189450A1 (en) | Data transfer device, semiconductor integrated circuit, and processing status notification method | |
CN113468081B (zh) | 基于ebi总线的串口转udp的装置及方法 | |
CN204256731U (zh) | 一种fpga高速读取usb设备数据装置 | |
KR100593509B1 (ko) | 콤팩 플래쉬 카드 | |
CN104426851A (zh) | 图像信号的传输***及方法 | |
CN217157329U (zh) | 一种基于zynq的无线电设备数据传输存储装置 | |
TWI816046B (zh) | 記憶體儲存裝置的讀寫控制系統及方法 | |
CN108616411B (zh) | 一种fc监控卡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |