CN110741461B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN110741461B
CN110741461B CN201780091490.2A CN201780091490A CN110741461B CN 110741461 B CN110741461 B CN 110741461B CN 201780091490 A CN201780091490 A CN 201780091490A CN 110741461 B CN110741461 B CN 110741461B
Authority
CN
China
Prior art keywords
metal
resist layer
forming
opening
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780091490.2A
Other languages
English (en)
Other versions
CN110741461A (zh
Inventor
西口浩平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110741461A publication Critical patent/CN110741461A/zh
Application granted granted Critical
Publication of CN110741461B publication Critical patent/CN110741461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

依次具有以下工序：在半导体基板之上形成绝缘膜，该绝缘膜具有形成了开口的开口部；在避开该开口部和通过该开口部露出的该半导体基板的同时，在该绝缘膜之上形成第1抗蚀层；通过蒸镀法或者溅射法，在该开口部、该第1抗蚀层和通过该开口部露出的该半导体基板之上形成第1金属；通过剥离法将该第1抗蚀层和该第1抗蚀层之上的该第1金属去除；在该绝缘膜之上形成使该第1金属露出的第2抗蚀层；通过无电解镀法在该第1金属生长第2金属；以及去除该第2抗蚀层。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
在专利文献1中公开了如下技术，即，使针对抗蚀层膜厚或者曝光量的变动的T型栅极电极的形状控制得以提高，并且防止高频装置的高频特性的劣化，其中，该抗蚀层膜厚或者曝光量的变动是与使用了多层抗蚀层的微细T型栅极工艺中的多层膜的曝光相伴的。更具体地说，在专利文献1中公开了如下内容，即，在半导体基板通过单层EB抗蚀层形成微细的抗蚀层开口图案，在整个面形成第1金属薄膜，然后涂敷第2抗蚀层，形成T型栅极的伞的部分的开口图案。然后，将第1金属薄膜作为镀敷电极，在伞部的开口部进行第2金属膜的镀敷，去除抗蚀层，将伞部的第2金属作为掩模而将下层的第1金属薄膜去除，去除第1抗蚀层，由此，形成T型栅极。
专利文献1：日本特开2005-251835号公报
发明内容
例如就使用了GaAs或者GaN等化合物半导体的高频器件而言，以高频特性的提高为目的，缩短栅极电极的栅极长度或者降低栅极电阻。为了在半导体基板之上形成栅极电极，大多采用下面的两种方法中的任意方法。
第1方法是在晶片整面形成供电层膜，形成用于形成栅极电极的抗蚀层图案，实施电解镀敷，将不需要部分的供电层膜去除。第2方法是形成用于形成栅极电极的抗蚀层图案，进行电极材料的成膜，通过剥离将不需要的部分去除。
在第1方法中，由于用于去除供电层的干蚀刻，给半导体基板带来损伤，并且晶体管特性等器件特性劣化。为了避免由干蚀刻引起的损伤，有在半导体基板和栅极电极之间夹持绝缘膜的方法。但是，由于该绝缘膜，寄生电容变大，晶体管特性劣化。
在第2方法中，由于通过蒸镀或者溅射形成电极材料，所以在栅极电极的根部产生拖尾(footing)。拖尾是指在横向上较长地延伸的不希望的部分。如果在栅极电极的根部产生拖尾，则栅极电极的有效尺寸变大，寄生电容变大。另外，随着栅极电极的微细化，不能使剥离法所用的抗蚀层的厚度变厚，因此，栅极电极的高度也降低。如果不能在某种程度上确保栅极电极的高度，则不能降低栅极电阻。
本发明是为了解决上述问题而提出的，其目的在于提供一种能够抑制对半导体基板的损伤、抑制栅极电极的拖尾、能够确保栅极电极的高度的半导体装置的制造方法。
本发明的半导体装置的制造方法的特征在于，依次具有以下工序：在半导体基板之上形成绝缘膜，该绝缘膜具有形成了开口的开口部；在避开该开口部和通过该开口部露出的该半导体基板的同时，在该绝缘膜之上形成第1抗蚀层；通过蒸镀法或者溅射法，在该开口部、该第1抗蚀层和通过该开口部露出的该半导体基板之上形成第1金属；通过剥离法将该第1抗蚀层和该第1抗蚀层之上的该第1金属去除；在该绝缘膜之上形成使该第1金属露出的第2抗蚀层；通过无电解镀法在该第1金属生长第2金属；以及去除该第2抗蚀层。
本发明的其他特征在下面得以明确。
发明的效果
根据本发明，由于通过无电解镀形成栅极电极的大部分，所以能够抑制对半导体基板的损伤、抑制栅极电极的拖尾，能够确保栅极电极的高度。
附图说明
图1是表示实施方式1涉及的半导体装置的制造方法的剖面图。
图2是第1金属的剖面图。
图3是剥离处理后的半导体装置的剖面图。
图4是第2抗蚀层的剖面图。
图5是第2金属的剖面图。
图6是去除第2抗蚀层之后的半导体装置的剖面图。
图7是对比例涉及的半导体装置的剖面图。
图8是实施方式2涉及的第2抗蚀层的剖面图。
图9是第2金属的剖面图。
图10是去除第2抗蚀层之后的半导体装置的剖面图。
图11是实施方式3涉及的第2金属的剖面图。
图12是去除第2抗蚀层之后的半导体装置的剖面图。
图13是实施方式4涉及的绝缘保护膜的剖面图。
图14是第3抗蚀层的剖面图。
图15是第3金属的剖面图。
图16是去除第3抗蚀层之后的半导体装置的剖面图。
图17是实施方式5涉及的第4金属的剖面图。
具体实施方式
参照附图对本发明的实施方式涉及的半导体装置的制造方法进行说明。对于相同或者对应的结构要素标注相同的标号，有时省略重复说明。
实施方式1.
图1是表示实施方式1涉及的半导体装置的制造方法的最初工序的剖面图。在半导体基板10形成有多个半导体层。优选半导体基板10的材料是例如GaN或者AlGaN等化合物半导体。虽然未特别限定，但在半导体基板10形成有HEMT(High Electron MobilityTransistor)。在该半导体基板10之上形成具有形成了开口的开口部12a的绝缘膜12。绝缘膜12的材料例如是SiN。也可以通过其他绝缘材料形成绝缘膜12。开口部12a是绝缘膜12的一部分，是形成有开口的部分。
在该绝缘膜12之上形成第1抗蚀层14。具体而言，在避开开口部12a和通过开口部12a露出的半导体基板10的同时，在绝缘膜12之上形成第1抗蚀层14。优选第1抗蚀层14的开口宽度在越靠近半导体基板10的位置越大。这样的抗蚀层形状被称为“倒锥”形。
接着，形成第1金属。图2是表示第1金属16a、16b、16c的剖面图。在该工序中，在开口部12a、通过开口部12a露出的半导体基板10、第1抗蚀层14之上分别形成第1金属16a、16b、16c。第1金属16a形成于开口部12a之上，第1金属16b形成于半导体基板10之上，第1金属16c形成于第1抗蚀层14之上。第1金属16a、16b、16c比绝缘膜12薄。优选通过蒸镀法或者溅射法一并形成第1金属16a、16b、16c。
优选半导体基板10和第1金属16b进行肖特基连接。因此，可以通过蒸镀法或者溅射法成膜出与第1金属16b相接的薄膜Au。此外，也可以省略这样的薄膜Au。
接着，实施剥离法。图3是剥离处理后的半导体装置的剖面图。在该工序中，通过剥离法将第1抗蚀层14和第1抗蚀层14之上的第1金属16c去除。这样，在半导体基板10的应形成栅极电极的部分形成金属薄膜图案即第1金属16b。在半导体基板10的材料是GaN或者AlGaN的情况下，优选第1金属16a、16b的材料是Ni、Pt、TaN、W、WN、Pd、TiN的任意一种或者它们的组合。
接着，形成第2抗蚀层。图4是第2抗蚀层20的剖面图。在该工序中，在绝缘膜12之上形成使第1金属16a、16b露出的第2抗蚀层20。第2抗蚀层20的开口宽度20W大于或等于第1金属16a、16b的宽度16W。在开口宽度20W和宽度16W相等时，第1金属16a、16b从第2抗蚀层20露出。在开口宽度20W大于宽度16W时，除了第1金属16a、16b之外，绝缘膜12也从第2抗蚀层20露出。
接着，进行无电解镀处理。图5是无电解镀处理后的半导体装置的剖面图。在该工序中，通过无电解镀法在第1金属16a、16b生长第2金属22。为了使第2金属22为低电阻，优选第2金属22的材料是Au。也可以使用例如Cu等电阻率低的材料。第2金属22具有与第1金属16a相接的第1部分22a、和与第1部分22a及第1金属16b相接的第2部分22b。由于第2金属22的膜厚比第2抗蚀层20小，因此第2金属22整体与第2抗蚀层20的上表面相比位于下方。另外，第2部分22b的宽度大致恒定。
接着，去除第2抗蚀层20。图6是去除第2抗蚀层之后的半导体装置的剖面图。第2抗蚀层20通过公知的方法去除。例如，通过使用O2灰化器或抗蚀层去除剂，能够去除第2抗蚀层20。这样，形成具有第1金属16a、16b和第2金属22的高频器件的栅极电极。
在此，为了容易理解本发明的实施方式1涉及的半导体装置的制造方法的意义，说明对比例。图7是对比例涉及的半导体装置的剖面图。在对比例中，在半导体基板10之上形成绝缘膜32。然后，通过蒸镀或者溅射形成电极34A、34B。此时，在电极34A的根部产生拖尾部分34a。如上所述，如果在栅极电极的根部产生拖尾，则栅极电极的有效尺寸变大，寄生电容变大。
根据本发明的实施方式1涉及的半导体装置的制造方法，通过蒸镀法或者溅射法形成第1金属16a、16b，通过无电解镀法使第2金属22生长。因此，不需要电解镀敷工艺所附带的供电层去除工序，所以能够抑制对半导体基板10的损伤。
另外，通过本发明的实施方式1涉及的半导体装置的制造方法形成的栅极电极的宽度由第2金属22的宽度定义。在形成第2金属22时不使用剥离法，而使用无电解镀法。因此，能够避免剥离工艺的课题即电极根部的拖尾。即，不存在对比例的产生拖尾部分34a的问题。另外，通过调整第2抗蚀层20的尺寸，能够容易地控制栅极电极的尺寸。并且，与使用了剥离法的情况相比，能够增大栅极电极的宽度及剖面积。
通过无电解镀法而不是抗蚀层厚度受限制的剥离法来形成第2金属22，由此，能够将第2金属22形成得厚。因此，能够确保栅极电极的高度。这些效果有助于器件的高频特性的提高。
本发明的实施方式1涉及的半导体装置的制造方法在不失去其特征的范围内能够进行各种变形。例如，实施方式1的栅极电极也可以形成为除了HEMT以外的晶体管的栅极电极。在实施方式1中说明的变形也能够应用于下面的实施方式涉及的半导体装置的制造方法。此外，下面的实施方式涉及的半导体装置的制造方法与实施方式1的共同点多，因此，以与实施方式1的不同点为中心进行说明。
实施方式2.
实施方式2涉及的半导体装置的制造方法的特征在于第2抗蚀层的形状。图8是实施方式2涉及的第2抗蚀层20A的剖面图。第2抗蚀层20A的开口宽度是越靠近半导体基板10越小。通过使第2抗蚀层20A的侧面为斜面，从而第2抗蚀层20A的开口宽度越靠近半导体基板10越小。换言之，使第2抗蚀层20A为锥形。
在形成了第2抗蚀层20A后，进行无电解镀处理。图9是通过无电解镀形成的第2金属22的剖面图。第2金属22的材料例如是Au。接着，通过去除第2抗蚀层20A，能够形成图10所示的具有第1金属16a、16b和第2金属22的栅极电极。第2金属22成为朝向上方前端***的形状。换言之，栅极电极是倒锥形。由此，能够使栅极电极的体积增加，因此，能够进一步降低栅极电阻。
通过使第2抗蚀层20A的开口宽度越靠近半导体基板10越小，能够使栅极电极的体积增加。也可以在不脱离该特征的范围内使第2抗蚀层的形状变化。例如，即使将第2抗蚀层20A的侧面设为曲面或者阶梯状的形状，也能够得到相同的效果。
实施方式3.
实施方式3涉及的半导体装置的制造方法的特征在于第2金属22的厚度。图11是第2金属22的剖面图。第2金属22除了第1部分22a和第2部分22b以外还具有第3部分22c。第3部分22c形成于第2抗蚀层20A之上。通过将第2金属22形成得比第2抗蚀层20A厚，能够形成第3部分22c。具体而言，通过在形成第1部分22a和第2部分22b之后继续进行无电解镀，能够形成第3部分22c。第3部分22c的宽度比第1部分22a的宽度大。因此，实施方式3的栅极电极呈蘑菇形状。接着，通过去除第2抗蚀层20A，完成图12所示的栅极电极。
如图11所示，第3部分22c的宽度比第2抗蚀层20A的开口尺寸宽。但是，也可以通过调整镀液的成分，使第3部分22c的宽度不比第2抗蚀层20A的开口尺寸宽。在该情况下，第3部分22c的宽度与第2抗蚀层20A的开口宽度大概一致。
在实施方式3中，通过使第2金属22与第2抗蚀层20A相比足够厚，能够使栅极电阻低电阻化。优选继续进行无电解镀直至第2金属22的上表面达到高于第2抗蚀层20A的上表面为止。
实施方式4.
例如，在以GaN-HMET进行高电压动作的情况下，栅极电极附近的电位分布变密，产生电场集中，由此，FET耐压降低。作为其对策，在栅极电极之上形成源极场板(SFP)电极是有效的。但是，如果如实施方式2、3那样将栅极电极设为倒锥形或蘑菇形，则难以在确保尺寸控制性的同时在栅极电极周围以台阶覆盖性良好的状态形成SFP电极。
实施方式4涉及的半导体装置的制造方法是对具有足够的台阶覆盖性的SPF电极进行制造的方法。首先，在形成栅极电极之后，形成成为栅极电极保护膜的绝缘保护膜。图13中公开了绝缘保护膜40。绝缘保护膜40在去除第2抗蚀层之后形成。绝缘保护膜40具有绝缘膜12之上的第1部分40a、在第2金属22的侧面形成的第2部分40b、和在第2金属22之上形成的第3部分40c。
第1部分40a、第2部分40b以及第3部分40c一体地形成。绝缘保护膜40覆盖第2金属22。绝缘保护膜40的材料可以是SiN膜、SiO膜、Al2O3膜或者其他绝缘材料。优选绝缘保护膜40通过等离子体CVD法、热CVD法、溅射法或者ALD法形成。
接着，形成第3抗蚀层。图14是第3抗蚀层42的剖面图。第3抗蚀层42以使第3部分40c的一部分、第2部分40b的一部分和第1部分40a的一部分露出的方式形成于半导体基板10之上。
接着，形成第3金属。图15是表示第3金属44a、44b、44c、44d的剖面图。第3金属44a形成于第1部分40a之上。第3金属44b形成于第2部分40b的侧面。第3金属44c形成于第3部分40c。第3金属44d形成于第3抗蚀层42之上。上述第3金属44a、44b、44c、44d是通过溅射法或者蒸镀法形成的。第3金属44a、44b、44c是作为SFP电极的电极材料形成的。第3金属44a、44b、44c不与作为栅极电极的第2金属22电连接，而与源极电极连接，与源极电极成为相同电位。
接着，去除第3抗蚀层42。图16是去除第3抗蚀层42之后的半导体装置的剖面图。通过剥离将第3抗蚀层42和第3抗蚀层42之上的第3金属44d去除。这样，通过使用第3抗蚀层42形成第3金属44a、44b、44c，能够以良好的台阶覆盖性在栅极电极周围形成SFP电极。因此，即使栅极电极是倒锥形或蘑菇形等难以进行台阶覆盖的形状，也能够以良好的台阶覆盖性设置SFP电极。此外，在实施方式4中，仅在栅极电极的一侧形成了SFP电极，但也可以形成对栅极电极的整个面进行覆盖的SFP电极。
实施方式5.
实施方式5涉及的半导体装置的制造方法是对在实施方式4的半导体装置的制造方法中形成的第3金属44a、44b、44c实施无电解镀，使电极厚膜化。图17中示出了与第3金属44a、44b、44c相接的第4金属50a、50b、50c。第4金属50a、50b、50c是通过无电解镀法形成的。
在实施方式4中，由于第3金属44a、44b、44c是通过溅射法或者蒸镀法形成的，因此，如果将第3金属44a、44b、44c厚膜化，则会产生孔洞。因此，在实施方式5中，通过无电解镀法对SFP电极进行厚膜化。由此，能够形成没有孔洞且厚的SFP电极。另外，通过无电解镀法形成第4金属50a、50b、50c，能够与SFP电极的膜厚无关地提高SFP电极的台阶覆盖性。因此，能够针对各种栅极电极的形状以良好的台阶覆盖性形成SFP电极，所以进一步提高了设计自由度。
此外，也可以对上述各实施方式中说明的半导体装置的制造方法的特征进行组合来提高本发明的效果。
标号的说明
10半导体基板，12绝缘膜，14第1抗蚀层，16a、16b、16c第1金属，20第2抗蚀层，22第2金属。

Claims (11)

1.一种半导体装置的制造方法，其特征在于，依次具有以下工序：
在半导体基板之上形成绝缘膜，该绝缘膜具有形成了开口的开口部；
在避开所述开口部和通过所述开口部露出的所述半导体基板的同时，在所述绝缘膜之上形成第1抗蚀层；
通过蒸镀法或者溅射法，在所述开口部、所述第1抗蚀层和通过所述开口部露出的所述半导体基板之上形成第1金属；
通过剥离法将所述第1抗蚀层和所述第1抗蚀层之上的所述第1金属去除；
在所述绝缘膜之上形成使所述第1金属露出的第2抗蚀层；
通过无电解镀法在所述第1金属生长第2金属；以及
去除所述第2抗蚀层，
所述第1金属比所述绝缘膜薄，
所述第2抗蚀层的侧面与所述第1金属直接相接。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述第2抗蚀层的开口宽度越接近所述半导体基板越小。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述第2金属形成得比所述第2抗蚀层厚。
4.一种半导体装置的制造方法，其特征在于，依次具有以下工序：
在半导体基板之上形成绝缘膜，该绝缘膜具有形成了开口的开口部；
在避开所述开口部和通过所述开口部露出的所述半导体基板的同时，在所述绝缘膜之上形成第1抗蚀层；
通过蒸镀法或者溅射法，在所述开口部、所述第1抗蚀层和通过所述开口部露出的所述半导体基板之上形成第1金属；
通过剥离法将所述第1抗蚀层和所述第1抗蚀层之上的所述第1金属去除；
在所述绝缘膜之上形成使所述第1金属露出的第2抗蚀层；
通过无电解镀法在所述第1金属生长第2金属；以及
去除所述第2抗蚀层，
所述第2抗蚀层的开口宽度越接近所述半导体基板越小，
所述第2抗蚀层的侧面与所述第1金属直接相接。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
所述第2金属形成得比所述第2抗蚀层厚。
6.根据权利要求4或5所述的半导体装置的制造方法，其特征在于，具有以下工序：
在去除所述第2抗蚀层之后形成将所述第2金属覆盖的绝缘保护膜；
在所述半导体基板之上形成第3抗蚀层，该第3抗蚀层使在所述第2金属之上形成的所述绝缘保护膜和在所述第2金属的侧面形成的所述绝缘保护膜露出；
在所述绝缘保护膜形成第3金属；以及
去除所述第3抗蚀层，
所述绝缘保护膜通过等离子体CVD法、热CVD法、溅射法或者ALD法形成，
所述第3金属通过溅射法或者蒸镀法形成。
7.根据权利要求4或5所述的半导体装置的制造方法，其特征在于，具有以下工序：
在去除所述第2抗蚀层之后形成将所述第2金属覆盖的绝缘保护膜；
在所述半导体基板之上形成第3抗蚀层，该第3抗蚀层使在所述第2金属之上形成的所述绝缘保护膜和在所述第2金属的侧面形成的所述绝缘保护膜露出；
在所述绝缘保护膜形成第3金属；以及
去除所述第3抗蚀层，
该半导体装置的制造方法具有通过无电解镀法形成与所述第3金属相接的第4金属的工序。
8.一种半导体装置的制造方法，其特征在于，依次具有以下工序：
在半导体基板之上形成绝缘膜，该绝缘膜具有形成了开口的开口部；
在避开所述开口部和通过所述开口部露出的所述半导体基板的同时，在所述绝缘膜之上形成第1抗蚀层；
通过蒸镀法或者溅射法，在所述开口部、所述第1抗蚀层和通过所述开口部露出的所述半导体基板之上形成第1金属；
通过剥离法将所述第1抗蚀层和所述第1抗蚀层之上的所述第1金属去除；
在所述绝缘膜之上形成使所述第1金属露出的第2抗蚀层；
通过无电解镀法在所述第1金属生长第2金属；以及
去除所述第2抗蚀层，
所述第2金属形成得比所述第2抗蚀层厚，
所述第2抗蚀层的侧面与所述第1金属直接相接。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，具有以下工序：
在去除所述第2抗蚀层之后形成将所述第2金属覆盖的绝缘保护膜；
在所述半导体基板之上形成第3抗蚀层，该第3抗蚀层使在所述第2金属之上形成的所述绝缘保护膜和在所述第2金属的侧面形成的所述绝缘保护膜露出；
在所述绝缘保护膜形成第3金属；以及
去除所述第3抗蚀层，
所述绝缘保护膜通过等离子体CVD法、热CVD法、溅射法或者ALD法形成，
所述第3金属通过溅射法或者蒸镀法形成。
10.根据权利要求8所述的半导体装置的制造方法，其特征在于，具有以下工序：
在去除所述第2抗蚀层之后形成将所述第2金属覆盖的绝缘保护膜；
在所述半导体基板之上形成第3抗蚀层，该第3抗蚀层使在所述第2金属之上形成的所述绝缘保护膜和在所述第2金属的侧面形成的所述绝缘保护膜露出；
在所述绝缘保护膜形成第3金属；以及
去除所述第3抗蚀层，
该半导体装置的制造方法具有通过无电解镀法形成与所述第3金属相接的第4金属的工序。
11.根据权利要求9所述的半导体装置的制造方法，其特征在于，具有以下工序：
通过无电解镀法形成与所述第3金属相接的第4金属。
CN201780091490.2A 2017-06-07 2017-06-07 半导体装置的制造方法 Active CN110741461B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/021168 WO2018225195A1 (ja) 2017-06-07 2017-06-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN110741461A CN110741461A (zh) 2020-01-31
CN110741461B true CN110741461B (zh) 2023-09-26

Family

ID=62635762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780091490.2A Active CN110741461B (zh) 2017-06-07 2017-06-07 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US11171005B2 (zh)
JP (1) JP6344531B1 (zh)
CN (1) CN110741461B (zh)
WO (1) WO2018225195A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594038B (zh) * 2021-09-27 2022-03-04 深圳市时代速信科技有限公司 一种半导体器件制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590582A (ja) * 1991-09-30 1993-04-09 Nec Corp 電極形成方法
JPH1116925A (ja) * 1997-06-20 1999-01-22 Toshiba Corp 半導体装置の製造方法
KR20060107873A (ko) * 2005-04-11 2006-10-16 엘지.필립스 엘시디 주식회사 패드전극 형성방법, 그를 이용한 액정표시소자의 제조방법,및 그 방법에 의해 제조된 액정표시소자
CN101068014A (zh) * 2006-05-02 2007-11-07 精工爱普生株式会社 金属配线形成方法、有源矩阵衬底的制造方法、及设备
CN102097369A (zh) * 2005-07-20 2011-06-15 三星电子株式会社 显示装置的阵列基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58135638A (ja) * 1982-02-05 1983-08-12 Mitsubishi Electric Corp 半導体装置の製造方法
JPH05315321A (ja) * 1992-05-14 1993-11-26 Nippondenso Co Ltd メッキ配線の製造方法
JP2643812B2 (ja) 1993-12-24 1997-08-20 日本電気株式会社 電界効果型トランジスタのゲート電極形成方法
JPH10154667A (ja) * 1996-11-22 1998-06-09 Denso Corp メッキ配線およびその製造方法
JP2003142500A (ja) * 2001-10-30 2003-05-16 Fujitsu Ltd 半導体装置の製造方法
JP2005251835A (ja) 2004-03-02 2005-09-15 Matsushita Electric Ind Co Ltd パターン形成方法
JP2006086378A (ja) * 2004-09-16 2006-03-30 Denso Corp 半導体装置及びその製造方法
JP5501604B2 (ja) * 2008-12-04 2014-05-28 シャープ株式会社 有機薄膜トランジスタ
US9658111B2 (en) * 2009-10-09 2017-05-23 Flir Systems, Inc. Microbolometer contact systems and methods
JP5712516B2 (ja) * 2010-07-14 2015-05-07 住友電気工業株式会社 半導体装置
KR101583094B1 (ko) * 2010-12-14 2016-01-07 한국전자통신연구원 반도체 소자 및 이의 제조방법
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
JP5983999B2 (ja) * 2012-06-29 2016-09-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590582A (ja) * 1991-09-30 1993-04-09 Nec Corp 電極形成方法
JPH1116925A (ja) * 1997-06-20 1999-01-22 Toshiba Corp 半導体装置の製造方法
KR20060107873A (ko) * 2005-04-11 2006-10-16 엘지.필립스 엘시디 주식회사 패드전극 형성방법, 그를 이용한 액정표시소자의 제조방법,및 그 방법에 의해 제조된 액정표시소자
CN102097369A (zh) * 2005-07-20 2011-06-15 三星电子株式会社 显示装置的阵列基板
CN101068014A (zh) * 2006-05-02 2007-11-07 精工爱普生株式会社 金属配线形成方法、有源矩阵衬底的制造方法、及设备

Also Published As

Publication number Publication date
JP6344531B1 (ja) 2018-06-20
WO2018225195A1 (ja) 2018-12-13
US11171005B2 (en) 2021-11-09
CN110741461A (zh) 2020-01-31
JPWO2018225195A1 (ja) 2019-06-27
US20200357644A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
US10283599B2 (en) High electron mobility transistor structure and method of making the same
US20130256755A1 (en) Semiconductor device and method for manufacturing the same
CN111199883B (zh) 具有经调整的栅极-源极距离的hemt晶体管及其制造方法
US10903323B2 (en) Semiconductor device
AU2018354011B2 (en) Transistor having low capacitance field plate structure
CN110741461B (zh) 半导体装置的制造方法
US11990343B2 (en) Gate metal formation on gallium nitride or aluminum gallium nitride
KR101170730B1 (ko) 향상된 필드 플레이트를 갖는 반도체 장치
KR20090104646A (ko) 반도체 장치
IT201800007920A1 (it) Metodo di fabbricazione di un dispositivo hemt con ridotta corrente di perdita di gate, e dispositivo hemt
KR102165249B1 (ko) 고전자 이동도 트랜지스터의 핀 구조 형성 방법
JP2018056246A (ja) 半導体装置
CN113906571B (zh) 半导体器件及其制造方法
JP6776501B2 (ja) 半導体装置の製造方法
CN106992210B (zh) 用于制造横向hemt的装置和方法
JP4280121B2 (ja) 半導体装置の製造方法
JP2013211484A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant