CN110729349A - 功率器件终端结构及其形成方法 - Google Patents
功率器件终端结构及其形成方法 Download PDFInfo
- Publication number
- CN110729349A CN110729349A CN201911204755.2A CN201911204755A CN110729349A CN 110729349 A CN110729349 A CN 110729349A CN 201911204755 A CN201911204755 A CN 201911204755A CN 110729349 A CN110729349 A CN 110729349A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- region
- field limiting
- silicon oxide
- oxygen ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 238000002955 isolation Methods 0.000 claims abstract description 56
- 239000001301 oxygen Substances 0.000 claims abstract description 49
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 46
- -1 oxygen ions Chemical class 0.000 claims abstract description 45
- 238000000137 annealing Methods 0.000 claims abstract description 35
- 150000002500 ions Chemical class 0.000 claims abstract description 16
- 238000002513 implantation Methods 0.000 claims description 31
- 238000009826 distribution Methods 0.000 claims description 16
- 239000002019 doping agent Substances 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种功率器件终端结构及其形成方法，所述形成方法包括：在有源区外的至少一个环形区域内注入氧离子，并对所述半导体衬底进行第一退火工艺制程，形成氧化硅隔离区；在所述有源区外的至少两个环形区域内注入掺杂离子，并对所述半导体衬底进行第二退火工艺制程，形成场限环。通过上述方法形成的功率器件终端结构，包括间隔设置的氧化硅隔离区和场限环，相邻的两个场限环之间设有一个所述氧化硅隔离区，该功率器件终端结构通过扩宽耗尽区的方法改善了器件终端的电场分布，提高器件耐压能力；而且氧化硅隔离区不仅可以防止场限环向有源区扩散，还可以防止相邻的场限环之间的互扩散，从而形成了具有更优的隔离性能的功率器件终端结构。
Description
技术领域
本发明涉及晶体管制造技术领域，特别是涉及一种功率器件终端结构及其形成方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)是电压驱动式功率半导体器件,兼有绝缘栅型场效应管的高输入阻抗和双极结型晶体管的低导通压降两方面的优点，被越来越多地应用于半导体集成电路之中。为了获取更好的器件性能，必须加入用于隔离有源区与非有源区的功率器件终端结构。
在器件尺寸为0.3um～3um的IGBT器件中，通常使用LOCOS(Local Oxidation ofSilicon，硅局部氧化)工艺形成功率器件终端结构。LOCOS工艺是在晶圆表面沉积氧化硅和氮化硅层，并对氮化硅层进行刻蚀形成沟槽，然后在沟槽区域生长隔离氧化层结构。因为在氧化过程中氮化硅和硅的热膨胀性能不同，所以氧会扩散到氮化硅下面的硅层，并与硅结合形成氧化膜，使氮化膜变成凸起形成鸟嘴结构。鸟嘴结构会占用器件的空间，增大电路的体积，而且在制造过程中，沉积多种膜层会使晶圆因应力产生变形翘曲，破坏器件结构。
在更小尺寸的IGBT器件制造过程中，为了解决鸟嘴结构的问题，技术人员通常使用STI(Shallow Trench Isolation，浅沟槽隔离)工艺来制作功率器件终端结构。但是STI工艺形成的功率器件终端结构中需要设置衬氧化层和氮氧化硅层等膜层，形成的膜层之间、膜层与衬底之间都存在应力，该应力会在有源区形成缺陷或裂缝，从而影响功率器件终端结构的隔离性能甚至导致器件失效。为了解决现有功率器件终端结构占用器件面积大，隔离性能不足的技术问题，亟需提供一种占用器件面积小、隔离性能好的功率器件终端结构。
发明内容
基于此，有必要针对现有功率器件终端结构占用器件面积大，隔离效果不足的技术问题，提供一种占用器件面积小、隔离性能好的功率器件终端结构。
为了实现本发明的目的，本发明采用如下技术方案：
一种功率器件终端结构的形成方法，包括：
在有源区外的至少一个环形区域内注入氧离子，并对所述半导体衬底进行第一退火工艺制程，形成氧化硅隔离区；
在所述有源区外的至少两个环形区域内注入掺杂离子，并对所述半导体衬底进行第二退火工艺制程，形成场限环；
其中，所述场限环的导电类型与所述半导体衬底的导电类型相反，所述氧化硅隔离区和场限环间隔设置。
在其中一个实施例中，所述在有源区外的至少一个环形区域内注入氧离子的步骤中，包括：
在所述半导体衬底的表面形成第一牺牲氧化层；
在所述第一牺牲氧化层表面形成图形化的第一硬掩模层；
通过所述图形化的第一硬掩模层和第一牺牲氧化层，使用至少两次注入工艺制程向所述半导体衬底注入氧离子；
去除剩余的所述第一硬掩模层和第一牺牲氧化层。
在其中一个实施例中，所述使用至少两次注入工艺制程向所述半导体衬底注入氧离子的步骤中，每次注入工艺制程使用的氧离子的注入能量和注入深度不同。
在其中一个实施例中，300KeV～500KeV注入能量的氧离子注入到距离所述半导体衬底表面2um～3um深度的区域，50KeV～300KeV注入能量的氧离子注入到距离所述半导体衬底表面0um～2um深度的区域。
在其中一个实施例中，所述并对所述半导体衬底进行第一退火工艺制程的步骤中，所述退火的温度为1000℃～1300℃。
在其中一个实施例中，所述退火的温度为1200℃～1300℃，以形成氧离子分布为矩形分布的氧化硅隔离区。
在其中一个实施例中，所述退火的温度为1000℃～1200℃，以形成氧离子分布为高斯分布的氧化硅隔离区。
在其中一个实施例中，所述在所述有源区外的至少两个环形区域内注入掺杂离子的步骤中，包括：
在所述半导体衬底的表面形成第二牺牲氧化层；
在所述第二牺牲氧化层表面形成图形化的第二硬掩模层；
通过所述图形化的第二硬掩模层和第二牺牲氧化层，使用注入工艺制程向所述有源区外的环形区域内注入掺杂离子；
去除剩余的所述第二硬掩模层和第二牺牲氧化层。
在其中一个实施例中，所述并对所述半导体衬底进行第二退火工艺制程的步骤中，所述退火温度为1000℃。
本发明的技术方案还提出了一种如前述形成方法形成的功率器件终端结构，设于半导体衬底内，所述功率器件终端结构设有：
场限环，围绕有源区环形设有至少两个所述场限环，所述场限环的导电类型与所述半导体衬底的导电类型相反；
氧化硅隔离区，所述氧化硅隔离区设于相邻的所述场限环之间。
上述功率器件终端结构的形成方法，包括：在有源区外的至少一个环形区域内注入氧离子，并对所述半导体衬底进行第一退火工艺制程，形成氧化硅隔离区；在所述有源区外的至少两个环形区域内注入掺杂离子，并对所述半导体衬底进行第二退火工艺制程，形成场限环。通过上述方法形成的功率器件终端结构，包括间隔设置的氧化硅隔离区和场限环，相邻的两个场限环之间设有一个所述氧化硅隔离区，该功率器件终端结构通过扩宽耗尽区的方法改善了器件终端的电场分布，提高器件耐压能力；而且氧化硅隔离区不仅可以防止场限环向有源区扩散，还可以防止相邻的场限环之间的互扩散，从而形成了具有更优的隔离性能的功率器件终端结构。
附图说明
图1为一实施例中的功率器件终端结构的形成方法的流程图；
图2为一示例中的功率器件终端结构的形成方法的流程图；
图3为一实施例中的步骤S100后的器件结构示意图；
图4为一实施例中的步骤S200的流程图；
图5～图9为一实施例中的步骤S200各子步骤后的器件结构示意图；
图10为图9实施例中的氧化硅隔离区内的氧离子分布示意图；
图11为一实施例中的步骤S300的流程图；
图12～图15为一实施例中的步骤S300各子步骤后的器件结构示意图；
图16为一实施例中的功率器件终端结构的俯视示意图；
图17为传统的功率器件终端结构的示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
图1为一实施例中的功率器件终端结构的形成方法的流程图，如图1所示，所述形成方法包括：
S200：在有源区外的至少一个环形区域内注入氧离子，并对所述半导体衬底100进行第一退火工艺制程；
S300：在所述有源区外的至少两个环形区域内注入掺杂离子，并对所述半导体衬底100进行第二退火工艺制程。
其中，通过S200步骤形成氧化硅隔离区220，通过S300步骤形成场限环320，所述场限环220的导电类型与所述半导体衬底100的导电类型相反，所述氧化硅隔离区220和场限环320间隔设置，共同构成所述功率器件终端结构。
在一示例中，如图2所示，所述步骤S200之前还可以包括步骤S100：提供一半导体衬底100，在所述半导体衬底100表面形成零层标记110。在步骤S100中，如图3所示，所述零层标记110(Zero Mark)形成在所述半导体衬底100的表面，用于后续光刻、蚀刻工艺制程中图案的对齐，从而保证器件各层结构的对准精度。
在步骤S200中，所述在有源区外的至少一个环形区域内注入氧离子的步骤中，参考图4～图10，还包括以下步骤：
S210：在所述半导体衬底100的表面形成第一牺牲氧化层200；
S220：在所述第一牺牲氧化层200表面形成图形化的第一硬掩模层210；
S230：通过所述图形化的第一硬掩模层210和第一牺牲氧化层200，使用至少两次注入工艺制程向所述半导体衬底100注入氧离子；
S240：去除剩余的所述第一硬掩模层210和第一牺牲氧化层200。
在一示例中，步骤S210中所述第一牺牲氧化层200的材料为氧化硅，使用热氧化工艺制程形成所述第一牺牲氧化层200，如图5所示为步骤S210后的器件结构示意图。热氧化工艺制程的温度为1000℃～1400℃，所述第一牺牲氧化层200的厚度为5nm～50nm。通过在上述半导体衬底100的表面设置第一牺牲氧化层200，避免在后续湿法去除光刻胶的过程中将氧化硅隔离区220表面的氧化硅去除，进而避免了硅凹陷现象的发生，使器件可靠性提高；同时避免了硅凹陷引起的注入离子总数的大量减少，从而防止器件的漏电流增大，进一步提高器件性能。
通过步骤S220定义出形成氧化硅隔离区220的位置，如图6所示为步骤S220后的器件结构示意图。在一示例中，所述第一硬掩模层210的材料为氧化硅或氮化硅中的一种。所述图形化所述第一硬掩模层210的步骤中，包括以下步骤：在所述第一牺牲氧化层200的表面形成第一硬掩模层210；在所述第一硬掩模层210的表面涂布光刻胶层；烘烤、曝光并显影所述光刻胶层；通过所述光刻胶层蚀刻所述第一硬掩模层210；去除所述光刻胶层。进一步地，根据形成氧化硅隔离区220所需的氧离子的注入能量，选择恰当的第一硬掩模层210厚度，以达到最佳的注入效果。
通过步骤S230在所述半导体衬底100内注入氧离子，形成初步的氧化硅隔离区220，在晶体管器件的制造过程中，可以通过调整氧离子注入的能量，达到调整氧离子注入深度的目的。在本实施例中，氧离子的注入能量为50KeV～500KeV，为了使氧化硅隔离区220内不同注入深度的氧离子的密度比较均匀，可以使用至少两次注入工艺制程向所述半导体衬底100注入氧离子，每次注入工艺制程使用的氧离子的注入能量和注入深度不同，如图7所示为步骤S230后的器件结构示意图。在一示例中，先进行第一次氧离子注入工艺制程，所述氧离子的注入能量为300KeV～500KeV，注入至距离所述半导体衬底100表面2um～3um深度的区域；再进行第二次氧离子注入工艺制程，所述氧离子的注入能量为50KeV～300KeV，注入至距离所述半导体衬底100表面0um～2um深度的区域。
在步骤S240中，去除剩余的所述第一硬掩模层210和第一牺牲氧化层200，如图8所示是步骤S240后的器件结构示意图。在一实施例中，采用湿法蚀刻工艺去除剩余的所述第一硬掩模层210和第一牺牲氧化层200，如采用带有缓冲试剂例如氟化铵的氟化氢溶液去除所述第一牺牲氧化层200，从而减小在蚀刻过程中对半导体衬底100的损伤。
去除剩余的所述第一硬掩模层210和第一牺牲氧化层200后，对半导体衬底100进行第一退火工艺制程以形成最终的氧化硅隔离区220。
在一实施例中，所述退火的温度为1200℃～1300℃，形成如图8所示的氧离子分布为矩形分布的氧化硅隔离区220，具体地，所述退火温度为1200℃、1250℃以及1300℃等。
在另一实施例中，所述退火的温度为1000℃～1200℃，形成如图9所示的氧离子分布为高斯分布的氧化硅隔离区220，具体地，所述退火温度为1000℃、1050℃、1100℃以及1150℃等。高斯分布的氧化硅隔离区220如图10所示，定义所述氧化硅隔离区220的深度为H，则中间深度H/2区域的氧离子分布最多，且氧离子分布沿垂直方向以H/2为对称轴服从高斯分布，在衬底表面和深度为H区域的氧离子最少。当隔离性能相同时，相比矩形分布的氧化硅隔离区220，高斯分布的氧化硅隔离区220在衬底表面的占地面积更小，从而为后续形成晶体管器件提供更多的面积，提高衬底表面的利用率。
在退火过程中，注入的氧离子扩散进入到硅晶体的晶格中，临近的氧离子和硅原子共同形成稳定牢固的共价键，并修复因氧离子注入造成的晶格损伤。通过至少两次氧离子注入工艺制程，最终形成高电阻率的氧化硅隔离区220，所述氧化硅隔离区220能够为有源区和场限环320提供良好的隔离边界。
可选地，所述第一退火工艺制程可以采用现有技术的任何常规工艺，例如炉管退火(Furnace Anneal)、快速热退火(RTA)以及激光退火(Laser Anneal)等。在一示例中，使用快速热退火工艺制程，退火时间为1s～2min。在另一示例中，使用炉管退火工艺制程，退火时间为30min～5h。
在步骤S300中，所述在所述有源区外的至少两个环形区域内注入掺杂离子的步骤中，参考图11～图15，还包括以下步骤：
S310：在所述半导体衬底100的表面形成第二牺牲氧化层300；
S320：在所述第二牺牲氧化层300表面形成图形化的第二硬掩模层310；
S330：通过所述图形化的第二硬掩模层310和第二牺牲氧化层300，使用注入工艺制程向所述有源区外的环形区域内注入掺杂离子；
S340：去除剩余的所述第二硬掩模层310和第二牺牲氧化层300。
在一示例中，所述第二牺牲氧化层300的材料为氧化硅，使用热氧化工艺制程形成所述第二牺牲氧化层300，如图12所示为步骤S310后的器件结构示意图。热氧化工艺制程的温度为1000℃～1400℃，所述第二牺牲氧化层300的厚度为5nm～50nm。在另一示例中，所述第二牺牲氧化层300的材料为氮化硅，使用化学气相沉积法形成所述第二牺牲氧化层300，所述第二牺牲氧化层300的厚度也为5nm～50nm。通过在上述半导体衬底100的表面设置第二牺牲氧化层300，避免在后续湿法去除光刻胶的过程中损伤场限环320，进一步提高器件性能。
通过步骤S320定义出场限环320和有源区的位置，防止在后续的掺杂离子注入工艺制程中掺杂离子进入有源区。如图13所示为步骤S320后的器件结构示意图。在一示例中，所述第二硬掩模层310的材料为氧化硅或氮化硅中的一种。所述图形化所述第二硬掩模层310的步骤中，包括以下步骤：在所述第二牺牲氧化层300的表面形成第二硬掩模层310；在所述第二硬掩模层310的表面涂布光刻胶层；烘烤、曝光并显影所述光刻胶层；通过所述光刻胶层蚀刻所述第二硬掩模层310；去除所述光刻胶层。进一步地，根据形成场限环320所需的掺杂离子的注入能量，选择恰当的第二硬掩模层310厚度，以达到最佳的注入效果。
在步骤S330中，所述使用注入工艺制程向所述有源区外的环形区域内注入掺杂离子的步骤中，注入的掺杂离子为硼离子，以形成初步的P型的场限环320，如图14所示为步骤S330后的器件结构示意图。
在步骤S340中，去除剩余的所述第二硬掩模层310和第二牺牲氧化层300，如图15所示是步骤S340后的器件结构示意图。在一实施例中，采用湿法蚀刻工艺去除剩余的所述第二硬掩模层310和第二牺牲氧化层300，如采用带有缓冲试剂例如氟化铵的氟化氢溶液去除所述第二牺牲氧化层300，从而减小在蚀刻过程中对半导体衬底100的损伤。
去除剩余的所述第二硬掩模层310和第二牺牲氧化层300后，对所述半导体衬底100进行第二退火工艺制程，以形成最终的场限环320。在一示例中，所述第二退火工艺制程的温度为1000℃。通过设置所述场限环320，从而扩宽耗尽区的宽度，使电场分布更加分散，减小分布在耗尽区上的电场密度，从而提高器件的源极和漏极之间的击穿电压和器件性能。
图16是通过前述方法形成的功率器件终端结构的俯视示意图，所述功率器件终端结构设于半导体衬底100内，如图16所示，所述功率器件终端结构围绕有源区120环形设置，所述功率器件终端结构包括场限环320和氧化硅隔离区220。
在本实施例中，围绕所述有源区120环形设有至少两个所述场限环320，进一步地，所述场限环320的导电类型与所述半导体衬底100的导电类型相反。具体地，当所述半导体衬底100的导电类型为N型时，场限环320的导电类型为P型；当所述半导体衬底100的导电类型为P型时，场限环320的导电类型为N型。当半导体衬底100和场限环320的导电类型满足这一条件时，所述场限环320能扩宽耗尽区的宽度，使电场分布更加分散，减小分布在耗尽区上的电场密度，从而提高器件的源极和漏极之间的击穿电压和器件性能。可选地，所述场限环320的数量越多，防止击穿的性能越好，但是相应的在半导体衬底100表面的占地面积会相应增加，因此可以根据器件的使用场合和性能需求选择恰当数量的场限环320。
在本实施例中，所述功率器件终端结构还设有氧化硅隔离区220，所述氧化硅隔离区220设于相邻的所述场限环320之间。图17是传统的终端隔离结构示意图，如图17所示，在传统的终端结构中，技术人员通常在半导体衬底100的表面设置材料为二氧化硅的隔离层230，用于减少后续形成的钝化层和半导体衬底100之间的接触面积，从而减少漏电。与传统技术相比，如图15所示，本实施例将氧化硅隔离区220设于半导体衬底100内部，不仅能够实现传统技术中减少漏电的效果，而且可以减少由于隔离层230导致的器件厚度增加，进一步的，还具有传统技术所不具备的防止场限环320向有源区120扩散以及相邻的场限环320之间互扩散的特性，从而实现了更优的终端隔离效果。
进一步地，所述氧化硅隔离区220纵截面内的氧离子分布形成矩形分布或高斯分布。具有相同的隔离性能时，高斯分布的氧化硅隔离区220在衬底表面的占地面积更小，从而增加有源区120的占地面积，提升半导体衬底100表面的利用率。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种功率器件终端结构的形成方法，包括：
在有源区外的至少一个环形区域内注入氧离子，并对所述半导体衬底进行第一退火工艺制程，形成氧化硅隔离区；
在所述有源区外的至少两个环形区域内注入掺杂离子，并对所述半导体衬底进行第二退火工艺制程，形成场限环；
其中，所述场限环的导电类型与所述半导体衬底的导电类型相反，所述氧化硅隔离区和场限环间隔设置。
2.根据权利要求1所述的功率器件终端结构的形成方法，其特征在于，所述在有源区外的至少一个环形区域内注入氧离子的步骤中，包括：
在所述半导体衬底的表面形成第一牺牲氧化层；
在所述第一牺牲氧化层表面形成图形化的第一硬掩模层；
通过所述图形化的第一硬掩模层和第一牺牲氧化层，使用至少两次注入工艺制程向所述半导体衬底注入氧离子；
去除剩余的所述第一硬掩模层和第一牺牲氧化层。
3.根据权利要求2所述的功率器件终端结构的形成方法，其特征在于，所述使用至少两次注入工艺制程向所述半导体衬底注入氧离子的步骤中，每次注入工艺制程使用的氧离子的注入能量和注入深度不同。
4.根据权利要求3所述的功率器件终端结构的形成方法，其特征在于，300KeV～500KeV注入能量的氧离子注入到距离所述半导体衬底表面2um～3um深度的区域，50KeV～300KeV注入能量的氧离子注入到距离所述半导体衬底表面0um～2um深度的区域。
5.根据权利要求2所述的功率器件终端结构的形成方法，其特征在于，所述并对所述半导体衬底进行第一退火工艺制程的步骤中，所述退火的温度为1000℃～1300℃。
6.根据权利要求5所述的功率器件终端结构的形成方法，其特征在于，所述退火的温度为1200℃～1300℃，以形成氧离子分布为矩形分布的氧化硅隔离区。
7.根据权利要求5所述的功率器件终端结构的形成方法，其特征在于，所述退火的温度为1000℃～1200℃，以形成氧离子分布为高斯分布的氧化硅隔离区。
8.根据权利要求1所述的功率器件终端结构的形成方法，其特征在于，所述在所述有源区外的至少两个环形区域内注入掺杂离子的步骤中，包括：
在所述半导体衬底的表面形成第二牺牲氧化层；
在所述第二牺牲氧化层表面形成图形化的第二硬掩模层；
通过所述图形化的第二硬掩模层和第二牺牲氧化层，使用注入工艺制程向所述有源区外的环形区域内注入掺杂离子；
去除剩余的所述第二硬掩模层和第二牺牲氧化层。
9.根据权利要求8所述的功率器件终端结构的形成方法，其特征在于，所述并对所述半导体衬底进行第二退火工艺制程的步骤中，所述退火温度为1000℃。
10.一种如权利要求1～9任一项所述的形成方法形成的终端结构，设于半导体衬底内，其特征在于，所述功率器件终端结构设有：
场限环，围绕有源区环形设有至少两个所述场限环，所述场限环的导电类型与所述半导体衬底的导电类型相反；
氧化硅隔离区，所述氧化硅隔离区设于相邻的所述场限环之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911204755.2A CN110729349A (zh) | 2019-11-29 | 2019-11-29 | 功率器件终端结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911204755.2A CN110729349A (zh) | 2019-11-29 | 2019-11-29 | 功率器件终端结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110729349A true CN110729349A (zh) | 2020-01-24 |
Family
ID=69225838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911204755.2A Pending CN110729349A (zh) | 2019-11-29 | 2019-11-29 | 功率器件终端结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110729349A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030186511A1 (en) * | 2002-03-27 | 2003-10-02 | Cheng-Ta Yiu | Method of forming an implantation-induced isolation |
| US20070018171A1 (en) * | 2005-07-20 | 2007-01-25 | Christopher Harris | Semiconductor device and a method for production thereof |
| US20150249149A1 (en) * | 2013-01-16 | 2015-09-03 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semicounductor device |
| US20160020308A1 (en) * | 2014-07-18 | 2016-01-21 | International Rectifier Corporation | Edge Termination Structure Having a Termination Charge Region Below a Recessed Field Oxide Region |
| CN106803515A (zh) * | 2015-11-26 | 2017-06-06 | 宁波达新半导体有限公司 | 半导体功率器件的终端结构及其制造方法 |
| CN109037309A (zh) * | 2018-07-26 | 2018-12-18 | 深圳市诚朗科技有限公司 | 一种功率器件终端结构及其制作方法 |
-
2019
- 2019-11-29 CN CN201911204755.2A patent/CN110729349A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030186511A1 (en) * | 2002-03-27 | 2003-10-02 | Cheng-Ta Yiu | Method of forming an implantation-induced isolation |
| US20070018171A1 (en) * | 2005-07-20 | 2007-01-25 | Christopher Harris | Semiconductor device and a method for production thereof |
| US20150249149A1 (en) * | 2013-01-16 | 2015-09-03 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semicounductor device |
| US20160020308A1 (en) * | 2014-07-18 | 2016-01-21 | International Rectifier Corporation | Edge Termination Structure Having a Termination Charge Region Below a Recessed Field Oxide Region |
| CN106803515A (zh) * | 2015-11-26 | 2017-06-06 | 宁波达新半导体有限公司 | 半导体功率器件的终端结构及其制造方法 |
| CN109037309A (zh) * | 2018-07-26 | 2018-12-18 | 深圳市诚朗科技有限公司 | 一种功率器件终端结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100763333B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100876779B1 (ko) | 반도체 소자의 형성 방법 | |
| CN101246837A (zh) | 半导体隔离结构及其形成方法 | |
| US7790568B2 (en) | Method for fabricating semiconductor device | |
| KR100806790B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2008277744A (ja) | 半導体素子の製造方法 | |
| CN110729349A (zh) | 功率器件终端结构及其形成方法 | |
| US6406974B1 (en) | Method of forming triple N well utilizing phosphorus and boron ion implantations | |
| US20070155187A1 (en) | Method for preparing a gate oxide layer | |
| KR20100020688A (ko) | Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 | |
| CN110752154B (zh) | 一种增大hvpmos id的工艺方法 | |
| KR100567877B1 (ko) | 반도체 장치의 소자 분리막 형성 방법 | |
| CN113611654B (zh) | 降低浅沟槽隔离的高度差的制作方法 | |
| KR100732774B1 (ko) | 반도체소자의 듀얼게이트 형성방법 | |
| CN101246839A (zh) | 半导体隔离结构及其形成方法 | |
| CN107403751B (zh) | 局部硅氧化隔离器件的制备方法 | |
| KR100309477B1 (ko) | 반도체장치 제조방법 | |
| KR100546790B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS61251166A (ja) | 半導体装置の製造方法 | |
| CN115274449A (zh) | 耗尽型mos器件的制造方法 | |
| KR930008873B1 (ko) | 반도체 장치의 소자분리방법 | |
| KR100567032B1 (ko) | 이온 주입법을 이용한 소자 분리 방법 | |
| KR100422325B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030001941A (ko) | 반도체소자의 제조방법 | |
| KR20000004535A (ko) | 반도체소자의 소자분리절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province Applicant after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd. Address before: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province Applicant before: SMIC manufacturing (Shaoxing) Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200124 |