KR20100020688A - Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 - Google Patents
Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 Download PDFInfo
- Publication number
- KR20100020688A KR20100020688A KR1020080079398A KR20080079398A KR20100020688A KR 20100020688 A KR20100020688 A KR 20100020688A KR 1020080079398 A KR1020080079398 A KR 1020080079398A KR 20080079398 A KR20080079398 A KR 20080079398A KR 20100020688 A KR20100020688 A KR 20100020688A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- substrate
- forming
- pattern
- drift region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005468 ion implantation Methods 0.000 claims abstract description 20
- 238000000137 annealing Methods 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims description 13
- 239000002019 doping agent Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000002955 isolation Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명에 따른 LDMOS 반도체 소자는, 소오스 영역을 연결되며, 게이트 패턴 하부의 기판 내에 형성된 채널 영역과. 제 1 도전형 기판 내 일부 영역에 형성되며, 채널 영역 및 드레인 영역과 연결되는 제 2 도전형 드리프트 영역과, 드리프트 영역 내에 배치되는 적어도 하나 이상의 BOX층을 포함한다.
이와 같이, 본 발명은 드리프트 영역에 O2 이온 주입과 어닐 공정을 통해 BOX층을 형성하여 드리프트 영역 전체를 공핍시켜 LDMOS의 브레이크다운 전압 특성 및 저항 특성을 향상시킬 수 있다.
반도체, LDMOS, 공핍, 저항, 브레이크다운
Description
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 저항 특성과 브레이크다운(breakdown) 전압 특성을 향상시키기 위한 LDMOS(Lateral Double diffused MOSFET, 이하, 'LDMOS'라고 한다.) 반도체 소자와 그 제조 방법에 관한 것이다.
최근에는 고전압 브레이크다운(breakdown)을 확보하기 위해 고농도의 n형 드레인을 수평으로 배치하고, 이와 소정 거리를 유지하며 이를 둘러싸는 저농도의 드리프트 영역 또한 수평으로 배치하는 수평 확산형 모스트랜지스터(Lateral Diffused MOS : LDMOS)를 연구하고 있다.
이와 같은 LDMOS 트랜지스터에 대하여 도 1을 참조하여 설명하면, 종래의 LDMOS 트랜지스터는 LOCOS(Local Oxidation Of Silicon) 공정에 따라 P형 반도체 기판(1) 상에 필드 산화층(2)을 형성한 후, 실리콘 산화막(도시 생략됨)을 반도체 기판(1) 표면 상에 열적으로 성장시켜 절연체 기능을 하게 된다.
이후, 폴리 실리콘층이 포토리소그래피 및 에칭 방법에 의해 실리콘 산화막(3) 상에서 증착되어 패터닝되면, 전도성 게이트 패턴(4)이 형성된다.
또한, LOCOS 공정에 따라 P형 반도체 기판(1) 상에 필드 산화층(2)을 형성하기 전에 반도체 기판(1) 상에 포토레지스트막이 증착되고 패터닝되어 N형 드리프트 형성용 마스크가 형성되고, 보론(Boron)과 같은 P형 도펀트를 이용한 이온 주입 및 확산 공정을 실시하여 N형 드리프트(6)를 P형 반도체 기판(1)의 표면 내에 형성한다. P형 도펀트가 주입된 N형 드리프트(6)는 바디 채널의 고전도성 접촉 영역이나 낮은 고유 저항 접촉 영역으로 이용된다.
종래의 LDMOS에서 저항 특성을 향상시키기 위해서 N 웰로 형성되어 있는 N형 드리프트(6) 영역의 농도를 높이고 있다.
또한, 전도성 게이트 패턴(4)을 형성한 후에 n+ 도펀트와 p+ 도펀트를 각각 주입하여 n+ 영역(8)과 p+ 영역(7)으로 이루어진 소오스 영역(9)과 n+ 영역으로 이루어진 드레인 영역(5)을 각각 형성한다.
종래의 LDMOS 형성 방법은 드리프트 영역의 농도를 높여 저항값을 낮추는데, 이 과정에서 드리프트 영역이 전반적으로 공핍(depletion)되지 않으면 브레이크다운 전압 특성 및 저항 특성이 나빠지는 문제점이 있다.
본 발명은 드리프트 영역에 O2 이온 주입과 어닐 공정을 통해 BOX(Buried Oxide, 이하, 'BOX'라고 한다.)층을 형성하여 드리프트 영역 전체를 공핍시켜 LDMOS의 브레이크다운 전압 특성 및 저항 특성을 향상시킨다.
본 발명은, 제 1 도전형 기판 상에 형성된 필드 산화막에 의해 정의된 액티브 영역 상에 게이트 패턴 및 소오스/드레인 영역이 형성되어 있는 LDMOS 반도체 소자로서, 상기 소오스 영역을 연결되며, 상기 게이트 패턴 하부의 상기 기판 내에 형성된 채널 영역과. 상기 제 1 도전형 기판 내 일부 영역에 형성되며, 상기 채널 영역 및 상기 드레인 영역과 연결되는 제 2 도전형 드리프트 영역과, 상기 드리프트 영역 내에 배치되는 적어도 하나 이상의 BOX층을 포함한다.
다른 견지에서 본 발명에 따른 LDMOS 반도체 소자 제조 방법은, 제 1 도전형 기판 상에 드리프트 영역을 오픈시키는 패턴을 형성하는 단계와, 상기 패턴에 의해 오픈된 상기 기판의 내부에 적어도 하나 이상의 BOX층을 형성하는 단계와, 상기 패턴에 의해 오픈된 상기 기판 상에 제 2 도전형 도펀트를 주입하여 상기 드리프트 영역을 형성하는 단계와, 상기 패턴을 제거한 후 필드 산화막을 형성하고, 게이트 패턴 및 소오스/드레인 영역을 형성하는 단계를 포함한다.
본 발명에 따른 BOX층을 형성하는 단계는, 상기 패턴에 의해 드러난 상기 기판 상에 O2 이온 주입 공정을 실시하여 상기 드리프트 영역 일부에 O2 이온을 주입시키는 단계와, 상기 O2 이온이 주입된 상기 기판에 대해 어닐 공정을 실시하여 상기 BOX층을 형성하는 단계를 포함한다.
본 발명은 드리프트 영역에 O2 이온 주입과 어닐 공정을 통해 BOX층을 형성하여 드리프트 영역 전체를 공핍시켜 LDMOS의 브레이크다운 전압 특성 및 저항 특성을 향상시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
본 발명의 바람직한 실시 예에서는 드리프트 영역에 O2 이온 주입과 어닐 공정을 통해 BOX층을 형성함으로서, 드리프트 영역의 전체가 공핍되도록 하는 LDMOS 반도체 소자와 그 제조 방법에 대해 설명한다.
도 2는 본 발명의 바람직한 실시 예에 따른 LDMOS 반도체 소자를 도시한 단면도이다.
도 2를 참조하면, 본 발명에 따른 LDMOS 반도체 소자는 제 1 도전형 기판(200), 예컨대 P형 반도체 기판에 LOCOS(Local Oxidation Of Silicon) 공정 또는 STI(Shallow Trench Isolation) 공정에 따라 형성된 소자 분리 영역(220)이 형성되어 있으며, 소자 분리 영역(220)에 의해 액티브 영역이 정의된다. 액티브 영역에는 게이트 절연막(232)과 전도성 게이트 패턴(234)이 형성되어 있으며, n+ 도펀트와 p+ 도펀트를 각각 주입하여 n+ 영역(254)과 p+ 영역(252)으로 이루어진 소오스 영역(250)과 n+ 영역으로 이루어진 드레인 영역(240)이 형성되어 있다.
도전성 게이트 패턴(234)은 폴리 실리콘층이 포토리소그래피 및 에칭 방법에 의해 게이트 절연막(232) 상에서 증착되어 패터닝되어 형성되며, 도전성 게이트 패턴(234)이 형성된 제 1 도전형 반도체 기판(200)에는 소오스 영역(250)과 연결되는 채널 영역(CH)이 형성된다.
한편, 소자 분리 영역(220)을 형성하기 전에 제 1 도전형 반도체 기판(200)에는 채널 영역(CH)과 연결되고 드레인 영역(240)과 연결되는 드리프트 영역(210)이 형성되며, 드리프트 영역(210)은 제 2 도전형 도펀트, 예컨대 p+ 도펀트를 이용한 이온 주입 공정에 의해 형성된다. 드리프트 영역(210) 내에는 BOX층(215)이 형성되어 있으며, 이러한 BOX층(215)은 드리프트 영역(210)이 전반적으로 공핍되도록 해준다.
상기와 같은 BOX층을 형성하는 과정에 대해 도 3a 내지 도 3d를 참조하여 설명한다.
도 3a 내지 도 3d는 본 발명의 바람직한 실시 예에 따른 드리프트 영역을 형성하는 과정을 도시한 공정 단면도이다.
먼저, 도 3a에 도시된 바와 같이, 제 1 도전형 반도체 기판(200) 상에 BOX층(215)을 형성하기 위한 포토레지스트를 도포한 후 사진 및 현상 공정을 통해 제 1 도전형 반도체 기판(200) 일부가 오픈되는 포토레지스트 패턴(212)을 형성한다.
포토레지스트 패턴(212) 이온 주입 마스크로 한 O2 이온 주입 공정을 실시하여 제 1 도전형 반도체 기판(200) 내에 O2 이온을 주입시켜 제 1 도전형 반도체 기판(200) 내에 O2 이온층(215a)을 형성한다.
그런 다음, 도 3b에 도시된 바와 같이, 어닐 공정을 실시하여 제 1 도전형 반도체 기판(200)의 실리콘과 O2 이온층(215a)의 O2 이온 간의 결합을 촉진시킴으로서, SiO2로 이루어진 BOX층(215)을 형성한다. 그리고 나서, 포토레지스트 패턴(212)을 스트립 공정을 통해 제거한다.
이후, 도 3c에 도시된 바와 같이, 드리프트 영역(210)을 형성하기 위한 마스크 패턴(214)을 형성한 후 마스크 패턴(214)을 이온 주입 마스크로 한 이온 주입 공정을 실시하여 제 2 도전형 드리프트 영역(210)을 형성한다.
이와 같이, 제 2 도전형 드리프트 영역(210)에 SiO2로 이루어진 BOX(215)을 형성해줌으로서, 제 2 도전형 드리프트 영역(210)이 전반적으로 공핍될 수 있다.
그리고 나서, 도 3d에 도시된 바와 같이, 마스크 패턴(214)을 제거한 후 LOCOS 또는 STI 공정을 통해 소자 분리 영역(220)을 형성한다.
본 발명의 바람직한 실시 예에서는 드리프트 영역(210)에 하나의 BOX층(215)을 형성하는 것으로 예를 들어 설명하였지만, 도 4에 도시된 바와 같이 다수의 BOX층(215/1, 215/2)을 형성할 수 있는데, 이 경우 O2 이온 주입 공정 시 이온 주입 에너지를 다르게 하여 다수개의 O2 이온층을 형성한 후 어닐 공정을 실시하여 다수의 BOX층을 형성할 수 있다. 즉, 도 4에 도시된 바와 같이, 제 1 BOX층(215/1)을 형성할 경우 제 1 이온 주입 에너지로 O2 이온을 주입하고, 제 2 BOC층(215/2)을 형성할 경우 제 2 이온 주입 에너지로 O2 이온을 주입한 후 어닐 공정을 실시하여 SiO2로 이루어진 제 1, 2 BOX층(215/1, 215/2)을 형성할 수 있다. 이때, 제 1 이온 주입 에너지는 제 2 이온 주입 에너지보다 크게 설정함으로서, 드리프트 영역(210) 내에 서로 다른 영역에 O2 이온 층을 형성하여 서로 다른 영역에 BOX층을 형성할 수 있다.
지금까지 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.
도 1은 종래의 LDMOS 구조를 설명하기 위한 도면이며,
도 2는 본 발명의 바람직한 실시 예에 따른 LDMOS 반도체 소자를 도시한 도면이며,
도 3a 내지 도 3d는 본 발명의 바람직한 실시 예에 따른 드리프트 영역을 형성하는 과정을 도시한 도면이며,
도 4는 본 발명의 변경 실시 예를 설명하기 위한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
200 : 제 1 도전형 기판 210 : 드리프트 영역
215 : BOX층 220 : 소자 분리 영역
232 : 게이트 절연막 234 : 도전성 게이트 패턴
240 : 드레인 영역
250 : 소오스 영역
Claims (5)
- 제 1 도전형 기판 상에 형성된 필드 산화막에 의해 정의된 액티브 영역 상에 게이트 패턴 및 소오스/드레인 영역이 형성되어 있는 LDMOS 반도체 소자에 있어서,상기 소오스 영역을 연결되며, 상기 게이트 패턴 하부의 상기 기판 내에 형성된 채널 영역과.상기 제 1 도전형 기판 내 일부 영역에 형성되며, 상기 채널 영역 및 상기 드레인 영역과 연결되는 제 2 도전형 드리프트 영역과,상기 드리프트 영역 내에 배치되는 적어도 하나 이상의 BOX층을 포함하는 LDMOS 반도체 소자.
- 제 1 항에 있어서,상기 BOX층은, O2 이온 주입 공정과 어닐 공정을 통해 형성되는 것을 특징으로 하는 LDMOS 반도체 소자.
- 제 1 도전형 기판 상에 드리프트 영역을 오픈시키는 패턴을 형성하는 단계와,상기 패턴에 의해 오픈된 상기 기판의 내부에 적어도 하나 이상의 BOX층을 형성하는 단계와,상기 패턴에 의해 오픈된 상기 기판 상에 제 2 도전형 도펀트를 주입하여 상 기 드리프트 영역을 형성하는 단계와,상기 패턴을 제거한 후 필드 산화막을 형성하고, 게이트 패턴 및 소오스/드레인 영역을 형성하는 단계를 포함하는 LDMOS 반도체 소자의 제조 방법.
- 제 3 항에 있어서,상기 BOX층을 형성하는 단계는,상기 패턴에 의해 드러난 상기 기판 상에 O2 이온 주입 공정을 실시하여 상기 드리프트 영역 일부에 O2 이온을 주입시키는 단계와,상기 O2 이온이 주입된 상기 기판에 대해 어닐 공정을 실시하여 상기 BOX층을 형성하는 단계를 포함하는 LDMOS 반도체 소자의 제조 방법.
- 제 3 항에 있어서,n(n>2 자연수)개의 상기 BOX층을 형성하는 경우 상기 BOX층을 형성하는 단계는,상기 n개의 서로 다른 이온 주입 에너지를 이용하여 상기 패턴에 의해 드러난 상기 기판 상에 O2 이온을 각각 주입시켜 상기 n개의 O2 이온층을 형성하는 단계와,상기 n개의 O2층이 형성된 상기 기판에 대해 어닐 공정을 실시하여 상기 n개 의 BOX층을 형성하는 단계를 포함하는 LDMOS 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080079398A KR20100020688A (ko) | 2008-08-13 | 2008-08-13 | Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080079398A KR20100020688A (ko) | 2008-08-13 | 2008-08-13 | Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100020688A true KR20100020688A (ko) | 2010-02-23 |
Family
ID=42090647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080079398A KR20100020688A (ko) | 2008-08-13 | 2008-08-13 | Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100020688A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101015529B1 (ko) * | 2008-09-23 | 2011-02-16 | 주식회사 동부하이텍 | Ｌｄｍｏｓ 트랜지스터 및 그 제조방법 |
| US9472659B2 (en) | 2014-11-19 | 2016-10-18 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| US11056587B2 (en) | 2019-04-16 | 2021-07-06 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
-
2008
- 2008-08-13 KR KR1020080079398A patent/KR20100020688A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101015529B1 (ko) * | 2008-09-23 | 2011-02-16 | 주식회사 동부하이텍 | Ｌｄｍｏｓ 트랜지스터 및 그 제조방법 |
| US9472659B2 (en) | 2014-11-19 | 2016-10-18 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| US9935167B2 (en) | 2014-11-19 | 2018-04-03 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| US11056587B2 (en) | 2019-04-16 | 2021-07-06 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7981783B2 (en) | Semiconductor device and method for fabricating the same | |
| US6372559B1 (en) | Method for self-aligned vertical double-gate MOSFET | |
| US6277675B1 (en) | Method of fabricating high voltage MOS device | |
| US7399679B2 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| US8158475B2 (en) | Gate electrodes of HVMOS devices having non-uniform doping concentrations | |
| US7071515B2 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| US7928508B2 (en) | Disconnected DPW structures for improving on-state performance of MOS devices | |
| US20130134512A1 (en) | Power MOSFETs and Methods for Forming the Same | |
| KR20080114608A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2019503085A (ja) | 側壁誘電体を備えるフィールド緩和酸化物に自己整合されるドリフト領域注入 | |
| KR20120035699A (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| US8502326B2 (en) | Gate dielectric formation for high-voltage MOS devices | |
| KR20100058055A (ko) | 반도체 소자 및 그의 제조방법 | |
| US7098099B1 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
| US10319827B2 (en) | High voltage transistor using buried insulating layer as gate dielectric | |
| JP2009152580A (ja) | 半導体素子及びその製造方法 | |
| US8178432B2 (en) | Semiconductor device and method for fabricating the same | |
| US20060001105A1 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
| KR100763230B1 (ko) | 반도체 소자용 매몰 웰 | |
| JP4501183B2 (ja) | 半導体装置の製造方法 | |
| KR20100020688A (ko) | Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 | |
| KR100922557B1 (ko) | Ｃｍｏｓ 트랜지스터 및 그 제조 방법 | |
| CN102915971B (zh) | 一种半导体器件的制造方法 | |
| KR19990088300A (ko) | Ｓｏｉ-반도체장치및그것의제조방법 | |
| KR20100089364A (ko) | 트랜지스터를 갖는 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |