CN110690271A - 一种高压dmos器件及其制作方法 - Google Patents
一种高压dmos器件及其制作方法 Download PDFInfo
- Publication number
- CN110690271A CN110690271A CN201911037547.8A CN201911037547A CN110690271A CN 110690271 A CN110690271 A CN 110690271A CN 201911037547 A CN201911037547 A CN 201911037547A CN 110690271 A CN110690271 A CN 110690271A
- Authority
- CN
- China
- Prior art keywords
- layer
- resistance drift
- high resistance
- diffusion
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000002347 injection Methods 0.000 claims abstract description 12
- 239000007924 injection Substances 0.000 claims abstract description 12
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 claims abstract description 6
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000002955 isolation Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 239000000243 solution Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 description 15
- 241001391944 Commicarpus scandens Species 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- VLXBWPOEOIIREY-UHFFFAOYSA-N dimethyl diselenide Natural products C[Se][Se]C VLXBWPOEOIIREY-UHFFFAOYSA-N 0.000 description 1
- WQOXQRCZOLPYPM-UHFFFAOYSA-N dimethyl disulfide Chemical compound CSSC WQOXQRCZOLPYPM-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种高压DMOS器件及其制作方法，包括p型半导体衬底，所述p型半导体衬底的正面设有n‑高阻漂移层，所述p型半导体衬底的背面设有氧化铍隔离层，所述n‑高阻漂移层的两侧设有n型外延层，所述n型外延层的高度小于n‑高阻漂移层的高度，所述n型外延层和n‑高阻漂移层之间构成P型掺杂陷阱，所述p型掺杂陷阱内设有注入沟道层，所述注入沟道层包括设置在p型掺杂陷阱内的第一扩散层，所述第一扩散层的上方设有第二扩散层，所述p型掺杂陷阱内嵌设有源极，所述n‑高阻漂移层的顶部接有漏极。本发明具有较强的耐压性。
Description
技术领域
本发明涉及DMOS器件技术领域，具体为一种高压DMOS器件及其制作方法。
背景技术
DMOS(双扩散MOS)晶体管是使用扩散形成晶体管区域的MOSFET(半导体上的金属场效应晶体管)的一种类型。DMDS晶体管一般用作功率晶体管，以提供用于功率集成电路应用的高压电路。当需要低的正向压降时，DMOS晶体管每一单位面积提供更高的电流。而现有的DMOS器件容易击穿耐压性能较差。因此我们提供一种高压DMOS器件及其制作方法。
发明内容
为解决现有技术存在的缺陷，本发明提供一种高压DMOS器件。
为了解决上述技术问题，本发明提供了如下的技术方案：
本发明一种高压DMOS器件，包括p型半导体衬底，所述p型半导体衬底的正面设有n-高阻漂移层，所述p型半导体衬底的背面设有氧化铍隔离层，所述n-高阻漂移层的两侧设有n型外延层，所述n型外延层的高度小于n-高阻漂移层的高度，所述n型外延层和n-高阻漂移层之间构成P型掺杂陷阱，所述p型掺杂陷阱内设有注入沟道层，所述注入沟道层包括设置在p型掺杂陷阱内的第一扩散层，所述第一扩散层的上方设有第二扩散层，所述p型掺杂陷阱内嵌设有源极，所述n-高阻漂移层的顶部接有漏极。
作为本发明的一种优选技术方案，所述第一扩散层和第二扩散层形成具有一定浓度梯度的沟道。
作为本发明的一种优选技术方案，所述第一扩散层为硼扩散层，硼的浓度为1015cm-2。
作为本发明的一种优选技术方案，所述第二扩散层为磷扩散层，磷的浓度为1013cm-2。
作为本发明的一种优选技术方案，所述n-高阻漂移区的顶部设有场氧化层，所述场氧化层上设有覆盖于注入沟道层上方和场氧化层侧端的栅极层。
作为本发明的一种优选技术方案，所述场氧化层为二氧化硅层。
一种高压DMOS器件的制作方法，在p型半导体衬底生成n-高阻漂移层，然后在n-高阻漂移层两侧生长形成n型外延层，使得其中n型外延层的高度小于n-高阻漂移层的高度，已形成p型掺杂陷阱，在p型掺杂陷阱内注入硼溶液，并进行热扩散，形成第一扩散层，然后在p型掺杂陷阱内注入磷溶液，并进行热扩散，形成第二扩散层，两者相互配合形成具有有一定浓度梯度的注入沟道层；在n-高阻漂移区的顶部生长场氧化层，场氧化层上设有覆盖于注入沟道层上方和场氧化层侧端的栅极层。
本发明的有益效果是：该种高压DMOS器件，通过n-高阻漂移层使得大大提高整体的击穿电压，使得n-高阻漂移层不易被击穿，可以在更高压的工作调节下进行正常工作，从而大大提高了整体的耐压性，而无需通过增加传统的漂移层的厚度来提高击穿电压，使得整体的体积较小。另外发明通过设置场氧化层，有效地隔断了有源层与衬底层电气性上的连接，可以在结构上将击穿点由内击穿转移到二氧化硅层击穿，增加了整体的耐压性能。此外本发明通过在p型半导体衬底的背面设有氧化铍隔离层，有效地提高了整体的散热性能。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。
在附图中：
图1是本发明一种高压DMOS器件的结构示意图；
图2是本发明一种高压DMOS器件的局部结构示意图。
图中：1、p型半导体衬底；2、n-高阻漂移层；3、n型外延层；4、P型掺杂陷阱；5、注入沟道层；6、第一扩散层；7、第二扩散层；8、源极；9、漏极；10、场氧化层；11、栅极层；12、氧化铍隔离层。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
实施例：如图1和图2所示，本发明一种高压DMOS器件，包括p型半导体衬底1，所述p型半导体衬底1的正面设有n-高阻漂移层2，所述p型半导体衬底1的背面设有氧化铍隔离层12，所述n-高阻漂移层2的两侧设有n型外延层3，所述n型外延层3的高度小于n-高阻漂移层2的高度，所述n型外延层3和n-高阻漂移层2之间构成P型掺杂陷阱4，所述p型掺杂陷阱4内设有注入沟道层5，所述注入沟道层5包括设置在p型掺杂陷阱4内的第一扩散层6，所述第一扩散层6的上方设有第二扩散层7，所述p型掺杂陷阱4内嵌设有源极8，所述n-高阻漂移层2的顶部接有漏极9。通过n-高阻漂移层2使得大大提高整体的击穿电压，使得n-高阻漂移层2不易被击穿，可以在更高压的工作调节下进行正常工作，从而大大提高了整体的耐压性，而无需通过增加传统的漂移层的厚度来提高击穿电压，使得整体的体积较小。另外发明通过设置场氧化层10，有效地隔断了有源层与衬底层电气性上的连接，可以在结构上将击穿点由内击穿转移到二氧化硅层击穿，增加了整体的耐压性能。
其中，所述第一扩散层6和第二扩散层7形成具有一定浓度梯度的沟道。
其中，所述第一扩散层6为硼扩散层，硼的浓度为1015cm-2。
其中，所述第二扩散层7为磷扩散层，磷的浓度为1013cm-2。
所述n-高阻漂移区2的顶部设有场氧化层10，所述场氧化层10上设有覆盖于注入沟道层5上方和场氧化层10侧端的栅极层11。
所述场氧化层10为二氧化硅层。
本发明通过n-高阻漂移层2使得大大提高整体的击穿电压，使得n-高阻漂移层2不易被击穿，可以在更高压的工作调节下进行正常工作，从而大大提高了整体的耐压性，而无需通过增加传统的漂移层的厚度来提高击穿电压，使得整体的体积较小。另外发明通过设置场氧化层10，有效地隔断了有源层与衬底层电气性上的连接，可以在结构上将击穿点由内击穿转移到二氧化硅层击穿，增加了整体的耐压性能。
一种高压DMOS器件的制作方法，在p型半导体衬底生成n-高阻漂移层，然后在n-高阻漂移层两侧生长形成n型外延层，使得其中n型外延层的高度小于n-高阻漂移层的高度，已形成p型掺杂陷阱，在p型掺杂陷阱内注入硼溶液，并进行热扩散，形成第一扩散层，然后在p型掺杂陷阱内注入磷溶液，并进行热扩散，形成第二扩散层，两者相互配合形成具有有一定浓度梯度的注入沟道层；在n-高阻漂移区的顶部生长场氧化层，场氧化层上设有覆盖于注入沟道层上方和场氧化层侧端的栅极层。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种高压DMOS器件，其特征在于：包括p型半导体衬底(1)，所述p型半导体衬底(1)的正面设有n-高阻漂移层(2)，所述p型半导体衬底(1)的背面设有氧化铍隔离层(12)，所述n-高阻漂移层(2)的两侧设有n型外延层(3)，所述n型外延层(3)的高度小于n-高阻漂移层(2)的高度，所述n型外延层(3)和n-高阻漂移层(2)之间构成P型掺杂陷阱(4)，所述p型掺杂陷阱(4)内设有注入沟道层(5)，所述注入沟道层(5)包括设置在p型掺杂陷阱(4)内的第一扩散层(6)，所述第一扩散层(6)的上方设有第二扩散层(7)，所述p型掺杂陷阱(4)内嵌设有源极(8)，所述n-高阻漂移层(2)的顶部接有漏极(9)。
2.根据权利要求1所述的一种高压DMOS器件，其特征在于，所述第一扩散层(6)和第二扩散层(7)形成具有一定浓度梯度的沟道。
3.根据权利要求3所述的一种高压DMOS器件，其特征在于，所述第一扩散层(6)为硼扩散层，硼的浓度为1015cm-2。
4.根据权利要求3所述的一种高压DMOS器件，其特征在于，所述第二扩散层(7)为磷扩散层，磷的浓度为1013cm-2。
5.根据权利要求1所述的一种高压DMOS器件，其特征在于，所述n-高阻漂移区(2)的顶部设有场氧化层(10)，所述场氧化层(10)上设有覆盖于注入沟道层(5)上方和场氧化层(10)侧端的栅极层(11)。
6.根据权利要求1所述的一种高压DMOS器件，其特征在于，所述场氧化层(10)为二氧化硅层。
7.根据权利要求1-6所述的一种高压DMOS器件的制作方法，其特征在于，在p型半导体衬底生成n-高阻漂移层，然后在n-高阻漂移层两侧生长形成n型外延层，使得其中n型外延层的高度小于n-高阻漂移层的高度，已形成p型掺杂陷阱，在p型掺杂陷阱内注入硼溶液，并进行热扩散，形成第一扩散层，然后在p型掺杂陷阱内注入磷溶液，并进行热扩散，形成第二扩散层，两者相互配合形成具有有一定浓度梯度的注入沟道层；在n-高阻漂移区的顶部生长场氧化层，场氧化层上设有覆盖于注入沟道层上方和场氧化层侧端的栅极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911037547.8A CN110690271A (zh) | 2019-10-29 | 2019-10-29 | 一种高压dmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911037547.8A CN110690271A (zh) | 2019-10-29 | 2019-10-29 | 一种高压dmos器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110690271A true CN110690271A (zh) | 2020-01-14 |
Family
ID=69114530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911037547.8A Pending CN110690271A (zh) | 2019-10-29 | 2019-10-29 | 一种高压dmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110690271A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060192256A1 (en) * | 2005-01-21 | 2006-08-31 | Cooper James A | High-voltage power semiconductor device |
| US20090057713A1 (en) * | 2007-08-31 | 2009-03-05 | Infineon Technologies Austria Ag | Semiconductor device with a semiconductor body |
| CN102130163A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | Esd高压dmos器件及其制造方法 |
| CN104201203A (zh) * | 2014-08-13 | 2014-12-10 | 四川广义微电子股份有限公司 | 高耐压ldmos器件及其制造方法 |
| CN210743952U (zh) * | 2019-10-29 | 2020-06-12 | 浙江艾水科技有限公司 | 一种高压dmos器件 |
-
2019
- 2019-10-29 CN CN201911037547.8A patent/CN110690271A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060192256A1 (en) * | 2005-01-21 | 2006-08-31 | Cooper James A | High-voltage power semiconductor device |
| US20090057713A1 (en) * | 2007-08-31 | 2009-03-05 | Infineon Technologies Austria Ag | Semiconductor device with a semiconductor body |
| CN102130163A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | Esd高压dmos器件及其制造方法 |
| CN104201203A (zh) * | 2014-08-13 | 2014-12-10 | 四川广义微电子股份有限公司 | 高耐压ldmos器件及其制造方法 |
| CN210743952U (zh) * | 2019-10-29 | 2020-06-12 | 浙江艾水科技有限公司 | 一种高压dmos器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103650147B (zh) | 半导体装置 | |
| JP5787853B2 (ja) | 電力用半導体装置 | |
| CN104221152B (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP2009289904A (ja) | 半導体装置 | |
| JP2015109472A (ja) | 半導体装置 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| US11251177B2 (en) | Semiconductor device | |
| WO2019157819A1 (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| EP3025373B1 (en) | Mos-bipolar device | |
| CN107768442A (zh) | 超结器件及其制造方法 | |
| CN103811560A (zh) | 钳位二极管及其版图结构和其制造方法 | |
| US10128340B2 (en) | Power semiconductor device | |
| CN102832213B (zh) | 一种具有esd保护功能的ligbt器件 | |
| CN110729356B (zh) | 一种具有内嵌沟道二极管的SiC MOSFET结构 | |
| JP2010225833A (ja) | 半導体装置 | |
| CN210743952U (zh) | 一种高压dmos器件 | |
| US20200357918A1 (en) | Super-junction power mosfet device with improved ruggedness, and method of manufacturing | |
| US11424351B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US11069769B2 (en) | Semiconductor device | |
| CN108598159B (zh) | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 | |
| CN107910325B (zh) | 一种外部pmos触发scr-ldmos结构的esd防护器件 | |
| CN105185830A (zh) | 功率晶体管及其结终端结构 | |
| CN110690271A (zh) | 一种高压dmos器件及其制作方法 | |
| CN110739219B (zh) | 一种内嵌沟道二极管的SiC MOSFET制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |