CN107910325B - 一种外部pmos触发scr-ldmos结构的esd防护器件 - Google Patents
一种外部pmos触发scr-ldmos结构的esd防护器件 Download PDFInfo
- Publication number
- CN107910325B CN107910325B CN201710975122.6A CN201710975122A CN107910325B CN 107910325 B CN107910325 B CN 107910325B CN 201710975122 A CN201710975122 A CN 201710975122A CN 107910325 B CN107910325 B CN 107910325B
- Authority
- CN
- China
- Prior art keywords
- region
- injection region
- metal rod
- injection
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001681 protective effect Effects 0.000 title description 2
- 238000002347 injection Methods 0.000 claims description 170
- 239000007924 injection Substances 0.000 claims description 170
- 239000002184 metal Substances 0.000 claims description 134
- 238000002955 isolation Methods 0.000 claims description 73
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 49
- 229920005591 polysilicon Polymers 0.000 claims description 49
- 210000000746 body region Anatomy 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000009024 positive feedback mechanism Effects 0.000 abstract description 5
- 230000008901 benefit Effects 0.000 abstract description 3
- 230000007246 mechanism Effects 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 35
- 239000007943 implant Substances 0.000 description 7
- 238000012423 maintenance Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种外部PMOS触发SCR‑LDMOS结构的ESD防护器件，新SCR‑LMMOS结构在正向ESD脉冲作用下，一方面，利用PMOS触发电压低的优点，新结构用PMOS取代常规SCR‑LDMOS中的PN结反向击穿的触发机制，降低器件的触发电压；另一方面由外部PMOS触发SCR‑LDMOS的结构中存在新寄生晶体管可以箝拉器件内部电压，抑制器件内部的正反馈机制，提高器件的维持电压；同时新结构中存在两条ESD电流泄放通道，使得器件的电流泄放能力提高。
Description
技术领域
本发明涉及一种外部PMOS触发SCR-LDMOS结构的ESD防护器件，属于电子元器件防护技术领域。
背景技术
静电放电(electrostatic discharge,ESD)是指当两种带不同电荷的物体相互靠近或者接触时，两者之间的介质被击穿，形成了瞬态的电荷转移。日常生活中的ESD事件由于其电量低、作用时间短、能量小的特点，一般不会对人体造成伤害。然而在集成电路中，很多不被人体感知的ESD事件就足以对一些电子元器件造成损伤。且芯片在制造、封装、测试、运输以及使用过程中，都有可能面对ESD的冲击，如果没有在芯片中添加ESD防护模块，芯片极易被打坏。另外，随着集成电路制造工艺节点的不断缩小，晶体管尺寸越来越小、栅氧化层厚度越来越薄等一系列变化使得芯片易于受到ESD伤害，发生如PN结二次击穿、栅氧化层击穿、金属线熔断等失效现象。
具有较好ESD泄放能力的SCR-LDMOS器件广泛应用功率管理芯片中以提高***的ESD防护能力。但常规SCR-LDMOS结构存在一些缺陷：SCR结构的开启触发电压太高，SCR结构器件由于存在NPN和PNP正反馈作用，维持电压很低。对于高压ESD器件来说，既要有高于内部电路工作电压的维持电压，又要有低于内部器件栅氧击穿的触发电压，同时还要满足高鲁棒性。这就导致了高压ESD器件的工作窗口非常小，当前大部分高压ESD防护器件已经很难满足这种要求，因此探索更多的ESD保护器件和防护结构至关重要。
发明内容
本发明所要解决的技术问题是提供一种外部PMOS触发SCR-LDMOS结构的ESD防护器件，在ESD脉冲下，器件的触发电压得到降低，同时器件的维持电压得到增加，并且保持SCR-LDMOS器件的强鲁棒性。
本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种外部PMOS触发SCR-LDMOS结构的ESD防护器件，包括P衬底、薄埋氧化层、N型外延层、N型缓冲区、P型体区、第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第三N+注入区、第四P+注入区、第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区、第一多晶硅栅、第一薄栅氧化层、第二多晶硅栅、第二薄栅氧化层；其中，第一多晶硅栅的两侧间距离与第一薄栅氧化层的两侧间距离彼此相等，第一多晶硅栅覆盖设置于第一薄栅氧化层上表面上，第一多晶硅栅的两侧分别与第一薄栅氧化层的两侧相对应；薄埋氧化层设置于P衬底的上表面上，N型外延层设置于薄埋氧化层的上表面上；
N型缓冲区、P型体区内嵌设置于N型外延层的上表面，N型缓冲区的上表面、P型体区的上表面均与N型外延层的上表面相平齐，且P型体区的其中一侧边缘对接N型外延层的其中一侧边缘；
定义N型外延层上表面上对接P型体区其中一侧边缘的边缘为终止边，以及定义N型外延层上与终止边相对的另一条边为起始边；N型外延层上表面上、自起始边向终止边方向，依次相邻设置第一场氧隔离区、第一N+注入区、第一P+注入区、第一薄栅氧化层、第二P+注入区、第二场氧隔离区、第二N+注入区、第三P+注入区、第三场氧隔离区、第二薄栅氧化层、第三N+注入区、第四场氧隔离区、第四P+注入区；其中，第一场氧隔离区的其中一侧与N型外延层上表面上起始边相对，第一场氧隔离区上相对的另一侧与第一N+注入区的其中一侧相对接，第一N+注入区上相对的另一侧与第一P+注入区的其中一侧相对接，第一P+注入区上相对的另一侧与第一薄栅氧化层的其中一侧相对接，第一薄栅氧化层上相对的另一侧与第二P+注入区的其中一侧相对接，第二P+注入区上相对的另一侧与第二场氧隔离区的其中一侧相对接，第二场氧隔离区上相对的另一侧与第二N+注入区的其中一侧相对接，第二N+注入区上相对的另一侧与第三P+注入区的其中一侧相对接，第三P+注入区上相对的另一侧与第三场氧隔离区的其中一侧相对接；第三场氧隔离区上相对的另一侧与第二薄栅氧化层的其中一侧相对接，第二薄栅氧化层上相对的另一侧与第三N+注入区的其中一侧相对接，第二多晶硅栅的两侧间距离大于第二薄栅氧化层的两侧间距离，第二多晶硅栅覆盖设置于第二薄栅氧化层的上表面上，且第二薄栅氧化层上相对的另一侧与第二多晶硅栅的其中一侧相对应，第二多晶硅栅上相对的另一侧位于第三场氧隔离区的上表面上；第三N+注入区上相对的另一侧与第四场氧隔离区的其中一侧相对接，第四场氧隔离区上相对的另一侧与第四P+注入区的其中一侧相对接，第四P+注入区上相对的另一侧与N型外延层终止边相对接；并且第一场氧隔离区、第一N+注入区、第一P+注入区、第一薄栅氧化层、第二P+注入区、第二场氧隔离区、第三场氧隔离区分别位于N型外延层的上表面上；第二N+注入区和第三P+注入区分别位于N型缓冲区上表面上；第二薄栅氧化层、第三N+注入区、第四场氧隔离区、第四P+注入区分别位于P型体区上表面上；
第一N+注入区、第一P+注入区、第一多晶硅栅、第二N+注入区、第三P+注入区五者相连接，且由五者共同连接点构成金属阳极；第二P+注入区、第四P+注入区两者相连接，且由两者共同连接点构成电极；第二多晶硅栅、第三N+注入区、第四P+注入区三者相连接，且由三者共同连接点构成金属阴极；
第一N+注入区、第一P+注入区、第一多晶硅栅、第一薄栅氧化层、第二P+注入区组合构成PMOS结构；第二N+注入区、第三P+注入区、第三场氧隔离区、第二多晶硅栅、第二薄栅氧化层、第三N+注入区、第四场氧隔离区、第四P+注入区组合构成SCR-LDMOS结构；
由第三P+注入区、N型缓冲区、N型外延层、P型体区、第三N+注入区组成PNPN结构的ESD电流泄放通道；由第二P+注入区、N型外延层、N型缓冲区、第二N+注入区、第三P+注入区组成PNP结构的ESD泄放通道。
作为本发明的一种优选技术方案：还包括第一金属杆、第二金属杆、第三金属杆、第四金属杆、第五金属杆、第六金属杆、第七金属杆、第八金属杆、第九金属杆、第十金属杆、第十一金属杆、第十二金属杆；
所述第一N+注入区与第一金属杆的其中一端相连接，所述第一P+注入区与第二金属杆的其中一端相连接，所述第一多晶硅栅与第三金属杆的其中一端相连接，所述第二N+注入区与第五金属杆的其中一端相连接，所述第三P+注入区与第六金属杆的其中一端相连接；第一金属杆的另一端、第二金属杆的另一端、第三金属杆的另一端、第五金属杆的另一端、第六金属杆的另一端均与第十金属杆相连接，且由第十金属杆上引出一电极，即为所述金属阳极；
所述第二P+注入区与第四金属杆的其中一端相连接，所述第四P+注入区与第九金属杆的其中一端相连接，所述第四金属杆的另一端与第九金属杆的另一端均与第十一金属杆相连接，且由第十一金属杆上引出一电极，即为所述电极；
所述第二多晶硅栅与第七金属杆的其中一端相连接，所述第三N+注入区与第八金属杆的其中一端相连接，第七金属杆的另一端、第八金属杆的另一端、第九金属杆的另一端均与第十二金属杆相连接，且由第十二金属杆上引出一电极，即为所述金属阴极。
本发明所述一种外部PMOS触发SCR-LDMOS结构的ESD防护器件，采用以上技术方案与现有技术相比，具有以下技术效果：本发明设计了一种外部PMOS触发SCR-LDMOS结构的ESD防护器件，一方面，常规结构的触发电压由器件内部的PN结反向击穿决定，本发明提出的新结构利用PMOS触发电压较低的优点来来触发开启SCR-LDMOS结构，使得器件的触发电压降低；另一方面，常规结构中存在正反馈机制，维持电压非常低极易发生闩锁效应，本发明提出的结构中存在由第二P+注入区、第二N+注入区、第三P+注入区形成的PNP晶体管，在ESD脉冲下该晶体管可以箝拉电压抑制器件内部的正反馈机制，使得维持电压提高；并且结构中设计由第三P+注入区、N型缓冲区、N型外延层、P型体区、第三N+注入区组成PNPN结构的ESD电流泄放通道；以及设计由第二P+注入区、N型外延层、N型缓冲区、第二N+注入区、第三P+注入区组成PNP结构的ESD泄放通道，与常规结构相比，本发明提出的新结构具有更好的电流泄放能力。
附图说明
图1是本发明所设计外部PMOS触发SCR-LDMOS结构的ESD防护器件的结构剖面示意图。
其中，10.P衬底，11.薄埋氧化层(BOX)，12.N型外延层，13.N型缓冲区，14.P型体区，15.第一N+注入区，16.第一P+注入区，17.第二P+注入区，18.第二N+注入区，19.第三P+注入区，20.第三N+注入区，21.第四P+注入区，22.第一场氧隔离区，23.第二场氧隔离区，24.第三场氧隔离区，25.第四场氧隔离区，26.第一多晶硅栅，27.第二多晶硅栅，28.第一薄栅氧化层，29.第二薄栅氧化层，30.第一金属杆，31.第二金属杆，32.第三金属杆，33.第四金属杆，34.第五金属杆，35.第六金属杆，36.第七金属杆，37.第八金属杆，38.第九金属杆，39.第十金属杆，40.金属阳极，41.第十一金属杆，42.电极，43.第十二金属杆，44.金属阴极。
具体实施方式
下面结合说明书附图对本发明的具体实施方式作进一步详细的说明。
如图1所示，本发明设计了一种外部PMOS触发SCR-LDMOS结构的ESD防护器件，实际应用当中，具体包括P衬底(P-sub)10、薄埋氧化层(BOX)11、N型外延层(N-epi)12、N型缓冲区13、P型体区14、第一N+注入区15、第一P+注入区16、第二P+注入区17、第二N+注入区18、第三P+注入区19、第三N+注入区20、第四P+注入区21、第一场氧隔离区22、第二场氧隔离区23、第三场氧隔离区24、第四场氧隔离区25、第一多晶硅栅26、第一薄栅氧化层28、第二多晶硅栅27、第二薄栅氧化层29、第一金属杆30、第二金属杆31、第三金属杆32、第四金属杆33、第五金属杆34、第六金属杆35、第七金属杆36、第八金属杆37、第九金属杆38、第十金属杆39、第十一金属杆41、第十二金属杆43；其中，第一多晶硅栅26的两侧间距离与第一薄栅氧化层28的两侧间距离彼此相等，第一多晶硅栅26覆盖设置于第一薄栅氧化层28上表面上，第一多晶硅栅26的两侧分别与第一薄栅氧化层28的两侧相对应；薄埋氧化层(BOX)11设置于P衬底(P-sub)10的上表面上，N型外延层(N-epi)12设置于薄埋氧化层(BOX)11的上表面上，N型外延层(N-epi)11的设置，为在薄埋氧化层(BOX)11的上表面上生长一定厚度但掺杂浓度较低的N型外延层(N-epi)11，作为SCR-LDMOS的漂移区。
N型缓冲区13、P型体区14内嵌设置于N型外延层(N-epi)12的上表面，N型缓冲区13的上表面、P型体区14的上表面均与N型外延层(N-epi)12的上表面相平齐，且P型体区14的其中一侧边缘对接N型外延层(N-epi)12的其中一侧边缘。
定义N型外延层(N-epi)12上表面上对接P型体区14其中一侧边缘的边缘为终止边，以及定义N型外延层(N-epi)12上与终止边相对的另一条边为起始边；N型外延层(N-epi)12上表面上、自起始边向终止边方向，依次相邻设置第一场氧隔离区22、第一N+注入区15、第一P+注入区16、第一薄栅氧化层28、第二P+注入区17、第二场氧隔离区23、第二N+注入区18、第三P+注入区19、第三场氧隔离区24、第二薄栅氧化层29、第三N+注入区20、第四场氧隔离区25、第四P+注入区21；其中，第一场氧隔离区22的其中一侧与N型外延层(N-epi)12上表面上起始边相对，第一场氧隔离区22上相对的另一侧与第一N+注入区15的其中一侧相对接，第一N+注入区15上相对的另一侧与第一P+注入区16的其中一侧相对接，第一P+注入区16上相对的另一侧与第一薄栅氧化层28的其中一侧相对接，第一薄栅氧化层28上相对的另一侧与第二P+注入区17的其中一侧相对接，第二P+注入区17上相对的另一侧与第二场氧隔离区23的其中一侧相对接，第二场氧隔离区23上相对的另一侧与第二N+注入区18的其中一侧相对接，第二N+注入区18上相对的另一侧与第三P+注入区19的其中一侧相对接，第三P+注入区19上相对的另一侧与第三场氧隔离区24的其中一侧相对接；第三场氧隔离区24上相对的另一侧与第二薄栅氧化层29的其中一侧相对接，第二薄栅氧化层29上相对的另一侧与第三N+注入区20的其中一侧相对接，第二多晶硅栅27的两侧间距离大于第二薄栅氧化层29的两侧间距离，第二多晶硅栅27覆盖设置于第二薄栅氧化层29的上表面上，且第二薄栅氧化层29上相对的另一侧与第二多晶硅栅27的其中一侧相对应，第二多晶硅栅27上相对的另一侧位于第三场氧隔离区24的上表面上；第三N+注入区20上相对的另一侧与第四场氧隔离区25的其中一侧相对接，第四场氧隔离区25上相对的另一侧与第四P+注入区21的其中一侧相对接，第四P+注入区21上相对的另一侧与N型外延层(N-epi)12终止边相对接；并且第一场氧隔离区22、第一N+注入区15、第一P+注入区16、第一薄栅氧化层28、第二P+注入区17、第二场氧隔离区23、第三场氧隔离区24分别位于N型外延层(N-epi)12的上表面上；第二N+注入区18和第三P+注入区19分别位于N型缓冲区13上表面上；第二薄栅氧化层29、第三N+注入区20、第四场氧隔离区25、第四P+注入区21分别位于P型体区14上表面上。
第一N+注入区15、第一P+注入区16、第一多晶硅栅26、第二N+注入区18、第三P+注入区19五者相连接，且由五者共同连接点构成金属阳极40；第二P+注入区17、第四P+注入区21两者相连接，且由两者共同连接点构成电极42；第二多晶硅栅27、第三N+注入区20、第四P+注入区21三者相连接，且由三者共同连接点构成金属阴极44。
第一N+注入区15与第一金属杆30的其中一端相连接，第一P+注入区16与第二金属杆31的其中一端相连接，第一多晶硅栅26与第三金属杆32的其中一端相连接，第二N+注入区18与第五金属杆34的其中一端相连接，第三P+注入区19与第六金属杆35的其中一端相连接；第一金属杆30的另一端、第二金属杆31的另一端、第三金属杆32的另一端、第五金属杆34的另一端、第六金属杆35的另一端均与第十金属杆39相连接，且由第十金属杆39上引出一电极，构成金属阳极40。
第二P+注入区17与第四金属杆33的其中一端相连接，第四P+注入区21与第九金属杆38的其中一端相连接，第四金属杆33的另一端与第九金属杆38的另一端均与第十一金属杆41相连接，且由第十一金属杆41上引出一电极42。
第二多晶硅栅27与第七金属杆36的其中一端相连接，第三N+注入区20与第八金属杆37的其中一端相连接，第七金属杆36的另一端、第八金属杆37的另一端、第九金属杆38的另一端均与第十二金属杆43相连接，且由第十二金属杆43上引出一电极，构成金属阴极44。
第一N+注入区15、第一P+注入区16、第一多晶硅栅26、第一薄栅氧化层28、第二P+注入区17组合构成PMOS结构；第二N+注入区18、第三P+注入区19、第三场氧隔离区24、第二多晶硅栅27、第二薄栅氧化层29、第三N+注入区20、第四场氧隔离区25、第四P+注入区21组合构成SCR-LDMOS结构。
由第三P+注入区19、N型缓冲区13、N型外延层(N-epi)12、P型体区14、第三N+注入区20组成PNPN结构的ESD电流泄放通道；由第二P+注入区17、N型外延层(N-epi)12、N型缓冲区13、第二N+注入区18、第三P+注入区19组成PNP结构的ESD泄放通道。
上述技术方案所设计一种外部PMOS触发SCR-LDMOS结构的ESD防护器件，一方面，常规结构的触发电压由器件内部的PN结反向击穿决定，本发明提出的新结构利用PMOS触发电压较低的优点来来触发开启SCR-LDMOS结构，使得器件的触发电压降低；另一方面，常规结构中存在正反馈机制，维持电压非常低极易发生闩锁效应，本发明提出的结构中存在由第二P+注入区17、第二N+注入区18、第三P+注入区19形成的PNP晶体管，在ESD脉冲下该晶体管可以箝拉电压抑制器件内部的正反馈机制，使得维持电压提高；并且结构中设计由第三P+注入区19、N型缓冲区13、N型外延层(N-epi)12、P型体区14、第三N+注入区20组成PNPN结构的ESD电流泄放通道；以及设计由第二P+注入区17、N型外延层(N-epi)12、N型缓冲区13、第二N+注入区18、第三P+注入区19组成PNP结构的ESD泄放通道，与常规结构相比，本发明提出的新结构具有更好的电流泄放能力。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变动。
Claims (2)
1.一种外部PMOS触发SCR-LDMOS结构的ESD防护器件，其特征在于：包括P衬底(10)、薄埋氧化层(11)、N型外延层(12)、N型缓冲区(13)、P型体区(14)、第一N+注入区(15)、第一P+注入区(16)、第二P+注入区(17)、第二N+注入区(18)、第三P+注入区(19)、第三N+注入区(20)、第四P+注入区(21)、第一场氧隔离区(22)、第二场氧隔离区(23)、第三场氧隔离区(24)、第四场氧隔离区(25)、第一多晶硅栅(26)、第一薄栅氧化层(28)、第二多晶硅栅(27)、第二薄栅氧化层(29)；其中，第一多晶硅栅(26)的两侧间距离与第一薄栅氧化层(28)的两侧间距离彼此相等，第一多晶硅栅(26)覆盖设置于第一薄栅氧化层(28)上表面上，第一多晶硅栅(26)的两侧分别与第一薄栅氧化层(28)的两侧相对应；薄埋氧化层(11)设置于P衬底(10)的上表面上，N型外延层(12)设置于薄埋氧化层(11)的上表面上；
N型缓冲区(13)、P型体区(14)内嵌设置于N型外延层(12)的上表面，N型缓冲区(13)的上表面、P型体区(14)的上表面均与N型外延层(12)的上表面相平齐，且P型体区(14)的其中一侧边缘对接N型外延层(12)的其中一侧边缘；
定义N型外延层(12)上表面上对接P型体区(14)其中一侧边缘的边缘为终止边，以及定义N型外延层(12)上与终止边相对的另一条边为起始边；N型外延层(12)上表面上、自起始边向终止边方向，依次相邻设置第一场氧隔离区(22)、第一N+注入区(15)、第一P+注入区(16)、第一薄栅氧化层(28)、第二P+注入区(17)、第二场氧隔离区(23)、第二N+注入区(18)、第三P+注入区(19)、第三场氧隔离区(24)、第二薄栅氧化层(29)、第三N+注入区(20)、第四场氧隔离区(25)、第四P+注入区(21)；其中，第一场氧隔离区(22)的其中一侧与N型外延层(12)上表面上起始边相对，第一场氧隔离区(22)上相对的另一侧与第一N+注入区(15)的其中一侧相对接，第一N+注入区(15)上相对的另一侧与第一P+注入区(16)的其中一侧相对接，第一P+注入区(16)上相对的另一侧与第一薄栅氧化层(28)的其中一侧相对接，第一薄栅氧化层(28)上相对的另一侧与第二P+注入区(17)的其中一侧相对接，第二P+注入区(17)上相对的另一侧与第二场氧隔离区(23)的其中一侧相对接，第二场氧隔离区(23)上相对的另一侧与第二N+注入区(18)的其中一侧相对接，第二N+注入区(18)上相对的另一侧与第三P+注入区(19)的其中一侧相对接，第三P+注入区(19)上相对的另一侧与第三场氧隔离区(24)的其中一侧相对接；第三场氧隔离区(24)上相对的另一侧与第二薄栅氧化层(29)的其中一侧相对接，第二薄栅氧化层(29)上相对的另一侧与第三N+注入区(20)的其中一侧相对接，第二多晶硅栅(27)的两侧间距离大于第二薄栅氧化层(29)的两侧间距离，第二多晶硅栅(27)覆盖设置于第二薄栅氧化层(29)的上表面上，且第二薄栅氧化层(29)上相对的另一侧与第二多晶硅栅(27)的其中一侧相对应，第二多晶硅栅(27)上相对的另一侧位于第三场氧隔离区(24)的上表面上；第三N+注入区(20)上相对的另一侧与第四场氧隔离区(25)的其中一侧相对接，第四场氧隔离区(25)上相对的另一侧与第四P+注入区(21)的其中一侧相对接，第四P+注入区(21)上相对的另一侧与N型外延层(12)终止边相对接；并且第一场氧隔离区(22)、第一N+注入区(15)、第一P+注入区(16)、第一薄栅氧化层(28)、第二P+注入区(17)、第二场氧隔离区(23)、第三场氧隔离区(24)分别位于N型外延层(12)的上表面上；第二N+注入区(18)和第三P+注入区(19)分别位于N型缓冲区(13)上表面上；第二薄栅氧化层(29)、第三N+注入区(20)、第四场氧隔离区(25)、第四P+注入区(21)分别位于P型体区(14)上表面上；
第一N+注入区(15)、第一P+注入区(16)、第一多晶硅栅(26)、第二N+注入区(18)、第三P+注入区(19)五者相连接，且由五者共同连接点构成金属阳极(40)；第二P+注入区(17)、第四P+注入区(21)两者相连接，且由两者共同连接点构成电极(42)；第二多晶硅栅(27)、第三N+注入区(20)、第四P+注入区(21)三者相连接，且由三者共同连接点构成金属阴极(44)；
第一N+注入区(15)、第一P+注入区(16)、第一多晶硅栅(26)、第一薄栅氧化层(28)、第二P+注入区(17)组合构成PMOS结构；第二N+注入区(18)、第三P+注入区(19)、第三场氧隔离区(24)、第二多晶硅栅(27)、第二薄栅氧化层(29)、第三N+注入区(20)、第四场氧隔离区(25)、第四P+注入区(21)组合构成SCR-LDMOS结构；
由第三P+注入区(19)、N型缓冲区(13)、N型外延层(12)、P型体区(14)、第三N+注入区(20)组成PNPN结构的ESD电流泄放通道；由第二P+注入区(17)、N型外延层(12)、N型缓冲区(13)、第二N+注入区(18)、第三P+注入区(19)组成PNP结构的ESD泄放通道。
2.根据权利要求1所述一种外部PMOS触发SCR-LDMOS结构的ESD防护器件，其特征在于：还包括第一金属杆(30)、第二金属杆(31)、第三金属杆(32)、第四金属杆(33)、第五金属杆(34)、第六金属杆(35)、第七金属杆(36)、第八金属杆(37)、第九金属杆(38)、第十金属杆(39)、第十一金属杆(41)、第十二金属杆(43)；
所述第一N+注入区(15)与第一金属杆(30)的其中一端相连接，所述第一P+注入区(16)与第二金属杆(31)的其中一端相连接，所述第一多晶硅栅(26)与第三金属杆(32)的其中一端相连接，所述第二N+注入区(18)与第五金属杆(34)的其中一端相连接，所述第三P+注入区(19)与第六金属杆(35)的其中一端相连接；第一金属杆(30)的另一端、第二金属杆(31)的另一端、第三金属杆(32)的另一端、第五金属杆(34)的另一端、第六金属杆(35)的另一端均与第十金属杆(39)相连接，且由第十金属杆(39)上引出一电极，即为所述金属阳极(40)；
所述第二P+注入区(17)与第四金属杆(33)的其中一端相连接，所述第四P+注入区(21)与第九金属杆(38)的其中一端相连接，所述第四金属杆(33)的另一端与第九金属杆(38)的另一端均与第十一金属杆(41)相连接，且由第十一金属杆(41)上引出一电极，即为所述电极(42)；
所述第二多晶硅栅(27)与第七金属杆(36)的其中一端相连接，所述第三N+注入区(20)与第八金属杆(37)的其中一端相连接，第七金属杆(36)的另一端、第八金属杆(37)的另一端、第九金属杆(38)的另一端均与第十二金属杆(43)相连接，且由第十二金属杆(43)上引出一电极，即为所述金属阴极(44)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710975122.6A CN107910325B (zh) | 2017-10-19 | 2017-10-19 | 一种外部pmos触发scr-ldmos结构的esd防护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710975122.6A CN107910325B (zh) | 2017-10-19 | 2017-10-19 | 一种外部pmos触发scr-ldmos结构的esd防护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107910325A CN107910325A (zh) | 2018-04-13 |
| CN107910325B true CN107910325B (zh) | 2020-07-24 |
Family
ID=61841481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710975122.6A Active CN107910325B (zh) | 2017-10-19 | 2017-10-19 | 一种外部pmos触发scr-ldmos结构的esd防护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107910325B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111312710B (zh) * | 2020-04-03 | 2024-04-26 | 欧跃半导体(西安)有限公司 | 一种低残压低容值的esd器件及制备方法 |
| CN111968970B (zh) * | 2020-08-28 | 2022-04-08 | 电子科技大学 | 一种esd保护器件 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489603A (zh) * | 2016-01-06 | 2016-04-13 | 江南大学 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6764892B2 (en) * | 2001-09-05 | 2004-07-20 | Texas Instruments Incorporated | Device and method of low voltage SCR protection for high voltage failsafe ESD applications |
-
2017
- 2017-10-19 CN CN201710975122.6A patent/CN107910325B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489603A (zh) * | 2016-01-06 | 2016-04-13 | 江南大学 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107910325A (zh) | 2018-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108520875B (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| US8703547B2 (en) | Thyristor comprising a special doped region characterized by an LDD region and a halo implant | |
| CN107452735B (zh) | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 | |
| CN102544115B (zh) | 一种低触发电压高镇流电阻的scr esd保护器件 | |
| US11227949B2 (en) | Power semiconductor devices with low specific on-resistance | |
| CN110265391B (zh) | 一种内嵌浮空n+区的ligbt型esd防护器件 | |
| CN110600467A (zh) | 一种利用纵向三极管触发表面可控硅结构的tvs器件 | |
| CN103715233B (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| US9012955B2 (en) | MOS transistor on SOI protected against overvoltages | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| CN107910325B (zh) | 一种外部pmos触发scr-ldmos结构的esd防护器件 | |
| CN108493186B (zh) | 一种pmos触发并箝拉内部电压的scr型esd防护器件 | |
| CN211125650U (zh) | 一种利用纵向三极管触发表面可控硅结构的tvs器件 | |
| CN103094278A (zh) | Pmos嵌入的低压触发用于esd保护的scr器件 | |
| US20200321329A1 (en) | Device of protection against electrostatic discharges | |
| KR100504203B1 (ko) | 반도체장치의 보호소자 | |
| CN115241184A (zh) | 一种静电泄放自保护的p-GaN栅极结构增强型GaN HEMT器件 | |
| US11652098B2 (en) | Transistor structure for electrostatic protection and method for manufacturing same | |
| CN210489616U (zh) | 一种多叉指ldmos-scr静电防护器件 | |
| CN112071835B (zh) | 一种栅约束硅控整流器及其实现方法 | |
| US20200321330A1 (en) | Device of protection against electrostatic discharges | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN203659868U (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN113270400B (zh) | 一种内嵌双mos触发的scr-ldmos型esd保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20180413 Assignee: NANJING UNIVERSITY OF POSTS AND TELECOMMUNICATIONS INSTITUTE AT NANTONG Co.,Ltd. Assignor: NANJING University OF POSTS AND TELECOMMUNICATIONS Contract record no.: X2020980006914 Denomination of invention: An ESD protection device with scr-ldmos structure triggered by external PMOS Granted publication date: 20200724 License type: Common License Record date: 20201021 |
|
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20180413 Assignee: NANJING UNIVERSITY OF POSTS AND TELECOMMUNICATIONS NANTONG INSTITUTE Co.,Ltd. Assignor: NANJING University OF POSTS AND TELECOMMUNICATIONS Contract record no.: X2021980011448 Denomination of invention: An ESD protection device with scr-ldmos structure triggered by external PMOS Granted publication date: 20200724 License type: Common License Record date: 20211027 |