CN110678979B - 用于沟槽dmos的沟槽内集成堆叠esd网络 - Google Patents

用于沟槽dmos的沟槽内集成堆叠esd网络 Download PDF

Info

Publication number
CN110678979B
CN110678979B CN201980002508.6A CN201980002508A CN110678979B CN 110678979 B CN110678979 B CN 110678979B CN 201980002508 A CN201980002508 A CN 201980002508A CN 110678979 B CN110678979 B CN 110678979B
Authority
CN
China
Prior art keywords
layer
polysilicon
trench
polysilicon layer
esd structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980002508.6A
Other languages
English (en)
Other versions
CN110678979A (zh
Inventor
蒙若贤
黎茂林
周德光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN110678979A publication Critical patent/CN110678979A/zh
Application granted granted Critical
Publication of CN110678979B publication Critical patent/CN110678979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例公开了一种堆叠ESD结构，包括：重掺杂衬底；外延层，生长在衬底上；沟槽，形成在外延层上；氧化物层，形成在沟槽的内侧壁上；第一和第二多晶硅层，形成在沟槽内；多个P型区域和N型区域，形成在第一和第二多晶硅层内部以分别在第一和第二多晶硅层内制作背对背二极管；介电层，形成在沟槽内，位于第一和第二多晶硅层之间；绝缘层，形成在第二多晶硅层和沟槽的顶部；多个接触，用于通过绝缘层连接第一多晶硅层、多晶硅电阻和第二多晶硅层；和金属层，形成在绝缘层的顶部。

Description

用于沟槽DMOS的沟槽内集成堆叠ESD网络
技术领域
本发明涉及沟槽双扩散金属氧化物半导体场效应晶体管(以下称为“沟槽DMOS”)，尤其涉及用于沟槽DMOS的ESD(Electrostatic Discharge，静电放电)保护。
背景技术
ESD是固态电子部件在制造过程中发生故障的常见原因。高ESD电压会对沟槽DMOS内的栅极氧化物造成损害，从而导致瞬时故障或二次故障。部件级别的ESD保护对防止这种损害是必不可少的。
在电压高到足以损害栅极氧化物之前，通常用一对或几对背对背PN二极管来转移高ESD电荷。由于技术在不断进步，沟槽DMOS的模具尺正在缩小，固有的ESD能力也在减弱。单级ESD二极管不足够，通常需要在其间有电阻的两级ESD二极管来处理更高的ESD电压。
通常在沟槽DMOS中，在栅板的多晶硅层内形成有ESD结构。在现代的沟槽上接触工艺中，硅表面顶部的一层多晶硅意味着额外的拓扑结构，这加增了掩膜层如接触掩膜的工艺困难。其间具有电阻的两级ESD二极管还需要复杂的布置和金属布线。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种置于沟槽内部的堆叠ESD网络，其可提供良好的ESD保护能力，平面拓扑结构和简单的金属布线。
本发明的技术方案如下所示：
在一方面，提供了一种堆叠ESD结构，包括：重掺杂衬底，作为一漏极；外延层，生长在所述衬底上；沟槽，形成在所述外延层内；氧化物层，形成在所述沟槽的内侧壁上；第一多晶硅层，形成在所述沟槽内；多个P型区域和N型区域，形成在所述第一多晶硅层内部以在所述第一多晶硅层内制作背对背二极管；介电层，形成在所述沟槽内，位于第一多晶硅层的顶部；第二多晶硅层，形成在所述沟槽内，位于所述介电层的顶部；多个P型区域和N型区域，形成在所述第二多晶硅层内部以在所述第二多晶硅层内制作背对背二极管和多晶硅电阻；绝缘层，形成在所述第二多晶硅层和所述沟槽的顶部；多个接触件，用于通过所述绝缘层连接所述第一多晶硅层、所述多晶硅电阻和所述第二多晶硅层；和金属层，形成在所述绝缘层的顶部。
优选地，所述外延层的厚度为大约2～50μm。
优选地，所述氧化物层覆盖所述沟槽的底部和侧壁。
优选地，所述第一多晶硅层是未掺杂的，并且所述第二多晶硅层在所述沟槽内部。
优选地，用毯覆式植入ESD掺杂和掩膜式植入N+掺杂，在所述第一和第二多晶硅层内形成背对背二极管。
优选地，每个多晶硅层中ESD背对背二极管对的数目是一对；或者串联的ESD背对背二极管对的数目是一对以上；在所述第一和第二多晶硅层中，ESD背对背二极管对的数目可以相同，也可以不同。
优选地，所述介电层为氧化物或氮化物或两种材料的组合物，并且所述介电层的厚度为大约0.2～1μm。
优选地，所述第二多晶硅层是未掺杂的，并且所述第二多晶硅层也在所述沟槽内部。
优选地，所述第一多晶硅层和第二多晶硅层的堆叠在所述沟槽内。
优选地，所述多晶硅电阻呈条纹状，其一侧或两侧连接至所述第二多晶硅层，并被限定在所述第二多晶硅层的中心。
优选地，所述绝缘层为一层硼硅磷酸盐玻璃或未掺杂硅酸盐玻璃与硼硅磷酸盐玻璃的复合层。
优选地，所述第一多晶硅层与所述第二多晶硅层的的源极接触可被限定在一侧或一侧以上。
优选地，需要简单的金属布线将两级ESD背对背二极管与电阻连接。
在另一方面，提供了一种制备堆叠ESD结构的方法，包括：设置作为漏极的重掺杂衬底；在所述衬底上生长外延层；在所述外延层内形成沟槽；在所述沟槽的内侧壁上形成氧化物层；在所述沟槽内形成第一多晶硅层；在所述第一多晶硅层内部形成多个P型区域和N型区域以在所述第一多晶硅层内制作背对背二极管；在所述沟槽内、所述第一多多晶硅层的顶部形成介电层；在所述沟槽内、所述介电层的顶部形成第二多晶硅层；在所述第二多晶硅层内部形成多个P型区域和N型区域以在所述第二多晶硅层内制作背对背二极管和多晶硅电阻；在所述第二多晶硅层和所述沟槽的顶部形成绝缘层；限定多个接触以通过所述绝缘层连接所述第一多晶硅层、所述多晶硅电阻和所述第二多晶硅层；以及在所述绝缘层的顶部形成金属层。
优选地，所述第一多晶硅层是未掺杂的，并且所述第一多晶硅层在所述沟槽内部。
优选地，用毯覆式植入ESD掺杂和掩膜式植入N+掺杂，在所述第一和第二多晶硅层内形成背对背二极管。
优选地，所述第二多晶硅层是未掺杂的，并且所述第二多晶硅层也在所述沟槽内部。
优选地，所述第一多晶硅层和第二多晶硅层的堆叠在所述沟槽内部。
优选地，所述多晶硅电阻呈条纹状，其一侧或两侧连接至所述第二多晶硅层，并被限定在所述第二多晶硅层的中心。
置于所述沟槽内的所述堆叠ESD网络可提供良好的ESD保护能力，平面拓扑结构和简单的金属布线。
附图说明
图1是根据本发明第一实施例的堆叠ESD结构的截面图；
图2是根据本发明第一实施例的堆叠ESD结构的立体图；
图3-15示出了截面视角下制作图1中堆叠ESD结构的步骤；
图16-22示出了俯视视角下制作图1中堆叠ESD结构的步骤；
图23是两级ESD结构的示意图。
具体实施方式
现将参考附图仅以举例方式更具体地描述本发明。应理解的是，附图是为了更好地理解而不应限制本发明。图中所示部件的尺寸和特征通常是为了方便和清晰地陈述而选择的，不一定是按比例显示。
参考图1和图2，根据本发明第一实施例的堆叠ESD结构包括衬底102和生长在衬底102上的外延层104。衬底102可作为沟槽DMOS的漏极，所述衬底为N型或P型半导体并且是重掺杂的。外延层104是与衬底类型相同的半导体，并且是轻掺杂的。外延层104的厚度一般为2～50μm。
该堆叠ESD结构还包括形成在所述外延层内且位于栅极板区的沟槽106，和形成在所述沟槽106内、覆盖沟槽106的底部和侧壁的氧化物层108。
该堆叠ESD结构还包括形成在所述沟槽106内的第一多晶硅层110、形成在第一多晶硅层110内部以在第一多晶硅层110内制作背对背二极管的多个P型区域122a和N型区域122b(如图16所示)。第一多晶硅层10是未掺杂的，并且第一多晶硅层110在沟槽内部。用毯覆式植入ESD掺杂和掩膜式植入N+掺杂形成背对背二极管。
该堆叠ESD结构还包括形成在沟槽106内、位于第一多晶硅层110的顶部的介电层112。介电层112可以为氧化物或氮化物或两种材料的组合物，并且介电层112的厚度一般为0.2～1μm。
该堆叠ESD结构还包括形成在沟槽106内、位于介电层112的顶部的第二多晶硅层114、形成第二多晶硅层114内部以制作背对背二极管的多个P型区域124a和N型区域124b(如图17所示)。该背对背ESD二极管直接连接至第二多晶硅层114内的多晶硅电阻126。第二多晶硅层114是未掺杂的，并且第二多晶硅层114的顶部不高于沟槽106的顶部。用毯覆式植入ESD掺杂和掩膜式植入N+掺杂形成背对背二极管。多晶硅电阻126被限定在第二多晶硅层的中心。根据设计规格，多晶硅电阻126呈条纹状，其一侧或两侧可连接至第二多晶硅层114。
该堆叠ESD结构还包括形成在外延层104的表面并覆盖沟槽106的绝缘层116。绝缘层116通常为BPSG(硼硅磷酸盐玻璃)或USG(未掺杂硅酸盐玻璃)和BPSG的复合物。如图1、2和18所示，接触孔118被限定绝缘层116内并延伸至多晶硅电阻126、第二多晶硅层114和第一多晶硅层110。
该堆叠ESD结构还可包括形成在绝缘层116上的金属层120。金属层120填充入接触孔118内，其连接至多晶硅电阻126和第一多晶硅层110至栅极终端，并将第二多晶硅层114的另一端与第一多晶硅层110的另一端连接至源极终端(如图18所示)。
以下将详细介绍集成在沟槽DMOS内的现有ESD结构的示例性方法。
首先，如图1所示，设置重掺杂N型衬底102，并且在衬底102的表面生长有N型外延层104。如图3所示，之后用第一掩膜限定出沟槽图案。采用硅蚀刻以将外延层104蚀刻至预定深度以形成用于ESD结构的沟槽106和单元区200内的沟槽206。
如图4所示，在沟槽106和206内形成栅极氧化物层108。如图5所示，沉积并回刻未被掺杂的如图6所示的第一多晶硅层110。如图7所示，轻P型区域是通过将P型杂质毯覆式注入至第一多晶硅层110而形成的。掩膜体区是通过将P型杂质注入至单元沟槽206之间的单元区200内的外延层而形成的。重N型区域是通过将重N型杂质掩膜式注入至第一多晶硅层110内而形成的，从而在第一多晶硅层110内形成背对背二极管，并形成在单元区200中的单元沟槽206之间的外延层104内。
如图8和图9所示，沉积绝介电层112以覆盖外延层104和沟槽106和206。如图10所示，将未被掺杂的第二多晶硅层114沉积在介电层112上。如图11所示，轻P型区域是通过将轻P型杂质毯覆式注入至第二多晶硅层114内而形成的，并且重N型区域是通过将重N型杂质掩膜式注入至第二多晶硅层114内而形成的，从而在第二多晶硅层114内形成背对背二极管和多晶硅电阻126。、
如图11所示，用掩膜来限定第二多晶硅层图案，从而在X方向将背对背二极管与多晶硅电阻126隔离。如图12所示，绝缘层116形成在外延层104的表面并覆盖沟槽106和206。绝缘层116通常为BPSG(硼磷硅酸盐玻璃)或USG(未掺杂硅酸盐玻璃)和BPSG的复合物。如图13所示，接触掩膜用以在绝缘层116内限定出接触孔118，并延伸至ESD结构内的多晶硅电阻126、第二多晶硅层114和第一多晶硅层110，以及延伸至单元区200内的主体区域。由于除去了接触孔118内的氧化物，接触孔118可到达ESD结构100内的多晶硅电阻126、第二多晶硅层114和第一多晶硅层110，以及到达单元区200中的主体区域。
如图13所示，经由接触孔118将P+掺杂物注入主体区域以形成P+主体拾取区域。最后，如图1所示，金属层120沉积在绝缘层116之上并填充如图14所示的接触孔118。如图15所示，金属掩模用以在金属层120内限定出源极和栅极板区域。栅极金属120a连接多晶硅电阻126的一侧和第一多晶硅层110的一侧。源极金属120b连接第二多晶硅层114的另一侧和第一多晶硅层110的另一侧。
值得注意的是，为了更好地对该结构进行观察，省略了图3-15中的部分附图标记。图3-15中省略的附图标记已在图1中示出。本领域的普通技术人员可以参考图1来更好理解图3-15。
图16-22中还示出了俯视视角下用于制作堆叠ESD结构的某些上述步骤。此处提供了图16-22，以更好地理解图1所示的结构。
作为示例，图23示出了两级ESD结构的示意图。
尽管通过参考一个或多个优选实施例对本发明进行了描述，但是本领域技术人员应当理解的是，各种修改都是可能的。因此，将参照以下权利要求来确定本发明的范围。

Claims (19)

1.一种堆叠ESD结构，其特征在于，包括：
重掺杂衬底，作为漏极；
外延层，生长在所述衬底上；
沟槽，形成在所述外延层内；
氧化物层，形成在所述沟槽的内侧壁上；
第一多晶硅层，形成在所述沟槽内；
多个P型区域和N型区域，形成在所述第一多晶硅层内部以在所述第一多晶硅层内制作背对背二极管；
介电层，形成在所述沟槽内，位于第一多晶硅层的顶部；
第二多晶硅层，形成在所述沟槽内，位于所述介电层的顶部；
多个P型区域和N型区域，形成在所述第二多晶硅层内部以在所述第二多晶硅层内制作背对背二极管和多晶硅电阻；
绝缘层，形成在所述第二多晶硅层和所述沟槽上的顶部；
多个接触件，用于通过所述绝缘层连接所述第一多晶硅层、所述多晶硅电阻和所述第二多晶硅层；和
金属层，形成在所述绝缘层的顶部。
2.根据权利要求1所述的堆叠ESD结构，其特征在于，所述外延层的厚度为大约2～50μm。
3.根据权利要求1所述的堆叠ESD结构，其特征在于，所述氧化物层覆盖所述沟槽的底部和侧壁。
4.根据权利要求1所述的堆叠ESD结构，其特征在于，所述第一多晶硅层是未掺杂的，并且所述第一多晶硅层在所述沟槽内部。
5.根据权利要求1所述的堆叠ESD结构，其特征在于，用毯覆式植入ESD掺杂和掩膜式植入N+掺杂，在所述第一和第二多晶硅层内形成背对背二极管。
6.根据权利要求1所述的堆叠ESD结构，其特征在于，每个多晶硅层中ESD背对背二极管对的数目是一对；或者，串联的ESD背对背二极管对的数目是一对以上；在所述第一和第二多晶硅层中，ESD背对背二极管对的数目相同或不同。
7.根据权利要求1所述的堆叠ESD结构，其特征在于，所述介电层为氧化物或氮化物或两种材料的组合物，并且所述介电层的厚度为大约0.2～1μm。
8.根据权利要求1所述的堆叠ESD结构，其特征在于，所述第二多晶硅层是未掺杂的，并且所述第二多晶硅层也在所述沟槽内部。
9.根据权利要求1所述的堆叠ESD结构，其特征在于，所述第一多晶硅层和第二多晶硅层的堆叠在所述沟槽内部。
10.根据权利要求1所述的堆叠ESD结构，其特征在于，所述多晶硅电阻呈条纹状，其一侧或两侧连接至所述第二多晶硅层，并被限定在所述第二多晶硅层的中心。
11.根据权利要求1所述的堆叠ESD结构，其特征在于，所述绝缘层为一层硼硅磷酸盐玻璃，或未掺杂硅酸盐玻璃与硼硅磷酸盐玻璃的复合层。
12.根据权利要求1所述的堆叠ESD结构，其特征在于，所述第一多晶硅层与所述第二多晶硅层的源极接触可被限定在一侧或一侧以上。
13.根据权利要求1所述的堆叠ESD结构，其特征在于，设置简单的金属布线将两级ESD背对背二极管与电阻连接。
14.一种制备堆叠ESD结构的方法，其特征在于，包括：
将重掺杂衬底设为漏极；
在所述衬底上生长外延层；
在所述外延层内形成沟槽；
在所述沟槽的内侧壁形成氧化物层；
在所述沟槽内形成第一多晶硅层；
在所述第一多晶硅层内部形成多个P型区域和N型区域以在所述第一多晶硅层内制作背对背二极管；
在所述沟槽内、所述第一多晶硅层的顶部形成介电层；
在所述沟槽内、所述介电层的顶部形成第二多晶硅层；
在所述第二多晶硅层内部形成多个P型区域和N型区域以在所述第二多晶硅层内制作背对背二极管和多晶硅电阻；
在所述第二多晶硅层和所述沟槽的顶部形成绝缘层；
限定多个接触以通过所述绝缘层连接所述第一多晶硅层、所述多晶硅电阻和所述第二多晶硅层；以及
在所述绝缘层的顶部形成金属层。
15.根据权利要求14所述的制备堆叠ESD结构的方法，其特征在于，所述第一多晶硅层是未掺杂的，并且所述第一多晶硅层在所述沟槽内部。
16.根据权利要求14所述的制备堆叠ESD结构的方法，其特征在于，用毯覆式植入ESD掺杂和掩膜式植入N+掺杂，在所述第一和第二多晶硅层内形成背对背二极管。
17.根据权利要求14所述的制备堆叠ESD结构的方法，其特征在于，所述第二多晶硅层是未掺杂的，并且所述第二多晶硅层也在所述沟槽内部。
18.根据权利要求14所述的制备堆叠ESD结构的方法，其特征在于，所述第一多晶硅层和第二多晶硅层的堆叠在所述沟槽内部。
19.根据权利要求14所述的制备堆叠ESD结构的方法，其特征在于，所述多晶硅电阻呈条纹状，其一侧或两侧连接至所述第二多晶硅层，并被限定在所述第二多晶硅层的中心；或者所述多晶硅电阻呈圆形，形成为所述第二多晶硅层的一部分。
CN201980002508.6A 2018-03-27 2019-03-26 用于沟槽dmos的沟槽内集成堆叠esd网络 Active CN110678979B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
HK18104189.3 2018-03-27
HK18104189A HK1244177A2 (zh) 2018-03-27 2018-03-27 用於溝道型dmos的集成堆叠在溝道中的防靜電網絡
PCT/CN2019/079608 WO2019184894A1 (en) 2018-03-27 2019-03-26 Integrated stacked esd network in trench for trench dmos

Publications (2)

Publication Number Publication Date
CN110678979A CN110678979A (zh) 2020-01-10
CN110678979B true CN110678979B (zh) 2023-04-04

Family

ID=68062511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980002508.6A Active CN110678979B (zh) 2018-03-27 2019-03-26 用于沟槽dmos的沟槽内集成堆叠esd网络

Country Status (4)

Country Link
US (1) US11380675B2 (zh)
CN (1) CN110678979B (zh)
HK (1) HK1244177A2 (zh)
WO (1) WO2019184894A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312189A (zh) * 2007-05-21 2008-11-26 万国半导体股份有限公司 与半导体功率器件集成的多级静电放电保护电路的优化布图结构
CN101572270A (zh) * 2008-05-02 2009-11-04 台湾积体电路制造股份有限公司 金属氧化物半导体晶体管
CN101692425A (zh) * 2009-10-10 2010-04-07 广东省粤晶高科股份有限公司 一种新型esd保护的设计方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515345B2 (en) * 2001-02-21 2003-02-04 Semiconductor Components Industries Llc Transient voltage suppressor with diode overlaying another diode for conserving space
US6657256B2 (en) * 2001-05-22 2003-12-02 General Semiconductor, Inc. Trench DMOS transistor having a zener diode for protection from electro-static discharge
KR100518606B1 (ko) * 2003-12-19 2005-10-04 삼성전자주식회사 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
US7626243B2 (en) * 2006-08-04 2009-12-01 Advanced Analogic Technologies, Inc. ESD protection for bipolar-CMOS-DMOS integrated circuit devices
US20090212354A1 (en) * 2008-02-23 2009-08-27 Force Mos Technology Co. Ltd Trench moseft with trench gates underneath contact areas of esd diode for prevention of gate and source shortate
US8564047B2 (en) * 2011-09-27 2013-10-22 Force Mos Technology Co., Ltd. Semiconductor power devices integrated with a trenched clamp diode
US9190323B2 (en) * 2012-01-19 2015-11-17 GlobalFoundries, Inc. Semiconductor devices with copper interconnects and methods for fabricating same
JP6255421B2 (ja) * 2013-01-30 2017-12-27 マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ Ｅｓｄ自己保護を有するｄｍｏｓ半導体デバイスおよびそれを備えたｌｉｎバスドライバ
US8999782B2 (en) * 2013-03-11 2015-04-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a vertical conductive structure
CN103258814B (zh) * 2013-05-15 2015-07-29 电子科技大学 一种集成电路芯片esd防护用ldmos scr器件
US9484739B2 (en) * 2014-09-25 2016-11-01 Analog Devices Global Overvoltage protection device and method
HK1207524A2 (zh) 2015-10-07 2016-01-29 Internat Onizuka Electronics Ltd 種 及其製作方法
DE102017108048A1 (de) * 2017-04-13 2018-10-18 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer grabenstruktur
TWI745540B (zh) * 2018-02-05 2021-11-11 力智電子股份有限公司 半導體裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312189A (zh) * 2007-05-21 2008-11-26 万国半导体股份有限公司 与半导体功率器件集成的多级静电放电保护电路的优化布图结构
CN101572270A (zh) * 2008-05-02 2009-11-04 台湾积体电路制造股份有限公司 金属氧化物半导体晶体管
CN101692425A (zh) * 2009-10-10 2010-04-07 广东省粤晶高科股份有限公司 一种新型esd保护的设计方法

Also Published As

Publication number Publication date
WO2019184894A1 (en) 2019-10-03
CN110678979A (zh) 2020-01-10
HK1244177A2 (zh) 2018-07-27
US20200098744A1 (en) 2020-03-26
US11380675B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
US7952137B2 (en) Trench semiconductor device and method of making the same
US10541241B2 (en) Semiconductor device having thyristor and metal-oxide semiconductor transistor
CN117219568A (zh) 沟槽电容结构及其制作方法
CN111584366B (zh) 半导体器件的制造方法及半导体器件结构
TWI732426B (zh) 瞬態電壓抑制二極體結構及其製造方法
US7361933B2 (en) Semiconductor device
CN110678979B (zh) 用于沟槽dmos的沟槽内集成堆叠esd网络
US7211493B2 (en) Variable capacitor structure and method of manufacture
US6417061B2 (en) Zener diode and RC network combination semiconductor device for use in integrated circuits and method therefor
US9917135B2 (en) Method of manufacturing solid-state image sensor
KR101779588B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
CN114843189A (zh) 半导体器件及其制作方法
US5910666A (en) High-voltage metal-oxide semiconductor (MOS) device
US10529705B2 (en) Integrated transistor and protection diode and fabrication method
CN109830527B (zh) 半导体结构及其制造方法与半导体器件
US7402890B2 (en) Method for symmetric capacitor formation
US6677215B2 (en) Method of fabricating a diode protecting a gate electrode of a field effect transistor
CN111725305B (zh) 半导体器件及其制作方法
CN111180421B (zh) 用于静电防护的晶体管结构及其制造方法
US20230411302A1 (en) Deep trench bypass capacitor for electromagnetic interference noise reduction
CN113113471B (zh) 隔离结构的制造方法
JP2018056214A (ja) ダイオード素子およびその製造方法
JP2006108249A (ja) 半導体装置及びその製造方法
CN116916657A (zh) 非易失性存储器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40020668

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant