CN110646674B - 射频芯片引脚阻抗测试方法 - Google Patents

射频芯片引脚阻抗测试方法 Download PDF

Info

Publication number
CN110646674B
CN110646674B CN201910982182.XA CN201910982182A CN110646674B CN 110646674 B CN110646674 B CN 110646674B CN 201910982182 A CN201910982182 A CN 201910982182A CN 110646674 B CN110646674 B CN 110646674B
Authority
CN
China
Prior art keywords
impedance
radio frequency
frequency chip
parameters
test fixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910982182.XA
Other languages
English (en)
Other versions
CN110646674A (zh
Inventor
何其波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TP Link Technologies Co Ltd
Original Assignee
TP Link Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TP Link Technologies Co Ltd filed Critical TP Link Technologies Co Ltd
Priority to CN201910982182.XA priority Critical patent/CN110646674B/zh
Publication of CN110646674A publication Critical patent/CN110646674A/zh
Application granted granted Critical
Publication of CN110646674B publication Critical patent/CN110646674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0425—Test clips, e.g. for IC's

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

本申请适用于芯片测试技术领域，提供了一种射频芯片引脚阻抗测试方法，包括：测试测试板上单个测试夹具的散射参数；测试负载调谐器与测试夹具连接端口的阻抗参数；根据测试夹具的散射参数和阻抗参数得到射频芯片输出引脚的负载阻抗。通过上述方法能够得到精确的射频芯片输出引脚的负载阻抗，有效指导输出匹配电路的设计及调试。

Description

射频芯片引脚阻抗测试方法
技术领域
本发明属于芯片测试技术领域，尤其涉及一种射频芯片引脚阻抗测试方法。
背景技术
目前，针对贴装在PCB(Printed Circuit Board，印制电路板)上的射频芯片进行Loadpull的测试***如图1所示，负载调谐器Tuner直接连接到PCB测试板上，而由于PCB测试板上连接电路的射频参数无法准确获取，因此造成无法得到射频芯片引脚处精确的Loadpull，致使无法有效指导输出匹配电路的设计及调试。
发明内容
有鉴于此，本发明实施例提供了一种射频芯片引脚阻抗测试方法，以解决现有技术中无法得到射频芯片引脚处精确的Loadpull的问题。
为解决上述技术问题，本发明所采取的技术方案是：一种射频芯片引脚阻抗测试方法，包括：
测试测试板上单个测试夹具的散射参数；
测试负载调谐器与所述测试夹具连接端口的阻抗参数；
根据所述测试夹具的散射参数和所述阻抗参数得到射频芯片输出引脚的负载阻抗。
在其中一个实施例中，所述射频芯片输出引脚的负载阻抗由仿真方法或公式计算方法得出。
在其中一个实施例中，所述仿真方法包括：
在仿真***中搭建等效电路模型，其中所述测试夹具的散射参数和所述阻抗参数级联；
进行仿真得到所述射频芯片输出引脚的负载阻抗。
在其中一个实施例中，所述公式计算方法包括：
将所述测试夹具的散射参数转换为Z参数；
利用所述Z参数和所述阻抗参数计算得到所述射频芯片输出引脚的负载阻抗。
在其中一个实施例中，所述将所述测试夹具的散射参数转换为Z参数具体为：
根据以下算式计算
测试夹具的散射参数转换为Z参数的公式为：
Figure BDA0002235550870000021
Figure BDA0002235550870000022
Figure BDA0002235550870000023
Figure BDA0002235550870000024
其中，S12为反向传输系数，S21为正向传输系数，S11为输入反射系数，S22为输出反射系数，Z0为归一化阻抗。
在其中一个实施例中，所述利用所述Z参数和所述阻抗参数计算得到所述射频芯片输出引脚的负载阻抗具体为：
根据以下算式计算所述射频芯片输出引脚的负载阻抗：
Figure BDA0002235550870000025
其中，Zout为所述射频芯片输出引脚的负载阻抗，Ztuner为负载调谐器与所述测试夹具连接端口的阻抗参数。
在其中一个实施例中，所述测试单个测试夹具的散射参数的方法包括：
利用矢量网络分析仪测试校准夹具的散射参数；
根据所述校准夹具的散射参数转换得出所述测试夹具的散射参数。
在其中一个实施例中，所述根据所述校准夹具的散射参数转换得出所述测试夹具的散射参数具体为：
利用PLTS软件对所述校准夹具的散射参数进行仿真得到所述测试夹具的散射参数。
在其中一个实施例中，所述测试负载调谐器与所述测试夹具连接端口的阻抗参数具体为：
通过矢量网络分析仪测试负载调谐器与所述测试夹具连接端口得到所述阻抗参数。
采用上述技术方案所产生的有益效果在于：
首先测试测试板上单个测试夹具的散射参数，然后测试负载调谐器与测试夹具连接端口的阻抗参数，最后根据测试夹具的散射参数和阻抗参数得到射频芯片输出引脚的负载阻抗。通过上述方法能够得到精确的射频芯片输出引脚的负载阻抗，能够有效指导输出匹配电路的设计及调试。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的射频芯片Loadpull的测试***示意图；
图2是本发明实施例提供的射频芯片引脚阻抗的测试流程图；
图3是本发明实施例提供的测试夹具散射参数的测试流程图；
图4是本发明实施例提供的仿真方法的流程图；
图5是本发明实施例提供的仿真***中搭建电路模型的示意图；
图6是本发明实施例提供的公式计算方法的流程图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的***、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
如图2所示，射频芯片引脚阻抗测试方法，包括：
步骤S201，测试测试板上单个测试夹具的散射参数。
散射参数，是微波传输中的一个重要参数。散射参数包括反向传输系数S12，也就是隔离；正向传输系数S21，也就是增益；输入反射系数S11，也就是输入回波损耗；输出反射系数S22，也就是输出回波损耗。
对单个测试夹具的散射参数进行测试时，首先通过矢量网络分析仪测试校准夹具的散射参数，然后利用校准夹具的散射参数通过软件得到单个的测试夹具的散射参数，例如通过PLTS软件进行仿真，得到单个测试夹具的散射参数。
步骤S202，测试负载调谐器与测试夹具连接端口的阻抗参数。
测试时，利用矢量网络分析仪测对试负载调谐器与测试夹具连接端口进行测试即可得到。
步骤S203，根据测试夹具的散射参数和阻抗参数得到射频芯片输出引脚的负载阻抗。
由测试夹具的散射参数和阻抗参数得到射频芯片输出引脚的负载阻抗包括两种方法，分别为仿真方法(即利用软件进行仿真)和公式计算方法(利用公式推导结合以上测得的参数得到射频芯片输出引脚的负载阻抗)。
通过上述方法能够对带有射频芯片的测试板直接进行测试，得到射频芯片输出引脚的负载阻抗，为射频芯片输出匹配电路的设计和调试提供数据参考。
如图3所示，测试单个测试夹具的散射参数的方法包括：
步骤S301，利用矢量网络分析仪测试校准夹具的散射参数。
校准夹具是两个测试夹具对接起来组成的，起到校准作用，进行测试时，利用矢量网络分析仪能够得到校准夹具的散射参数。
步骤S302，根据校准夹具的散射参数转换得出测试夹具的散射参数，此过程可以利用PLTS软件对校准夹具的散射参数进行仿真得到测试夹具的散射参数。
如图4所示，仿真方法包括：
步骤S401，在仿真***中搭建等效电路模型，其中测试夹具的散射参数和阻抗参数级联。
射频芯片有多个输出引脚，多个测试夹具和射频芯片的多个输出引脚对应连接，在搭建等效电路模型时，将多个测试夹具的散射参数对应的模型进行并联，然后和阻抗参数的对应模型进行串联，以此完成测试夹具参数和阻抗参数的级联。
仿真***可以使用ADS或其他仿真软件进行仿真，在仿真***中搭建电路模型，如图5所示，其中S-Fixture为测试夹具的散射参数，Ztuner为负载调谐器与所述测试夹具连接端口的阻抗参数，其中，1端口为与射频引脚连接的端口，2端口为与负载调谐器Tuner连接的端口。
步骤S402，进行仿真得到射频芯片输出引脚的负载阻抗。
对图5的电路进行仿真，1端口对应的阻抗值即为射频芯片输出引脚的负载阻抗。
如图6所示，公式计算方法包括：
步骤S601，将测试夹具的散射参数转换为Z参数。
测试夹具的散射参数转换为Z参数的公式为：
Figure BDA0002235550870000051
Figure BDA0002235550870000061
Figure BDA0002235550870000062
Figure BDA0002235550870000063
其中，S12为反向传输系数，S21为正向传输系数，S11为输入反射系数，S22为输出反射系数，Z0为归一化阻抗，Z11、Z12、Z22、Z21分别为二端口网络的阻抗矩阵的四个参量。
步骤S602，利用Z参数和阻抗参数计算得到射频芯片输出引脚的负载阻抗。
射频芯片输出引脚的负载阻抗为：
Figure BDA0002235550870000064
其中，Zout为射频芯片输出引脚的负载阻抗，Ztuner为负载调谐器与所述测试夹具连接端口的阻抗参数。
通过公式计算得出射频芯片输出引脚的负载阻抗。
通过上述方法能够对带有射频芯片的测试板直接进行测试，得到射频芯片输出引脚的负载阻抗，为射频芯片输出匹配电路的设计和调试提供数据参考。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (8)

1.一种射频芯片引脚阻抗测试方法，其特征在于，包括：
测试测试板上单个测试夹具的散射参数；
测试负载调谐器与所述测试夹具连接端口的阻抗参数；
根据所述测试夹具的散射参数和所述阻抗参数得到射频芯片输出引脚的负载阻抗；
所述射频芯片输出引脚的负载阻抗由公式计算方法得出；
所述公式计算方法包括：
将所述测试夹具的散射参数转换为Z参数；
利用所述Z参数和所述阻抗参数计算得到所述射频芯片输出引脚的负载阻抗。
2.根据权利要求1所述的射频芯片引脚阻抗测试方法，其特征在于，所述射频芯片输出引脚的负载阻抗由仿真方法得出。
3.根据权利要求2所述的射频芯片引脚阻抗测试方法，其特征在于，所述仿真方法包括：
在仿真***中搭建等效电路模型，其中所述测试夹具的散射参数和所述阻抗参数级联；
进行仿真得到所述射频芯片输出引脚的负载阻抗。
4.根据权利要求1所述的射频芯片引脚阻抗测试方法，其特征在于，所述将所述测试夹具的散射参数转换为Z参数具体为：
根据以下算式计算
测试夹具的散射参数转换为Z参数的公式为：
Figure FDA0003304236190000011
Figure FDA0003304236190000012
Figure FDA0003304236190000021
Figure FDA0003304236190000022
其中，S12为反向传输系数，S21为正向传输系数，S11为输入反射系数，S22为输出反射系数，Z0为归一化阻抗。
5.根据权利要求4所述的射频芯片引脚阻抗测试方法，其特征在于，所述利用所述Z参数和所述阻抗参数计算得到所述射频芯片输出引脚的负载阻抗具体为：
根据以下算式计算所述射频芯片输出引脚的负载阻抗：
Figure FDA0003304236190000023
其中，Zout为所述射频芯片输出引脚的负载阻抗，Ztuner为负载调谐器与所述测试夹具连接端口的阻抗参数。
6.根据权利要求1所述的射频芯片引脚阻抗测试方法，其特征在于，所述测试单个测试夹具的散射参数的方法包括：
利用矢量网络分析仪测试校准夹具的散射参数；
根据所述校准夹具的散射参数转换得出所述测试夹具的散射参数。
7.根据权利要求6所述的射频芯片引脚阻抗测试方法，其特征在于，所述根据所述校准夹具的散射参数转换得出所述测试夹具的散射参数具体为：
利用PLTS软件对所述校准夹具的散射参数进行仿真得到所述测试夹具的散射参数。
8.根据权利要求1所述的射频芯片引脚阻抗测试方法，其特征在于，所述测试负载调谐器与所述测试夹具连接端口的阻抗参数具体为：
通过矢量网络分析仪测试负载调谐器与所述测试夹具连接端口得到所述阻抗参数。
CN201910982182.XA 2019-10-16 2019-10-16 射频芯片引脚阻抗测试方法 Active CN110646674B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910982182.XA CN110646674B (zh) 2019-10-16 2019-10-16 射频芯片引脚阻抗测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910982182.XA CN110646674B (zh) 2019-10-16 2019-10-16 射频芯片引脚阻抗测试方法

Publications (2)

Publication Number Publication Date
CN110646674A CN110646674A (zh) 2020-01-03
CN110646674B true CN110646674B (zh) 2022-04-01

Family

ID=69012928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910982182.XA Active CN110646674B (zh) 2019-10-16 2019-10-16 射频芯片引脚阻抗测试方法

Country Status (1)

Country Link
CN (1) CN110646674B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111208353B (zh) * 2020-01-16 2022-03-25 精电(河源)显示技术有限公司 一种cog模组的ito+pin电阻的检测方法
CN113311238B (zh) * 2021-07-09 2022-07-01 福州大学 一种使用二端口测量线缆间阻抗的方法
CN113933684A (zh) * 2021-09-26 2022-01-14 武汉光谷信息光电子创新中心有限公司 一种芯片特性的测试***及方法
CN114019197A (zh) * 2021-11-04 2022-02-08 苏州英嘉通半导体有限公司 负载牵引测试夹具及去嵌方法
CN116593874B (zh) * 2023-07-17 2023-10-13 宁波吉品科技有限公司 芯片测试方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI352208B (en) * 2007-12-05 2011-11-11 Wistron Neweb Corp Method and related electronic device for adjusting
CN102236069B (zh) * 2010-04-27 2014-01-08 中芯国际集成电路制造(上海)有限公司 测试***及测试方法
CN103675457B (zh) * 2013-11-05 2017-02-08 中国人民解放军国防科学技术大学 一种微波器件阻抗测量校准方法
CN103617326B (zh) * 2013-12-04 2016-08-17 西安电子科技大学 电源分配网络中贴片电容器阻抗的仿真方法
CN104297597B (zh) * 2014-10-20 2017-01-18 中国电子科技集团公司第四十一研究所 一种移除双端口网络中测试夹具效应的新方法
CN106932701B (zh) * 2017-03-31 2019-05-07 成都海威华芯科技有限公司 一种微波功率管的性能特性测试方法
CN109164406B (zh) * 2018-10-31 2021-01-12 中国电子科技集团公司第十三研究所 一种测试夹具的散射参数提取方法

Also Published As

Publication number Publication date
CN110646674A (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
CN110646674B (zh) 射频芯片引脚阻抗测试方法
CN111142057B (zh) 太赫兹频段在片s参数的校准方法及终端设备
CN109444717B (zh) 新型在片s参数误差校准方法和装置
WO2021031424A1 (zh) 散射参数测量方法及器件校准方法
JP2004317506A (ja) テスト・システム校正を含む平衡デバイスの特性解明
CN108509756B (zh) 焊点建模方法、仿真方法、及仿真***
US20110199107A1 (en) Method and apparatus for calibrating a test system for measuring a device under test
CN110954809B (zh) 一种用于大信号测试的矢量校准快速修正方法
US11929902B2 (en) PCIe signal bandwidth determining method, apparatus and device
CN106443220B (zh) 一种测量被测器件噪声系数的方法和装置
CN104378085A (zh) 一种射频阻抗匹配调试方法
CN102437885A (zh) 通信设备测试装置
CN111983538A (zh) 在片s参数测量***校准方法及装置
CN110174634B (zh) 一种负载牵引测量***及测量方法
CN110763977B (zh) 一种定量测量评估噪声测试***精度的***及方法
CN116466217A (zh) 多端***频微波芯片测试方法及装置
CN209858645U (zh) 基于散射参数级联的数据采集***
CN114706718B (zh) 一种PCIe信号完整性验证方法、装置、设备及介质
WO2023020101A1 (zh) 芯片测试夹具及芯片测试夹具组合
CN102270248B (zh) 通用spice等效电路仿真***及方法
CN104062510B (zh) 可减小测量误差的两端口较远互易馈线***损耗测量方法
CN115356538A (zh) 电路损耗测量装置、方法和***
CN104316787B (zh) 一种声表面波器件测试装置及其测试方法
CN114636919A (zh) Pcie差分信号链路的多梯度衰减测试***、方法和电子设备
CN102346233B (zh) 散射参数无源性分析***及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant