CN110637355B - 半导体装置的制造方法及扩展带 - Google Patents

半导体装置的制造方法及扩展带 Download PDF

Info

Publication number
CN110637355B
CN110637355B CN201880033282.1A CN201880033282A CN110637355B CN 110637355 B CN110637355 B CN 110637355B CN 201880033282 A CN201880033282 A CN 201880033282A CN 110637355 B CN110637355 B CN 110637355B
Authority
CN
China
Prior art keywords
tape
semiconductor chips
carrier
extension
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880033282.1A
Other languages
English (en)
Other versions
CN110637355A (zh
Inventor
本田一尊
铃木直也
乃万裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Original Assignee
Lishennoco Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lishennoco Co ltd filed Critical Lishennoco Co ltd
Publication of CN110637355A publication Critical patent/CN110637355A/zh
Application granted granted Critical
Publication of CN110637355B publication Critical patent/CN110637355B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种扩展带(1)，其为在半导体装置的制造方法中使用的扩展带(1)，所述半导体装置的制造方法具备带扩展工序，该带扩展工序中，通过对扩展带(1)一边加热一边进行拉伸，从而将固定在扩展带(1)上的、被制成单片的半导体芯片(2)的间隔从100μm以下扩大至300μm以上，其中，所述扩展带在所述带扩展工序的加热温度下的拉伸应力为10MPa以下，并且室温下的拉伸应力比所述加热温度下的拉伸应力高5MPa以上。

Description

半导体装置的制造方法及扩展带
技术领域
本发明涉及半导体装置的制造方法及扩展带。
背景技术
近年来，随着半导体装置的小型化、高功能化及高集成化，半导体的多引脚化、高密度化及布线的窄间距化不断发展。因此，期待可应用以引脚或布线的微细化或低介电常数化为目的的low-K层等脆弱层、并与之相伴的高可靠性化的技术。
在这种背景中，能够实现高可靠性化、高生产化等的晶圆级封装件(Wafer LevelPackage：WLP)技术不断发展。
WLP技术的特征在于，在晶片状态下进行组装，在其最终工序中通过切割将晶片制成单片。由于是以晶片水平一起进行组装(进行密封)，因此是能够实现高生产化及高可靠性化的技术。
WLP技术中，形成在半导体芯片的电路面的绝缘膜上用聚酰亚胺、铜布线等形成了再布线图案的再布线层，在该再布线上搭载金属垫片、钎焊球等，构成连接端子用凸块。
WLP中有如WLCSP(Wafer Level Chip Scale Package，晶圆级芯片规模封装件)或FI-WLP(Fan In Wafer Level Package，扇入晶圆级封装件)那样的封装件面积与半导体芯片为同等程度的半导体封装件；和如FO-WLP(Fan Out Wafer Level Package，扇出晶圆级封装件)那样的封装件面积比半导体芯片面积大、能够将端子扩至芯片外侧的半导体封装件。这种半导体封装件由于小型化及薄型化迅速地发展，因此为了确保可靠性，在以晶片水平进行密封而对半导体芯片周边进行了保护之后，再进行再布线层的形成、逐个封装件的单片化等。
通过进行这种晶片水平下的密封、再进行之后的二次安装等处理，确保了可靠性。另外，分立式半导体等单功能半导体的安装领域中，为了减少处理时的半导体芯片的裂纹或施加于垫片周边部的应力，也在以晶片水平进行密封而对半导体芯片周边进行保护之后，再逐个封装件地制成单片，进行至之后的工序(SMT工艺等)。分立式半导体与***LCI相比，多为小型，为了进一步高度地对半导体芯片进行保护，特别需要半导体芯片的5面或6面的密封。
然而，为了对半导体芯片的侧面进行密封，需要在将晶片制成单片而制作半导体芯片之后，扩大半导体芯片的间隔。作为扩大半导体芯片的间隔的方法，提出了具备将通过对半导体晶片进行切割所获得的制成了单片的半导体芯片再配置于载体等上的再配置工序的方法(例如参照非专利文献1)。
现有技术文献
非专利文献
非专利文献1：Kang Chen et al.,"Innovative Wafer Level PackagingManufacturing with FlexLine,"2014IEEE 16th Electronics Packaging TechnologyConference(EPTC).
发明内容
发明要解决的技术问题
但是，由于半导体芯片的小型化，每个晶片的半导体芯片数有所增加，因而使用贴片机、倒装焊等对半导体芯片进行再配置的再配置工序的长时间化变成课题。另外，由于半导体芯片的薄型化等，进行再配置工序中的芯片贴片时，有可能对芯片产生损害。
鉴于上述事实，本发明的目的在于提供与具有再配置工序的现有工艺相比能够短时间化、且对芯片造成的损害小的半导体装置的制造方法、以及能够应用于该制造方法的扩展带。
用于解决技术问题的手段
本发明人们进行了深入研究，结果发现，通过以下[1]～[9]所记载的发明，能够解决上述技术问题。
[1]一种扩展带，其为在半导体装置的制造方法中使用的扩展带，所述半导体装置的制造方法具备带扩展工序，该带扩展工序中，通过对扩展带一边加热一边进行拉伸，从而将固定在该扩展带上的、被制成单片的半导体芯片的间隔从100μm以下扩大至300μm以上，其中，带扩展工序的加热温度下的拉伸应力为10MPa以下，并且室温下的拉伸应力比所述加热温度下的拉伸应力高5MPa以上。
[2]根据[1]所述的扩展带，其中，半导体装置的制造方法进一步具备以下工序：
保持经拉伸的扩展带的张力的张力保持工序；
将保持了张力的扩展带上的半导体芯片转移至载体的转移工序；以及
将扩展带从转移至载体的半导体芯片上剥离的剥离工序。
[3]根据[1]或[2]所述的扩展带，其具有基材层及粘合层。
[4]根据[3]所述的扩展带，其中，粘合层由紫外线固化型的粘合剂构成。
[5]一种半导体装置的制造方法，其具备带扩展工序，该带扩展工序中，通过对[1]～[4]中任一项所述的扩展带一边加热一边进行拉伸，从而将固定在该扩展带上的、被制成单片的半导体芯片的间隔从100μm以下扩大至300μm以上。
[6]一种半导体装置的制造方法，其为具有在电路面上设置有垫片的半导体芯片的半导体装置的制造方法，其具备以下工序：
准备扩展带、和与电路面相反侧的面被固定在该扩展带上的多个半导体芯片的第1A工序；
通过对扩展带进行拉伸，从而扩大固定在扩展带上的多个半导体芯片的间隔的第2A工序；
保持经拉伸的扩展带的张力的第3A工序；
将多个半导体芯片按照电路面被固定在载体上的方式转移到载体上的第4A工序；
将扩展带从多个半导体芯片上剥离的第5A工序；
利用密封材料将载体上的多个半导体芯片密封的第6A工序；以及
将载体从被密封材料密封的多个半导体芯片上剥离的第7A工序。
[7]一种半导体装置的制造方法，其为具有在电路面上设置有垫片的半导体芯片的半导体装置的制造方法，其具备以下工序：
准备扩展带、和电路面被固定在该扩展带上的多个半导体芯片的第1B工序；
通过对扩展带进行拉伸，从而扩大固定在扩展带上的多个半导体芯片的间隔的第2B工序；
保持经拉伸的扩展带的张力的第3B工序；
将多个半导体芯片按照与电路面相反侧的面被固定在载体上的方式转移到载体上的第4B工序；
将扩展带从多个半导体芯片上剥离的第5B工序；以及
利用密封材料将载体上的多个半导体芯片密封的第6B工序。
[8]一种半导体装置的制造方法，其为具有在电路面上设置有垫片的半导体芯片的半导体装置的制造方法，其具备以下工序：
准备扩展带、和与电路面相反侧的面被固定在该扩展带上的多个半导体芯片的第1C工序；
通过对扩展带进行拉伸，从而扩大固定在扩展带上的多个半导体芯片的间隔的第2C工序；
保持经拉伸的扩展带的张力的第3C工序；
将多个半导体芯片按照电路面被固定在载体上的方式转移到载体上的第4C工序；
将扩展带从多个半导体芯片上剥离的第5C工序；
利用密封材料将载体上的多个半导体芯片密封的第6C工序；
将载体从被密封材料密封的多个半导体芯片上剥离的第7C工序；以及
对被密封材料密封的多个半导体芯片按照逐个半导体芯片地制成单片，形成多个半导体封装件的第8C工序。
[9]一种半导体装置的制造方法，其为具有在电路面上设置有垫片的半导体芯片的半导体装置的制造方法，其具备以下工序：
准备扩展带、和电路面被固定在该扩展带上的多个半导体芯片的第1D工序；
通过对扩展带进行拉伸，从而扩大固定在扩展带上的多个半导体芯片的间隔的第2D工序；
保持经拉伸的扩展带的张力的第3D工序；
将多个半导体芯片按照与电路面相反侧的面被固定在载体上的方式转移到载体上的第4D工序；
将扩展带从多个半导体芯片上剥离的第5D工序；
利用密封材料将载体上的多个半导体芯片密封的第6D工序；
对密封材料进行研磨，使垫片露出的第7D工序；
将载体从被密封材料密封的多个半导体芯片上剥离的第8D工序；以及
对被密封材料密封的多个半导体芯片按照逐个半导体芯片地制成单片，形成多个半导体封装件的第9D工序。
发明效果
根据本发明，可以提供与具有再配置工序的现有工艺相比能够短时间化、且对芯片造成的损害小的半导体装置的制造方法、以及能够应用于该制造方法的扩展带。
附图说明
图1为用于说明第1半导体装置的制造方法中第1A工序～第4A工序的一个实施方式的示意截面图。
图2为用于说明第1半导体装置的制造方法中第5A工序～第7A工序的一个实施方式的示意截面图。
图3为用于说明第1半导体装置的制造方法中第8A工序及第9A工序的一个实施方式的示意截面图。
图4为用于说明第2半导体装置的制造方法中第1B工序～第4B工序的一个实施方式的示意截面图。
图5为用于说明第2半导体装置的制造方法中第5B工序～第8B工序的一个实施方式的示意截面图。
图6为用于说明第2半导体装置的制造方法中第7B工序及第8B工序的另一实施方式的示意截面图。
图7为用于说明第2半导体装置的制造方法中第9B工序及第10B工序的一个实施方式的示意截面图。
图8为用于说明第3半导体装置的制造方法中第1C工序～第4C工序的一个实施方式的示意截面图。
图9为用于说明第3半导体装置的制造方法中第5C工序～第8C工序的一个实施方式的示意截面图。
图10为用于说明第3半导体装置的制造方法中第4C工序～第8C工序的另一实施方式的示意截面图。
图11为用于说明第4半导体装置的制造方法中第1D工序～第4D工序的一个实施方式的示意截面图。
图12为用于说明第4半导体装置的制造方法中第5D工序～第9D工序的一个实施方式的示意截面图。
图13为用于说明第4半导体装置的制造方法中第7D工序及第8D工序的另一实施方式的示意截面图。
图14为用于说明第5半导体装置的制造方法的一个实施方式的示意截面图。
图15为用于说明第5半导体装置的制造方法的另一实施方式的示意截面图。
具体实施方式
以下一边参照附图一边详细地说明本实施方式。以下的说明中，相同或相当的部分带有相同符号，并省略重复的说明。另外，上下左右等位置关系只要无特别限定，则是基于附图所示的位置关系。进而，附图的尺寸比率并不限于图示的比率。
(半导体装置的制造方法)
[第1半导体装置的制造方法]
本实施方式的第1半导体装置的制造方法为具有在电路面上设置有垫片的半导体芯片的半导体装置的制造方法，其具备以下工序：
准备扩展带、和与电路面相反侧的面被固定在该扩展带上的多个半导体芯片的第1A工序；
通过对扩展带进行拉伸，从而扩大固定在扩展带上的多个半导体芯片的间隔的第2A工序；
保持经拉伸的扩展带的张力的第3A工序；
将多个半导体芯片按照电路面被固定在载体上的方式转移到载体上的第4A工序；
将扩展带从多个半导体芯片上剥离的第5A工序；
利用密封材料将载体上的多个半导体芯片密封的第6A工序；
将载体从被密封材料密封的多个半导体芯片上剥离的第7A工序；
由被密封材料密封的多个半导体芯片中的垫片形成具有再布线图案的再布线层，在半导体芯片的区域外设置通过再布线图案连接于半导体芯片的连接端子用垫片的第8A工序；以及
将半导体芯片及与其连接的连接端子用垫片作为一组制成单片，形成多个半导体封装件的第9A工序。
根据本实施方式的第1半导体装置的制造方法，可以制造封装件面积大于半导体芯片面积、能够将端子扩至芯片外侧的半导体封装件(FO-WLP)。
FO-WLP由于在与芯片面积相比端子数更多的用途中也可采用，因此不断发展。另外，相对于利用钎焊凸块等将半导体芯片与封装基板连接、将钎焊球搭载于封装基板的倒装芯片BGA，FO-WLP是从半导体芯片上连接于再布线层，在再布线层上设置金属垫片(连接用端子)后搭载钎焊球。因此，FO-WLP有助于封装件的小型化及薄型化，进而由于布线长度缩短，因此传送的高速化(高功能化)、无封装基板带来的低成本化成为可能。
FO-WLP中，为了在对半导体晶片进行切割后、隔着再布线层在半导体芯片外制作连接端子用垫片，需要扩大半导体芯片的间隔。作为扩大半导体芯片的间隔的方法，提出了具备将通过对现有半导体晶片进行切割所获得的制成了单片的半导体芯片再配置于载体等上的再配置工序的方法(例如参照非专利文献1)。
但是，由于半导体芯片的小型化，每个晶片的半导体芯片数有所增加，因而使用贴片机、倒装焊等对半导体芯片进行再配置的再配置工序的长时间化成为课题。另外，由于半导体芯片的薄型化等，在再配置工序中的芯片贴片时，有可能对芯片产生损害。与其相对，根据本实施方式的第1半导体装置的制造方法，可以消除这些问题。
以下，基于图1～3说明上述的第1A工序～第9A工序。图1为用于说明第1A工序～第4A工序的一个实施方式的示意截面图，图2为用于说明第5A工序～第7A工序的一个实施方式的示意截面图，图3为用于说明第8A工序及第9A工序的一个实施方式的示意截面图。
首先，第1A工序中，准备扩展带1和固定在扩展带1上的多个半导体芯片2。扩展带1具有粘合层1a和基材膜1b，粘合层1a与半导体芯片2接触。另外，半导体芯片2具有设置有垫片(电路)3的电路面，与电路面相反侧的面被固定在扩展带1上(图1(a))。此外，多个半导体芯片2隔着间隔地进行配置。
第2A工序中，通过对扩展带1进行拉伸，将固定在扩展带1上的多个半导体芯片2的间隔扩大(图1(b))。
第3A工序中，通过使用固定用夹具4对经拉伸的扩展带1进行固定，保持扩展带1的张力(图1(c))。
第4A工序中，将多个半导体芯片2按照电路面被固定在载体上的方式转移到载体5上(图1(d))。此外，在进行转移时，可以是垫片3被埋入到载体5中(图1(d))，也可以是仅垫片3与载体5接触、在半导体芯片2的电路面与载体5之间存在空隙(未图示)。
第5A工序中，将扩展带1从多个半导体芯片2上剥离(图2(a))。
第6A工序中，利用密封材料6将载体5上的多个半导体芯片2密封(图2(b))。此外，在垫片3被埋入到载体5中、半导体芯片2的电路面与载体5相接触时，不对电路面进行密封，而是对半导体芯片的与电路面相反侧的面及4个侧面的共计5个面进行密封(图2(b))。另一方面，当在半导体芯片2的电路面与载体5之间存在足以流入密封材料6的空隙时，电路面也进行密封，将半导体芯片的6个面全部密封(未图示)。
第7A工序中，将载体5从被密封材料6密封的多个半导体芯片2上剥离(图2(c))。
图3(a)为图2(c)的放大图。
第8A工序中，由被密封材料6密封的多个半导体芯片2中的垫片3形成具有再布线图案7的再布线层8，在半导体芯片2的区域外设置通过再布线图案7连接于半导体芯片2的连接端子用垫片9(图3(b))。
第9A工序中，将半导体芯片2及与其连接的连接端子用垫片9作为一组制成单片，形成多个半导体封装件10(图3(c))。
以下，对各工序详细地进行说明。
<第1A工序>
准备扩展带及固定在扩展带上的多个半导体芯片的方法并无特别限定。例如，可以将半导体晶片层压在切割带等上之后，利用刮刀或激光进行切割，获得多个被制成单片的半导体芯片，之后将它们转移至扩展带，从而制作。
切割也可以通过利用激光形成脆弱层、进行扩展来实施。另外，从省略上述转移从而提高生产率的观点出发，还可以将半导体晶片直接层压在扩展带上，利用上述方法对半导体晶片进行切割来制作。
从提高生产率及低成本化的观点出发，优选初始的半导体的芯片间隔(第2A工序前的半导体芯片的间隔)较窄者，优选为100μm以下、更优选为80μm以下、进一步优选为60μm以下。利用切割进行的晶片的切削由于上述芯片间隔越宽则越会浪费半导体晶片，因而从低成本化的观点出发，优选如上所述较窄者。在扩大芯片间隔时，为了不对半导体芯片施加应力，初始的半导体芯片的间隔优选为10μm以上。小于10μm时，由于多个半导体芯片之间的扩展带区域少，因此难以扩大。
半导体芯片的电路面上的垫片的种类只要是能够形成于半导体芯片的电路面上，则无特别限定，可以是铜凸块、钎焊凸块等凸块(突起电极)，还可以是Ni/Au镀覆垫片等比较平坦的金属垫片。
<第2A工序>
通过对扩展带进行拉伸，从而将多个半导体芯片的间隔扩大。
作为扩展带的拉伸方法，例如有顶起方式和拉伸方式。顶起方式是将扩展带固定后，通过呈规定形状的台子上升，从而扩展带被拉长。拉伸方式是下述的方式：将扩展带固定后，通过与所设置的扩展带面平行地沿着规定方向拉伸，从而扩展带被拉长。从将半导体芯片的间隔均匀地拉长的方面以及所需要的(占有的)装置面积小、紧凑的方面出发，优选顶起方式。
拉伸条件根据扩展带的特性适当地设定即可。例如采用顶起方式时的顶起量(拉伸量)优选为10mm～500mm、更优选为10mm～300mm。为10mm以上时，多个半导体芯片的间隔易于扩大，为500mm以下时，不容易引起半导体芯片的飞散或位置偏离。
温度也是根据扩展带特性适当地设定即可，例如可以是10℃～200℃、还可以是10℃～150℃、20℃～100℃。温度为10℃以上时，扩展带变得易于拉伸，温度为200℃以下时，不容易引起因扩展带的热膨胀或低弹性化所导致的变形或者因松弛所导致的半导体芯片的位置偏离(扩展带与半导体芯片之间的剥离)、半导体芯片的飞散等。
顶起速度也是根据扩展带特性适当地设定即可，例如可以是0.1mm/秒～500mm/秒、还可以是0.1mm/秒～300mm/秒、0.1mm/秒～200mm/秒。为0.1mm/秒以上时，生产率提高。为500mm/秒以下时，半导体芯片与扩展带之间的剥离不容易发生。
第2A工序后的多个半导体芯片的间隔为了确保在半导体芯片的区域外设置再布线图案及连接端子用垫片所需的空间，优选为500μm以上。在经过高密度化及高功能化的半导体封装件中，由于再布线层的总数也增加，因此需要在半导体芯片的更靠外侧处设置连接端子用垫片。因此，优选半导体芯片间隔宽。从上述的观点出发，第2A工序后的多个半导体芯片的间隔优选为1mm以上、更优选为2mm以上。上限并无特别限定，可以是5mm以下。
<第3A工序>
为了防止经拉伸的扩展带返回至原本的状态，要保持扩展带的张力。
保持扩展带的张力的方法只要是张力得以保持、半导体芯片的间隔不会返回至原本，则无特别限定。例如可举出使用夹环(株式会社TECHNOVISION制)等固定用夹具进行固定的方法；对扩展带的外周部进行加热而使其收缩(热收缩)、从而保持张力的方法等。
<第4A工序>
将多个半导体芯片按照电路面被固定在载体上的方式转移(层压)至载体上。层压方法并无特别限定，可以采用轧辊层压机、隔膜式层压机、真空轧辊层压机、真空隔膜式层压机等。
层压条件根据扩展带、半导体芯片及载体的物性及特性适当地设定即可。例如，为轧辊层压机时，可以是室温(25℃)～200℃，优选室温(25℃)～150℃，更优选室温(25℃)～100℃。为室温以上时，半导体芯片易于转移(层压)至载体上，为200℃以下时，不容易引起因扩展带的热膨胀或低弹性化所导致的变形或者因松弛所导致的半导体芯片的位置偏离(扩展带与半导体芯片之间的剥离)、半导体芯片的飞散等。为隔膜式的层压机时，就温度条件而言，与上述轧辊层压机是同样的。压接时间可以是5秒～300秒、优选是5秒～200秒、更优选是5秒～100秒。为5秒以上时，半导体芯片易于转移(层压)至载体上，为300秒以下时，生产率提高。压力可以是0.1MPa～3MPa、优选是0.1MPa～2MPa、更优选是0.1MPa～1MPa。为0.1MPa以上时，半导体芯片易于转移(层压)至载体上，为2MPa以下时，可减少对半导体芯片的损害。
<第5A工序>
将扩展带从多个半导体芯片上剥离(除去)。
剥离扩展带时，需要适当设定扩展带与载体、扩展带与半导体芯片、半导体芯片与载体的密合力，以使得转移至载体上的半导体芯片不会发生位置偏离或者不会从载体上剥落。例如，扩展带与半导体芯片的密合力优选等同于或者小于半导体芯片与载体的密合力。
还可以对扩展带或载体面赋予UV固化功能，通过照射UV而使得密合力(粘接力)上下变化。此时，在UV照射后(追加UV照射工序)将扩展带除去。例如，可以在第3A工序后照射UV而降低了扩展带的密合力(粘接力)之后层压在载体上，再将扩展带从半导体芯片上剥离。由此，可以减轻对半导体芯片的应力，可以在不发生位置偏离的情况下顺利地进行转移。
<第6A工序>
利用密封材料对载体上的多个半导体芯片进行密封。
密封方法并无特别限定，例如可举出压缩模塑(密封材料形状为液态材料、固体材料、颗粒材料、膜材料等)、传递模塑(密封材料形状为液态材料、固体材料、颗粒材料、膜材料等)、膜状的密封材料的层压等。
在第6A工序之后，从密封材料的物性调整的观点出发，可以加入包括后固化的加热处理工序。第6A工序后或追加的上述加热处理工序后，需要将载体剥离。进行剥离时，还可以加入加热处理、UV处理工序等。上述工序之后，需要设定载体(载体+粘合层、载体+临时固定材料等)的密合力，以使得载体在不对半导体芯片及密封材料造成损害的情况下被剥离。
<第7A工序>
将载体从被密封材料密封的多个半导体芯片上剥离。剥离载体之前，还可以导入下述工序：通过加热处理或UV照射，对接触于密封材料面的载体表层施加化学性或机械性的变化，使得易于将载体剥离。
第4A工序～第7A工序中，通过将半导体芯片从扩展带转移至载体上，可以减少对密封工序等加热工序中的耐热性的风险。例如，当以扩展带上存在半导体芯片的状态(不使用载体地)进行密封时，有可能发生因具有拉伸性的扩展带的变形或因热膨胀导致的变形等所引起的半导体芯片的位置偏离、飞散等。当发生位置偏离或芯片飞散时，由于会导致生产率降低、高成本化，因此需要将半导体芯片转移至载体上。
<第8A工序>
由被密封材料密封的多个半导体芯片中的垫片形成具有再布线图案的再布线层，在半导体芯片的区域外设置通过再布线图案连接于半导体芯片的连接端子用垫片。在高密度化及高功能化不断发展的半导体芯片中，由于端子间隔狭窄，因而形成再布线层，在半导体芯片的区域外设置连接端子用垫片，从而扩大凸块间隔(FO-WLP)。由此，施加于凸块的应力降低、绝缘性提高、连接可靠性提高等可靠性提高。本工序可以利用现有公知的方法进行。
<第9A工序>
将半导体芯片及与其连接的连接端子用垫片作为一组制成单片，形成多个半导体封装件。利用刮刀进行切割时，需要也要考虑到刮刀宽度(不会被切削去的部分)来在第2A工序中设定半导体芯片的间隔。本工序可以利用现有公知的方法进行。
以小型化及薄型化为目的而减薄半导体封装件的厚度时，也可以导入背磨工序(将半导体芯片的电路面的背面侧的密封材料削去而减薄的工序)。背磨工序例如可以在第6A工序后、第7A工序后或第8A工序后导入。
接着，对各工序中使用的材料进行说明。
(扩展带)
能够在第1半导体装置的制造方法中使用的扩展带只要是具有能够扩大多个半导体芯片的间隔的拉伸性，则无特别限定。优选第2A工序后(扩大半导体芯片的间隔之后)的MD与TD的芯片间隔是均匀的，当在第6A工序后(密封后)将半导体芯片及与其连接的连接端子用垫片作为一组制成单片时，只要是能够在对半导体芯片没有损害的状态下进行切割(只要是刮刀不会对半导体芯片造成损害)，则MD与TD的宽度也可以是不均匀的。进行切割时，MD与TD的切割间隔宽度也可以不同。但是，优选MD的线之间、TD的线之间是均匀的。
扩展带也可以是大大有助于拉伸性的基材膜(基材层)、控制粘合力的粘合层等多个层结构。
基材膜只要是具有拉伸性、张力保持工序(第3A工序)后保持半导体芯片间隔的稳定性，则无特别限定。
基材膜可以是聚对苯二甲酸乙二醇酯膜等聚酯系膜；聚四氟乙烯膜、聚乙烯膜、聚丙烯膜、聚甲基戊烯膜、聚乙烯基乙酸酯膜及聚-4-甲基戊烯-1等α-烯烃的均聚物及它们的共聚物、以及含有上述均聚物或上述共聚物的离聚物的聚烯烃系膜；聚氯乙烯膜；及聚酰亚胺膜；氨基甲酸酯树脂膜等各种塑料膜。上述基材膜并不限于单层的膜，也可以是将2种以上的上述塑料膜或同种的塑料膜组合2个以上所获得的多层膜。
上述基材膜从拉伸性的观点出发，优选为聚烯烃膜或氨基甲酸酯树脂膜。基材膜也可根据需要含有防粘连剂等各种添加剂。
上述基材膜的厚度根据需要适当地设定即可，优选为50μm～500μm。薄于50μm时，拉伸性下降，大于500μm时，会发生易于产生变形或处理性降低等不良情况。
上述基材膜的厚度在不损害操作性的范围内适当选择。但是，在使用高能量射线(尤其紫外线)固化性粘合剂作为构成粘合层的粘合剂时，需要是不阻碍该高能量射线透过的厚度。从这种观点出发，基材膜的厚度通常可以是10～500μm、优选是50～400μm、更优选是70～300μm。
由多个基材膜构成基材层时，优选基材层整体的厚度调整至上述范围内。为了提高与粘合层的密合性，基材膜可以根据需要实施化学性或物理性的表面处理。作为上述表面处理，例如可举出电晕处理、铬酸处理、臭氧暴露、火焰暴露、高压电击暴露、离子化放射线处理等。
粘合层只要是能够控制粘合力(按照每个工序中不发生半导体芯片的位置偏离、飞散的方式进行设定)，则无特别限定。
粘合层优选由室温下具有粘合力、且对半导体芯片具有密合力的粘合剂成分构成。作为构成粘合层的粘合剂成分的基质树脂之一例，可举出丙烯酸树脂、合成橡胶、天然橡胶、聚酰亚胺树脂等。
从减少粘合剂成分的残胶的观点出发，上述基质树脂优选具有能够与其他添加剂发生反应的官能团(羟基、羧基等)。作为粘合剂成分，可以使用通过紫外线、放射线等高能量射线、或通过热量发生固化的树脂。使用这种固化性树脂时，可以通过使树脂固化而降低粘合力。另外，为了调整粘合力，上述粘合剂成分还可以含有能够与上述基质树脂的官能团发生交联反应的交联剂。交联剂优选具有选自环氧基、异氰酸酯基、氮杂环丙烷基及三聚氰胺基中的至少1种官能团。这些交联剂可单独使用，也可并用2种以上。
另外，当反应速度慢时，也可根据需要使用胺、锡等催化剂。另外，为了调整粘合特性，上述粘合剂成分还可以适当含有松香系、萜烯树脂等增粘剂及各种表面活性剂等任意成分。
粘合层的厚度通常为1～100μm、优选为2～50μm、更优选为5～40μm。通过使粘合层的厚度为1μm以上，可以确保与半导体芯片的充分的粘合力，因此在第2A工序时(扩大半导体芯片间隔)易于抑制半导体芯片的飞散。而即便是超过100μm的厚度，在特性方面也没有优点、变得不经济。
粘合层为10μm以上时，由于在不使用切割带的情况下、在扩展带上对半导体晶片进行切割也不会对基材膜造成损害(刻痕等)，因此在第1A工序中可以省略在切割带上对半导体晶片进行切割后转移(粘贴)在扩展带上的工序。
(扩展带的制作方法)
扩展带可以按照本技术领域中周知的技术进行制造。例如，可以按照以下的方法进行制造。在保护膜上，通过刮刀涂布法、辊涂法、喷涂法、凹版涂布法、棒涂法、帘涂法等涂饰含有粘合剂成分及溶剂的清漆，将溶剂除去而形成粘合层。具体地说，优选进行50～200℃、0.1～90分钟的加热。只要不对各工序中的空隙发生或粘度调整造成影响，则优选是有机溶剂挥发至1.5％以下的条件。
在常温～60℃的温度条件下，按照粘合层与基材膜相向的方式将所制作的带粘合层的保护膜与基材膜进行层叠。
扩展带(基材膜或基材膜+粘合层)是在将保护膜剥离后进行使用。
作为保护膜，例如可举出A-63(Teijin Dupont Film株式会社制、脱模处理剂：改性有机硅系)、A-31(Teijin Dupont Film株式会社制、脱模处理剂：Pt系有机硅系)等。
保护膜的厚度在不损害操作性的范围内适当选择，通常从经济性观点出发，优选为100μm以下。上述保护膜的厚度优选为10～75μm、更优选为25～50μm。上述保护膜的厚度为10μm以上时，在制作扩展带时不容易引起膜破裂等不良情况。另外，上述保护膜的厚度为75μm以下时，在扩展带的使用时可以将保护膜容易地剥离。
(载体)
载体只要是能够耐受住转移时的温度及压力(芯片不发生破损、芯片间隔不发生变化)、并且还能耐受住第6A工序的密封时的温度及压力，则无特别限定。例如，当密封温度为100～200℃时，优选具有能够耐受住该温度区域的耐热性。另外，热膨胀率优选为100ppm/℃以下、更优选为50ppm/℃以下、进一步优选为20ppm/℃以下。热膨胀率大时，会发生半导体芯片的位置偏离等不良情况。另外，由于热膨胀率小于半导体芯片时会发生变形或翘曲，因而热膨胀率优选为3ppm/℃以上。
作为载体的材质并无特别限定，可举出硅(晶片)、玻璃、SUS、铁、Cu等板、玻璃环氧基板等。
载体的厚度可以是100μm～5000μm、优选是100μm～4000μm、更优选是100μm～3000μm。为100μm以上时，处理性提高。而即便很厚也不能预见到显著的处理性提高，从经济方面考虑，只要是5000μm以下即可。
载体也可以由多个层构成。从赋予密合力控制的观点出发，还可以是除了负责上述耐热性及处理性的层之外、还层压有粘合层或临时固定材料的层。密合力考虑半导体芯片或扩展带的密合力来适当地设定即可。厚度也无特别限定，例如可以是1μm～300μm、优选是1μm～200μm。通过为1μm以上，可以确保与半导体芯片的充分粘合力。而即便是超过300μm的厚度，在特性方面也没有优点，变得不经济。
(密封材料(模塑材料))
密封方法并无特别限定，例如可举出压缩模塑(密封材料形状为液态材料、固体材料、颗粒材料、膜材料等)、传递模塑(密封材料形状为液态材料、固体材料、颗粒材料、膜材料等)、膜状的密封材料的层压等。
密封材料形状、特性及密封条件可以每个上述密封方法地适当进行设定。需要适当设定密封材料的形状、特性及密封条件，以使得密封时载体上的半导体芯片不会移动或剥落、或者不会对半导体芯片造成损害。
例如，密封温度优选为80℃～220℃、更优选为90℃～210℃、进一步优选为100℃～200℃。密封温度为80℃以上时，可以充分地抑制半导体芯片周边的填充不足。密封温度为220℃以下时，可以防止因密封材料的固化过快所导致的未充填、密封后的翘曲量增加等。
密封工序(第6A工序)后，从密封材料的物性调整的观点出发，可以加入包括后固化的加热处理工序。为后固化时，为100℃～200℃、10分钟～5小时，根据密封材料的固化特性进行设定。需要以抑制翘曲为目的的加热处理工序时，在后固化后，进一步在低于后固化的温度(200℃以下)下进行10分钟～3小时的处理即可。
[第2半导体装置的制造方法]
本实施方式的第2半导体装置的制造方法为具有在电路面上设置有垫片的半导体芯片的半导体装置的制造方法，其具备以下工序：
准备扩展带、和电路面被固定在该扩展带上的多个半导体芯片的第1B工序；
通过对扩展带进行拉伸，从而扩大固定在扩展带上的多个半导体芯片的间隔的第2B工序；
保持经拉伸的扩展带的张力的第3B工序；
将多个半导体芯片按照与电路面相反侧的面被固定在载体上的方式转移到载体上的第4B工序；
将扩展带从多个半导体芯片上剥离的第5B工序；
利用密封材料将载体上的多个半导体芯片密封的第6B工序；
对密封材料进行研磨、使垫片露出的第7B工序；
将载体从被密封材料密封的多个半导体芯片上剥离的第8B工序；
由被密封材料密封的多个半导体芯片中的垫片形成具有再布线图案的再布线层，在半导体芯片的区域外设置通过再布线图案连接于半导体芯片的连接端子用垫片的第9B工序；以及
将半导体芯片及与其连接的连接端子用垫片作为一组制成单片，形成多个半导体封装件的第10B工序。
根据本实施方式的第2半导体装置的制造方法，可以制造封装件面积大于半导体芯片面积、能够将端子扩至芯片外侧的半导体封装件(FO-WLP)。根据本实施方式的第2半导体装置的制造方法，可以与本实施方式的第1半导体装置的制造方法同样地消除现有FO-WLP的制造方法中的问题。
基于图4～7说明上述第1B工序～第10B工序。图4为用于说明第1B工序～第4B工序的一个实施方式的示意截面图，图5为用于说明第5B工序～第8B工序的一个实施方式的示意截面图，图6为用于说明第7B工序及第8B工序的另一实施方式的示意截面图，图7为用于说明第9B工序及第10B工序的一个实施方式的示意截面图。
首先，在第1B工序中，准备扩展带1和固定在扩展带1上的多个半导体芯片2。扩展带1具有粘合层1a和基材膜1b，粘合层1a与半导体芯片2接触。另外，半导体芯片2具有设置有垫片(电路)3的电路面，电路面被固定在扩展带1上(图4(a))。此外，多个半导体芯片2隔着间隔地进行配置。另外，进行固定时，垫片3也可以被埋入到扩展带1中。
第2B工序中，通过对扩展带1进行拉伸，从而将固定在扩展带1上的多个半导体芯片2的间隔扩大(图4(b))。
第3B工序中，通过使用固定用夹具4将经拉伸的扩展带1固定，保持扩展带1的张力(图4(c))。
第4B工序中，将多个半导体芯片2按照与电路面相反侧的面被固定在载体5上的方式转移到载体5上(图4(d))。
第5B工序中，将扩展带1从多个半导体芯片2上剥离(图5(a))。
第6B工序中，利用密封材料6将载体5上的多个半导体芯片2密封(图5(b))。此时，由于半导体芯片2的与电路面相反侧的面与载体5相接触，因此不对该面进行密封，而是将半导体芯片2的电路面及4个侧面的共计5个面密封。
第7B工序中，对密封材料6进行研磨，使垫片3露出。
第8B工序中，将载体5从被密封材料6密封的多个半导体芯片2上剥离。
此外，可以将第7B工序和第8B工序的顺序调换。即，可以在对密封材料6进行研磨而使垫片3露出(图5(c))之后、将载体5从被密封材料6密封的多个半导体芯片2上剥离(图5(d))，还可以在将载体5从被密封材料6密封的多个半导体芯片2上剥离(图6(a))之后、对密封材料6进行研磨而使垫片3露出(图6(b))。
图7(a)为图5(d)或图6(b)的放大图。
第9B工序中，由被密封材料6密封的多个半导体芯片2中的垫片3形成具有再布线图案7的再布线层8，在半导体芯片2的区域外设置通过再布线图案7连接于半导体芯片2的连接端子用垫片9(图7(b))。
第10B工序中，将半导体芯片2及与其连接的连接端子用垫片9作为一组制成单片，形成多个半导体封装件10(图7(c))。
此外，上述第1B工序～第6B工序可以分别用与上述第1A工序～第6A工序相同的方法实施，第8B工序～第10B工序可以分别用与上述第7B工序～第9B工序相同的方法实施。第7B工序中，对密封材料进行研磨而使垫片露出。研磨可以使用现有公知的研磨装置等进行。此外，第6B工序中，在能够以电路面的垫片露出的状态实现了密封时，第7B工序也不是必须设置。
另外，作为各工序中使用的材料，可以使用与第1半导体装置的制造方法中的材料相同的材料，但关于载体5，从保护半导体芯片的与电路面相反侧的面的观点出发，可以将在负责上述耐热性及处理性的层上、通过涂饰、旋涂、层压等而层叠密封材料及能够保护芯片的材料所得的材料作为载体。
[第3半导体装置的制造方法]
本实施方式的第3半导体装置的制造方法是具有在电路面上设置有垫片的半导体芯片的半导体装置的制造方法，其具备以下工序：
准备扩展带、和与电路面相反侧的面被固定在该扩展带上的多个所述半导体芯片的第1C工序；
通过对扩展带进行拉伸，从而扩大固定在扩展带上的多个半导体芯片的间隔的第2C工序；
保持经拉伸的扩展带的张力的第3C工序；
将多个半导体芯片按照电路面被固定在载体上的方式转移到载体上的第4C工序；
将扩展带从多个半导体芯片上剥离的第5C工序；
利用密封材料将载体上的多个半导体芯片密封的第6C工序；
将载体从被密封材料密封的多个半导体芯片上剥离的第7C工序；以及
对被密封材料密封的多个半导体芯片按照逐个半导体芯片地制成单片，形成多个半导体封装件的第8C工序。
以下基于图8～10说明上述的第1C工序～第8C工序。图8是用于说明第1C工序～第4C工序的一个实施方式的示意截面图，图9为用于说明第5C工序～第8C工序的一个实施方式的示意截面图，图10为用于说明第4C工序～第8C工序的另一实施方式的示意截面图。
首先，第1C工序中，准备扩展带1和被固定在扩展带1上的多个半导体芯片2。扩展带1具有粘合层1a和基材膜1b，粘合层1a与半导体芯片2相接触。另外，半导体芯片2具有设置有垫片(电路)3的电路面，与电路面相反侧的面被固定在扩展带1上(图8(a))。此外，多个半导体芯片2隔着间隔地进行配置。
第2C工序中，通过对扩展带1进行拉伸，将固定在扩展带1上的多个半导体芯片2的间隔扩大(图8(b))。
第3C工序中，通过使用固定用夹具4将经拉伸的扩展带1固定，保持扩展带1的张力(图8(c))。
第4C工序中，将多个所述半导体芯片2按照电路面被固定在载体5上的方式转移到载体5上。此外，在转移时，可以是垫片3完全地被埋入到载体5中、半导体芯片2的电路面接触于载体5(图8(d))，也可以是仅垫片3的一部分被埋入到载体5中或仅垫片3的端面与载体5接触、在半导体芯片2的电路面与载体5之间存在空隙(图10(a))。
第5C工序中，将扩展带1从多个半导体芯片2上剥离(图9(a)或图10(b))。
第6C工序中，利用密封材料6将载体5上的多个半导体芯片2密封。此外，在第5C工序后、半导体芯片2的电路面接触于载体5时(图9(a))，不对电路面进行密封，而是将半导体芯片2的与电路面相反侧的面及4个侧面的共计5个面密封(图9(b))。另一方面，在第5C工序后，在半导体芯片2的电路面与载体5之间存在足以流入密封材料6的空隙时(图10(b))，电路面也被密封，将半导体芯片2的6个面全部密封(图10(c))。
第7C工序中，将载体5从被密封材料6密封的多个半导体芯片2上剥离(图9(c)或图10(d))。
第8C工序中，将被密封材料6密封的多个半导体芯片2按照逐个半导体芯片2地制成单片，形成多个半导体封装件10(图9(d)或图10(e))。
以下对各工序详细地说明。
<第1C工序>
准备扩展带及固定在扩展带上的多个半导体芯片的方法并无特别限定。例如，可以将半导体晶片层压在切割带等上之后，利用刮刀或激光进行切割，获得多个被制成单片的半导体芯片，之后将它们转移至扩展带，从而制作。
切割也可以通过利用激光形成脆弱层、进行扩展来实施。另外，从省略上述转移从而提高生产率的观点出发，还可以将半导体晶片直接层压在扩展带上，利用上述方法对半导体晶片进行切割来制作。
从提高生产率及低成本化的观点出发，优选初始的半导体的芯片间隔(第2A工序前的半导体芯片的间隔)较窄者，优选为100μm以下、更优选为80μm以下、进一步优选为60μm以下。利用切割进行的晶片的切削由于上述芯片间隔越宽则越会浪费半导体晶片，因而从低成本化的观点出发，优选如上所述较窄者。在扩大芯片间隔时，为了不对半导体芯片施加应力，初始的半导体芯片的间隔优选为10μm以上。小于10μm时，由于多个半导体芯片之间的扩展带区域少，因此难以扩大。
半导体芯片的电路面上的垫片的种类只要是能够形成于半导体芯片的电路面上，则无特别限定，可以是铜凸块、钎焊凸块等凸块(突起电极)，还可以是Ni/Au镀覆垫片等比较平坦的金属垫片。
<第2C工序>
通过对扩展带进行拉伸，从而将多个半导体芯片的间隔扩大。
作为扩展带的拉伸方法，例如有顶起方式和拉伸方式。顶起方式是将扩展带固定后，通过呈规定形状的台子上升，从而扩展带被拉长。拉伸方式是下述的方式：将扩展带固定后，通过与所设置的扩展带面平行地沿着规定方向拉伸，从而扩展带被拉长。从将半导体芯片的间隔均匀地拉长的方面以及所需要的(占有的)装置面积小、紧凑的方面出发，优选顶起方式。
拉伸条件根据扩展带的特性适当地设定即可。例如采用顶起方式时的顶起量(拉伸量)优选为10mm～500mm、更优选为10mm～300mm。为10mm以上时，多个半导体芯片的间隔易于扩大，为500mm以下时，不容易引起半导体芯片的飞散或位置偏离。
温度也是根据扩展带特性适当地设定即可，例如可以是10℃～200℃、还可以是10℃～150℃、20℃～100℃。温度为10℃以上时，扩展带变得易于拉伸，温度为200℃以下时，不容易引起因扩展带的热膨胀或低弹性化所导致的变形或者因松弛所导致的半导体芯片的位置偏离(扩展带与半导体芯片之间的剥离)、半导体芯片的飞散等。
顶起速度也是根据扩展带特性适当地设定即可，例如可以是0.1mm/秒～500mm/秒、还可以是0.1mm/秒～300mm/秒、0.1mm/秒～200mm/秒。为0.1mm/秒以上时，生产率提高。为500mm/秒以下时，半导体芯片与扩展带之间的剥离不容易发生。
第2C工序后的多个半导体芯片的间隔从在密封工序(第6C工序)中利用密封材料更可靠地保护半导体芯片的侧面的观点出发，优选为300μm以上。从处理性的观点出发，第2C工序后的多个半导体芯片的间隔更优选为500μm以上、进一步优选为1mm以上。上限并无特别限定，可以是5mm以下。
<第3C工序>
为了防止经拉伸的扩展带返回到原本状态，要保持扩展带的张力。
保持扩展带的张力的方法只要是张力得以保持、半导体芯片的间隔不返回到原本，则无特别限定。例如可举出使用夹环(株式会社TECHNOVISION制)等固定用夹具进行固定的方法、对扩展带的外周部进行加热而使其收缩(热收缩)、从而保持张力的方法等。
<第4C工序>
将多个半导体芯片按照电路面被固定在载体上的方式转移(层压)至载体上。层压方法并无特别限定，可以采用轧辊层压机、隔膜式层压机、真空轧辊层压机、真空隔膜式层压机等。
层压条件根据扩展带、半导体芯片及载体的物性及特性适当地设定即可。例如，为轧辊层压机时，可以是室温(25℃)～200℃，优选室温(25℃)～150℃，更优选室温(25℃)～100℃。为室温以上时，半导体芯片易于转移(层压)至载体上，为200℃以下时，不容易引起因扩展带的热膨胀或低弹性化所导致的变形或者因松弛所导致的半导体芯片的位置偏离(扩展带与半导体芯片之间的剥离)、半导体芯片的飞散等。为隔膜式的层压机时，就温度条件而言，与上述轧辊层压机是同样的。压接时间可以是5秒～300秒、优选是5秒～200秒、更优选是5秒～100秒。为5秒以上时，半导体芯片易于转移(层压)至载体上，为300秒以下时，生产率提高。压力可以是0.1MPa～3MPa、优选是0.1MPa～2MPa、更优选是0.1MPa～1MPa。为0.1MPa以上时，半导体芯片易于转移(层压)至载体上，为2MPa以下时，可减少对半导体芯片的损害。
<第5C工序>
将扩展带从多个半导体芯片上剥离(除去)。
剥离扩展带时，需要适当设定扩展带与载体、扩展带与半导体芯片、半导体芯片与载体的密合力，以使得转移至载体上的半导体芯片不会发生位置偏离或者不会从载体上剥落。例如，扩展带与半导体芯片的密合力优选等同于或者小于半导体芯片与载体的密合力。
还可以对扩展带或载体面赋予UV固化功能，通过照射UV而使得密合力(粘接力)上下变化。此时，在UV照射后(追加UV照射工序)将扩展带除去。例如，可以在第3C工序后照射UV而降低了扩展带的密合力(粘接力)之后层压在载体上，再将扩展带从半导体芯片上剥离。由此，可以减轻对半导体芯片的应力，可以在不发生位置偏离的情况下顺利地进行转移。
<第6C工序>
利用密封材料对载体上的多个半导体芯片进行密封。
密封方法并无特别限定，例如可举出压缩模塑(密封材料形状为液态材料、固体材料、颗粒材料、膜材料等)、传递模塑(密封材料形状为液态材料、固体材料、颗粒材料、膜材料等)、膜状的密封材料的层压等。
在第6C工序之后，从密封材料的物性调整的观点出发，可以加入包括后固化的加热处理工序。第6C工序后或追加的上述加热处理工序后，需要将载体剥离。进行剥离时，还可以加入加热处理、UV处理工序等。上述工序之后，需要设定载体(载体+粘合层、载体+临时固定材料等)的密合力，以使得载体在不对半导体芯片及密封材料造成损害的情况下被剥离。
<第7C工序>
将载体从被密封材料密封的多个半导体芯片上剥离。剥离载体之前，还可以导入下述工序：通过加热处理或UV照射，对接触于密封材料面的载体表层施加化学性或机械性的变化，使得易于将载体剥离。
第4C工序～第7C工序中，通过将半导体芯片从扩展带转移至载体上，可以减少对密封工序等加热工序中的耐热性的风险。例如，当以扩展带上存在半导体芯片的状态(不使用载体地)进行密封时，有可能发生因具有拉伸性的扩展带的变形或因热膨胀导致的变形等所引起的半导体芯片的位置偏离、飞散等。当发生位置偏离或芯片飞散时，由于会导致生产率降低、高成本化，因此需要将半导体芯片转移至载体上。
<第8C工序>
将被密封材料密封的多个半导体芯片按照逐个半导体芯片地制成单片，形成多个半导体封装件。本工序可以利用现有公知的方法进行。
利用刮刀进行切割时，需要也要考虑到刮刀宽度(不会被切削去的部分)来在第2C工序中设定半导体芯片的间隔。例如，想要在半导体芯片的侧面残留50μm厚度的密封材料时，当刮刀宽度为250μm时，按照第2C工序后的多个半导体芯片的间隔达到350μm的方式来设定扩展带的特性及顶起条件(扩展条件)即可。
半导体芯片的尺寸并无特别限定，从利用密封材料的保护所需的尺寸的观点出发，优选为20mm见方以下、更优选为15mm见方以下、进一步优选为10mm见方以下。
以小型化及薄型化为目的而减薄半导体封装件的厚度时，也可以导入背磨工序(将半导体芯片的电路面的背面侧的密封材料削去而减薄的工序)。背磨工序例如可以在第6C工序后或第7C工序后导入。
另外，在第6C工序中，在按照将半导体芯片的电路面覆盖的方式进行了密封(6面密封)时，也可以导入通过背磨而使垫片露出的背磨工序(削去电路面侧的密封材料)。
此外，作为各工序中使用的材料，可以使用与第1半导体装置的制造方法中的材料相同的材料。
[第4半导体装置的制造方法]
本实施方式的第4半导体装置的制造方法为具有在电路面上设置有垫片的半导体芯片的半导体装置的制造方法，其具备以下工序：
准备扩展带、和电路面被固定在该扩展带上的多个半导体芯片的第1D工序；
通过对扩展带进行拉伸，从而扩大固定在扩展带上的多个半导体芯片的间隔的第2D工序；
保持经拉伸的扩展带的张力的第3D工序；
将多个半导体芯片按照与电路面相反侧的面被固定在载体上的方式转移到载体上的第4D工序；
将扩展带从多个半导体芯片上剥离的第5D工序；
利用密封材料将载体上的多个半导体芯片密封的第6D工序；
对密封材料进行研磨，使垫片露出的第7D工序；
将载体从被密封材料密封的多个半导体芯片上剥离的第8D工序；以及
对被密封材料密封的多个半导体芯片按照逐个半导体芯片地制成单片，形成多个半导体封装件的第9D工序。
以下根据图11～13说明上述的第1D工序～第9D工序。图11是用于说明第1D工序～第4D工序的一个实施方式的示意截面图，图12为用于说明第5D工序～第9D工序的一个实施方式的示意截面图，图13为用于说明第7D工序及第8D工序的另一实施方式的示意截面图。
首先，第1D工序中准备扩展带1和固定在扩展带1上的多个半导体芯片2。扩展带1具有粘合层1a和基材膜1b，粘合层1a与半导体芯片2相接触。另外，半导体芯片2具有设置有垫片(电路)3的电路面，电路面被固定在扩展带1上(图11(a))。此外，多个半导体芯片2隔着间隔地进行配置。另外，在固定时，垫片3也可以被埋入到扩展带1中。
第2D工序中，通过对扩展带1进行拉伸，从而将固定在扩展带1上的多个半导体芯片2的间隔扩大(图11(b))。
第3D工序中，通过使用固定用夹具4将经拉伸的扩展带1固定，保持扩展带1的张力(图11(c))。
第4D工序中，将多个半导体芯片2按照与电路面相反侧的面被固定在载体5上的方式转移到载体5上(图11(d))。
第5D工序中，将扩展带1从多个半导体芯片2上剥离(图12(a))。
第6D工序中，利用密封材料6将载体5上的多个半导体芯片2密封(12(b))。此时，由于半导体芯片2的与电路面相反侧的面与载体5接触，因此该面不被密封，而是半导体芯片2的电路面及4个侧面的共计5个面被密封。
第7D工序中，对密封材料6进行研磨而使垫片3露出。
第8D工序中，将载体5从被密封材料6密封的多个半导体芯片2上剥离。
此外，第7D工序和第8D工序的顺序可以调换。即，可以在对密封材料6进行研磨而使垫片3露出(图12(c))之后、将载体5从被密封材料6密封的多个半导体芯片2上剥离(图12(d))，也可以在将载体5从被密封材料6密封的多个半导体芯片2上剥离(图13(a))后、对密封材料6进行研磨而使垫片3露出(图13(b))。
第9D工序中，将被密封材料6密封的多个半导体芯片2按照逐个半导体芯片2地制成单片，形成多个半导体封装件10(图12(e))。
此外，上述第1D工序～第6D工序可以分别用与上述第1C工序～第6C工序相同的方法实施，第8D工序及第9D工序可以分别用与上述第7C工序及第8C工序相同的方法实施。第7D工序中，对密封材料进行研磨而使垫片露出。研磨可以使用现有公知的研磨装置等进行。此外，在第6D工序中以电路面的垫片露出的状态实现了密封时，第7D工序也不是必须设置。
另外，作为各工序中使用的材料，可以使用与第1半导体装置的制造方法中的材料相同的材料，但关于载体5，从保护半导体芯片的与电路面相反侧的面的观点出发，可以将具有在负责上述耐热性及处理性的层上、通过涂饰、旋涂、层压等而层叠密封材料及能够保护芯片的材料所得的层的材料作为载体。
[第5半导体装置的制造方法]
本实施方式的第5半导体装置的制造方法具备带扩展工序，该带扩展工序中，通过对扩展带一边加热一边进行拉伸，从而将固定在该扩展带上的、被制成单片的半导体芯片的间隔从100μm以下扩大至300μm以上。本实施方式的半导体装置的制造方法还可以进一步具备以下工序：保持经拉伸的扩展带的张力的张力保持工序；将保持了张力的扩展带上的半导体芯片转移至载体的转移工序；以及将扩展带从转移至载体的半导体芯片上剥离的剥离工序。以下对各工序进行说明。
图14为用于说明第5半导体装置的制造方法的一个实施方式的示意截面图，图15为用于说明第5半导体装置的制造方法的另一实施方式的示意截面图。
首先准备固定有制成单片的半导体芯片2的扩展带1(以下也称作“准备工序”)。扩展带1具有粘合层1a和基材膜1b，粘合层1a与半导体芯片2相接触。另外，半导体芯片2具有设置有垫片(电路)3的电路面。半导体芯片2可以是与电路面相反侧的面被固定在扩展带1上(图14(a))，也可以是电路面被固定在扩展带1上(图15(a))。
带扩展工序中，通过对扩展带1一边加热一边进行拉伸，从而将固定在扩展带1上的半导体芯片2的间隔扩大(图14(b)或图15(b))。
张力保持工序中，使用固定用夹具4将经拉伸的扩展带1固定，从而保持扩展带1的张力(图14(c)或图15(c))。
转移工序中，将半导体芯片2转移至载体5上。当准备工序中、半导体芯片2的与电路面相反侧的面被固定在扩展带1上时，通过上述转移，电路面被固定在载体5上(图14(d))，当准备工序中、半导体芯片2的电路面被固定在扩展带1上时，通过上述转移，与电路面相反侧的面被固定在载体5上(图15(d))。
剥离工序中，将扩展带1从半导体芯片2上剥离(图14(e)或图15(e))。
以下对各工序详细地说明。
<准备工序>
准备固定有制成单片的半导体芯片的扩展带的方法并无特别限定。例如，可以将半导体晶片层压在切割带等上之后，利用刮刀或激光进行切割，获得多个被制成单片的半导体芯片，之后将它们转移至扩展带，从而制作。
切割也可以通过利用激光形成脆弱层、进行扩展来实施。另外，从省略上述转移从而提高生产率的观点出发，还可以将半导体晶片直接层压在扩展带上，利用上述方法对半导体晶片进行切割来制作。
从提高生产率及低成本化的观点出发，优选初始的半导体的芯片间隔(带扩展工序前的半导体芯片的间隔)较窄者，优选为100μm以下、更优选为80μm以下、进一步优选为60μm以下。利用切割进行的晶片的切削由于上述芯片间隔越宽则越会浪费半导体晶片，因而从低成本化的观点出发，优选如上所述较窄者。在扩大芯片间隔时，为了不对半导体芯片施加应力，初始的半导体芯片的间隔优选为10μm以上。小于10μm时，由于多个半导体芯片之间的扩展带区域少，因此难以扩大。
半导体芯片的电路面上的垫片的种类只要是能够形成于半导体芯片的电路面上，则无特别限定，可以是铜凸块、钎焊凸块等凸块(突起电极)，还可以是Ni/Au镀覆垫片等比较平坦的金属垫片。
<带扩展工序>
通过对扩展带一边加热一边进行拉伸，从而将固定在该扩展带上的、被制成单片的半导体芯片的间隔扩大。
作为扩展带的拉伸方法，例如有顶起方式和拉伸方式。顶起方式是将扩展带固定后，通过呈规定形状的台子上升，从而扩展带被拉长。拉伸方式是下述的方式：将扩展带固定后，通过与所设置的扩展带面平行地沿着规定方向拉伸，从而扩展带被拉长。从将半导体芯片的间隔均匀地拉长的方面以及所需要的(占有的)装置面积小、紧凑的方面出发，优选顶起方式。
拉伸条件根据扩展带的特性适当地设定即可。例如采用顶起方式时的顶起量(拉伸量)优选为10mm～500mm、更优选为10mm～300mm。为10mm以上时，多个半导体芯片的间隔易于扩大，为500mm以下时，不容易引起半导体芯片的飞散或位置偏离。
温度也是根据扩展带特性适当地设定即可，例如可以是25℃～200℃、更优选为25℃～150℃、进一步优选为30℃～100℃。温度为25℃以上时，扩展带变得易于拉伸，温度为200℃以下时，不容易引起因扩展带的热膨胀或低弹性化所导致的变形或者因松弛所导致的半导体芯片的位置偏离(扩展带与半导体芯片之间的剥离)、半导体芯片的飞散等。
顶起速度也是根据扩展带特性适当地设定即可，例如可以是0.1mm/秒～500mm/秒、还可以是0.1mm/秒～300mm/秒、0.1mm/秒～200mm/秒。为0.1mm/秒以上时，生产率提高。为500mm/秒以下时，半导体芯片与扩展带之间的剥离不容易发生。
带扩展工序后的半导体芯片的间隔为300μm以上即可，可以根据用途选择适当的间隔。
FO-WLP用途中，为了确保用于在半导体芯片的区域外设置再布线图案及连接端子用垫片所需的空间，优选为500μm以上。在经高密度化及高功能化的半导体封装件中，由于再布线层的总数也增加，因此需要在半导体芯片的更靠外侧处设置连接端子用垫片。因此，优选半导体芯片间隔宽者。从上述的观点出发，带扩展工序后的多个半导体芯片的间隔优选为1mm以上、更优选为2mm以上。
另外，带扩展工序后的半导体芯片的间隔在FI-WLP用途或分立式半导体芯片安装用途中，从在密封工序中利用密封材料更可靠地保护半导体芯片侧面的观点出发，为300μm以上。从处理性的观点出发，带扩展工序后的多个半导体芯片的间隔优选为500μm以上、更优选为1mm。
此外，带扩展工序后的半导体芯片的间隔的上限并无特别限定，可以为5mm以下。
<张力保持工序>
为了防止经拉伸的扩展带返回至原本状态，要保持扩展带的张力。
保持扩展带的张力的方法只要是张力得以保持、半导体芯片的间隔不返回至原本，则无特别限定。例如可举出使用夹环(株式会社TECHNOVISION制)等固定用夹具进行固定的方法；对扩展带的外周部进行加热而使其收缩(热收缩)、从而保持张力的方法等。
<转移工序>
按照半导体芯片被固定的方式转移(层压)至载体上。层压方法并无特别限定，可以采用轧辊层压机、隔膜式层压机、真空轧辊层压机、真空隔膜式层压机等。
层压条件根据扩展带、半导体芯片及载体的物性及特性适当地设定即可。例如，为轧辊层压机时，可以是室温(25℃)～200℃，优选室温(25℃)～150℃，更优选室温(25℃)～100℃。为室温以上时，半导体芯片易于转移(层压)至载体上，为200℃以下时，不容易引起因扩展带的热膨胀或低弹性化所导致的变形或者因松弛所导致的半导体芯片的位置偏离(扩展带与半导体芯片之间的剥离)、半导体芯片的飞散等。为隔膜式的层压机时，就温度条件而言，与上述轧辊层压机是同样的。压接时间可以是5秒～300秒、优选是5秒～200秒、更优选是5秒～100秒。为5秒以上时，半导体芯片易于转移(层压)至载体上，为300秒以下时，生产率提高。压力可以是0.1MPa～3MPa、优选是0.1MPa～2MPa、更优选是0.1MPa～1MPa。为0.1MPa以上时，半导体芯片易于转移(层压)至载体上，为2MPa以下时，可减少对半导体芯片的损害。
通过将半导体芯片从扩展带转移至载体上，可以减轻后述密封工序等加热工序中对耐热性的风险。
<剥离工序>
将扩展带从半导体芯片上剥离(除去)。
剥离扩展带时，需要适当设定扩展带与载体、扩展带与半导体芯片、半导体芯片与载体的密合力，以使得转移至载体上的半导体芯片不会发生位置偏离或者不会从载体上剥落。例如，扩展带与半导体芯片的密合力优选等同于或者小于半导体芯片与载体的密合力。
还可以对扩展带或载体面赋予UV固化功能，通过照射UV而使得密合力(粘接力)上下变化。此时，在UV照射后(追加UV照射工序)将扩展带除去。例如，可以在张力保持工序后照射UV而降低了扩展带的密合力(粘接力)之后层压在载体上，再将扩展带从半导体芯片上剥离。由此，可以减轻对半导体芯片的应力，可以在不发生位置偏离的情况下顺利地进行转移。
<密封工序>
半导体装置的制造方法还可以在剥离工序后进一步具备利用密封材料将固定在载体上的半导体芯片密封的密封工序(未图示)。根据本实施方式的半导体装置的制造方法，由于半导体芯片彼此之间具有充分的间隔，因此至少半导体芯片的4个侧面及与未固定在载体上的面相反侧的面的共计5个面被密封。另外，根据本实施方式的半导体装置的制造方法，由于可以在带扩展工序中将半导体芯片的间隔充分地扩大，因此即便没有再配置工序，也可以将密封工序后的半导体芯片应用于上述WLP技术。
此外，密封工序还可以是在张力保持工序后、利用密封材料将固定在扩展带上的半导体芯片密封的密封工序。
密封方法并无特别限定，例如可举出压缩模塑(密封材料形状为液态材料、固体材料、颗粒材料、膜材料等)、传递模塑(密封材料形状为液态材料、固体材料、颗粒材料、膜材料等)、膜状的密封材料的层压等。
在密封工序之后，从密封材料的物性调整的观点出发，可以加入包括后固化的加热处理工序。密封工序后或追加的上述加热处理工序后，需要将载体剥离。进行剥离时，还可以加入加热处理、UV处理工序等。上述工序之后，需要设定载体(载体+粘合层、载体+临时固定材料等)的密合力，以使得载体在不对半导体芯片及密封材料造成损害的情况下被剥离。
以小型化及薄型化为目的而减薄半导体封装件的厚度时，还可以在密封工序后导入背磨工序(将半导体芯片的电路面的背面侧的密封材料削去而减薄的工序)。
此外，第5半导体装置的制造方法中，可以使用与上述第1半导体装置的制造方法中使用的材料相同的材料，可以特别优选地使用以下所示的本实施方式的扩展带。此外，本实施方式的扩展带可以利用与上述第1半导体装置的制造方法中的扩展带的制作方法相同的方法进行制作。
本实施方式的扩展带在上述带扩展工序的加热温度(例如50℃)下的拉伸应力为10MPa以下，并且室温(25℃)下的拉伸应力比上述加热温度下的拉伸应力高5MPa以上。本实施方式的扩展带可以优选地应用于上述半导体装置的制造方法、特别是带扩展工序的理由尚不清楚，但本发明人们是如下认为的。
带扩展工序中，有助于扩大半导体芯片间隔的是固定有半导体芯片的区域上的扩展带的伸长，扩展带的边缘部分的伸长对于扩大半导体芯片间隔是没有帮助的。这里，带扩展工序中，固定有半导体芯片的区域(台子的区域)的扩展带被加热，而扩展带的边缘部分未被加热，处于室温。另外，扩展带由于加热而拉伸应力减小，拉伸应力越小，则扩展带越易伸长。
因此，通过使带扩展工序的加热温度下的扩展带的拉伸应力为上述规定范围的较小值、并且使扩展带的室温下的拉伸应力比上述加热温度下的拉伸应力高上述规定值以上，在带扩展工序中，固定有半导体芯片的区域中的扩展带的伸长比扩展带的边缘部分的伸长足够大，可以进一步扩大半导体芯片的间隔。
为了进一步扩大扩展后半导体芯片的间隔，扩展带的上述加热温度下的拉伸应力优选为9MPa以下、更优选为8MPa以下。
扩展带的上述加热温度下的拉伸应力并无特别限定，优选为0.1MPa以上。小于0.1MPa时，易于发生芯片的变形或带的松弛。
为了进一步扩大扩展后的半导体芯片的间隔，扩展带的室温(25℃)下的拉伸应力优选比上述加热温度下的拉伸应力高6MPa以上、更优选高7MPa以上。
此外，拉伸应力是指利用微力摩擦磨损(Micro Force)试验机(INSTRON制、INSTRON5948)测定时的拉伸应变为1(mm/mm)时的值。拉伸速度为5mm/秒。
带扩展工序后的MD与TD的芯片间隔优选是均匀的，但在密封后将半导体芯片及与其连接的连接端子用垫片作为一组制成单片时，只要是能够在对半导体芯片没有损害的状态下进行切割(只要是刮刀不会对半导体芯片造成损害)，则MD与TD的宽度也可以是不均匀的。进行切割时，MD与TD的切割间隔宽度也可以不同。但是，优选MD的线之间、TD的线之间是均匀的。
扩展带也可以是大大有助于拉伸性的基材膜(基材层)、控制粘合力的粘合层等多个层结构。
基材膜优选具有拉伸性、张力保持工序后保持半导体芯片间隔的稳定性。
基材膜可以是聚对苯二甲酸乙二醇酯膜等聚酯系膜；聚四氟乙烯膜、聚乙烯膜、聚丙烯膜、聚甲基戊烯膜、聚乙烯基乙酸酯膜及聚-4-甲基戊烯-1等α-烯烃的均聚物及它们的共聚物、以及含有上述均聚物或上述共聚物的离聚物的聚烯烃系膜；聚氯乙烯膜；及聚酰亚胺膜；氨基甲酸酯树脂膜等各种塑料膜。上述基材膜并不限于单层的膜，也可以是将2种以上的上述塑料膜或同种的塑料膜组合2个以上所获得的多层膜。
上述基材膜从拉伸性的观点出发，优选为聚烯烃膜或氨基甲酸酯树脂膜。基材膜也可根据需要含有防粘连剂等各种添加剂。
上述基材膜的厚度根据需要适当地设定即可，优选为50μm～500μm。薄于50μm时，拉伸性下降，大于500μm时，会发生易于产生变形或处理性降低等不良情况。
上述基材膜的厚度在不损害操作性的范围内适当选择。但是，在使用高能量射线(尤其紫外线)固化性粘合剂作为构成粘合层的粘合剂时，需要是不阻碍该高能量射线透过的厚度。从这种观点出发，基材膜的厚度通常可以是10～500μm、优选是50～400μm、更优选是70～300μm。
由多个基材膜构成基材层时，优选基材层整体的厚度调整至上述范围内。为了提高与粘合层的密合性，基材膜可以根据需要实施化学性或物理性的表面处理。作为上述表面处理，例如可举出电晕处理、铬酸处理、臭氧暴露、火焰暴露、高压电击暴露、离子化放射线处理等。
粘合层只要是能够控制粘合力(按照每个工序中不发生半导体芯片的位置偏离、飞散的方式进行设定)，则无特别限定。
粘合层优选由室温下具有粘合力、且对半导体芯片具有密合力的粘合剂成分构成。作为构成粘合层的粘合剂成分的基质树脂之一例，可举出丙烯酸树脂、合成橡胶、天然橡胶、聚酰亚胺树脂等。
从减少粘合剂成分的残胶的观点出发，上述基质树脂优选具有能够与其他添加剂发生反应的官能团(羟基、羧基等)。作为粘合剂成分，可以使用通过紫外线、放射线等高能量射线发生固化的树脂(特别是紫外线固化型树脂)、或通过热量发生固化的树脂(热固性树脂)。使用这种固化性树脂时，可以通过使树脂固化而降低粘合力。特别是可以优选地使用包括紫外线固化型树脂的紫外线固化型的粘合剂。
另外，为了调整粘合力，上述粘合剂成分还可以含有能够与上述基质树脂的官能团发生交联反应的交联剂。交联剂优选具有选自环氧基、异氰酸酯基、氮杂环丙烷基及三聚氰胺基中的至少1种官能团。这些交联剂可单独使用，也可并用2种以上。另外，当反应速度慢时，也可根据需要使用胺、锡等催化剂。另外，为了调整粘合特性，上述粘合剂还可以适当含有松香系、萜烯树脂等增粘剂及各种表面活性剂等任意成分。
粘合层的厚度通常为1～100μm、优选为2～50μm、更优选为5～40μm。通过使粘合层的厚度为1μm以上，可以确保与半导体芯片的充分的粘合力，因此在带扩展工序中易于抑制半导体芯片的飞散。而即便是超过100μm的厚度，在特性方面也没有优点、变得不经济。
粘合层为10μm以上时，由于在不使用切割带的情况下、在扩展带上对半导体晶片进行切割也不会对基材膜造成损害(刻痕等)，因此在准备工序中可以省略在切割带上对半导体晶片进行切割后转移(粘贴)在扩展带上的工序。
实施例
以下使用实施例更为详细地说明本发明，但本发明并不受它们所限定。
(丙烯酸树脂溶液的制备)
在安装有THREE-ONE MOTOR搅拌器、搅拌翼、氮气导入管的容量为4000ml的高压釜中配合乙酸乙酯1000g、丙烯酸2-乙基己酯650g、丙烯酸2-羟基乙酯350g及偶氮双异丁腈3.0g，搅拌至均匀后，以流量为100ml/分钟实施60分钟的氮气鼓泡，将体系中的溶存氧进行脱气。用1小时的时间升温至60℃，升温后使其聚合4小时。之后用1小时的时间升温至90℃，然后在90℃下保持1小时后，冷却至室温。
接着，添加乙酸乙酯1000g并进行搅拌、稀释。向其中添加作为阻聚剂的Metokinon0.1g、作为氨基甲酸酯化催化剂的二辛基二月桂酸锡0.05g后，添加2-甲基丙烯酰氧基乙基异氰酸酯(昭和电工株式会社制、Karenz MOI)100g。在70℃下使其反应6小时后，冷却至室温。之后，添加乙酸乙酯，按照丙烯酸树脂溶液中的不挥发成分含量达到35质量％的方式进行调整，获得具有能够发生链聚合的官能团的丙烯酸树脂溶液。
根据JIS K0070测定该树脂的酸值和羟基值时，未检测出酸值，羟基值为121mgKOH/g。
另外，在60℃下对所得的丙烯酸树脂溶液真空干燥1晚，使用全自动元素分析装置(Elemental株式会社制、vario EL)对所得固体成分进行元素分析。由所测得的氮含量计算导入至丙烯酸树脂中的2-甲基丙烯酰氧基乙基异氰酸酯的含量，结果为0.59mmol/g。
另外，使用SD-8022/DP-8020/RI-8020(Tosoh株式会社制)，色谱柱使用GelpackGL-A150-S/GL-A160-S(日立化成株式会社制)，洗脱液使用四氢呋喃，进行GPC测定，结果是聚苯乙烯换算重均分子量为42万。
(扩展带的制作)
向上述丙烯酸树脂溶液(固体成分：100重量份)添加作为交联剂的以固体成分计为12.0g的多官能异氰酸酯(日本Polyurethane工业株式会社制、Coronate L、固体成分为75％)、作为光引发剂的1-羟基环己基苯基酮(BASF株式会社制、Irgacure 184)1.0g，进而按照总固体成分含量达到27质量％的方式添加乙酸乙酯，均匀地搅拌10分钟。之后，将所得溶液涂饰在保护膜(表面脱模处理聚对苯二甲酸乙二醇酯、厚度为25μm)上并干燥，形成粘合层。此时，制作干燥时的粘合层厚度为10μm或30μm的2种。进而，在基材膜(厚度为100μm)上层压粘合层面。之后，将所得的2种带在40℃下熟化4天。将粘合层为10μm的带作为扩展带A、将粘合层为30μm的带作为扩展带B。
此外，作为上述基材膜，使用依次层压有Himilan 1706(Du Pont-MitsuiPolychemicals株式会社制、离聚物树脂)、乙烯/1-己烯共聚物和丁烯/α-烯烃共聚物、及Himilan 1706的三层树脂膜。
另外，粘合层及保护膜与基材膜利用40℃的轧辊层压机进行层压，形成依次为保护膜/粘合层/基材膜的构成。作为扩展带进行使用时，将保护膜剥离后进行使用。
<扩展带上的被制成单片的半导体芯片的制作(工序1)>
(评价样品A)
在40℃下使用晶圆贴片装置(DM-300-H、株式会社J.C.M制)将8英寸硅晶片(厚度为250μm)层压在切割带上，利用刮刀、使用切割装置(DFD6361、株式会社Disco制)切割成5mm×5mm的尺寸。之后，使用UV曝光机(ML-320FSAT、Mikasa株式会社制)照射300mJ的UV，降低切割带的密合力，使用层压装置(V130、Nikko-materials株式会社制)将被制成单片的半导体芯片转移(40℃/0.5MPa/10秒的条件)至扩展带A上，制作评价样品A。将剥离了切割带的评价样品A固定在12英寸尺寸的切割环上。此时，初始的半导体芯片间隔约为50μm。
(评价样品B)
在40℃下使用晶圆贴片装置(DM-300-H、株式会社JCM制)将8英寸硅晶片(厚度为250μm)层压在扩展带B上，利用刮刀、使用切割装置(DFD6361、株式会社Disco制)切割成5mm×5mm的尺寸，制作评价样品B。将评价样品B固定在12英寸尺寸的切割环上。此时，初始的半导体芯片间隔约为50μm。
(评价样品C)
在40℃下使用晶圆贴片装置(DM-300-H、株式会社JCM制)将8英寸硅晶片(厚度为250μm)层压在切割带上，利用刮刀、使用切割装置(DFD6361、株式会社Disco制)切割成5mm×5mm的尺寸，制作评价样品C。此时，初始的半导体芯片间隔约为50μm。
(载体)
利用真空层压机(V130、Nikko-materials株式会社制)将临时固定材料层压在12英寸硅晶片(原本厚度为775μm)上之后，外形加工成晶片的形状，制作载体。层压条件是隔膜温度为80℃、台子为40℃、时间为60s、压力为0.5MPa。
(密封材料)
作为密封材料，使用CEL-400ZHF-40WG(日立化成株式会社制)。
(实施例1、2)
<工序2>
将评价样品A、B安装在12英寸扩展装置(大宫工业株式会社制、MX-5154FN)中，以顶起速度为100mm/秒、温度(台子温度)为50℃顶起1秒钟(顶起量：100mm)，将扩展带进行拉伸。此时，半导体的芯片间隔与评价样品A、B一起，从初始的约50μm扩大至约1mm。
<工序3>
用12英寸扩展用的夹环(株式会社TECHNOVISION制、GR-12)对经扩展带拉伸的评价样品A、B进行固定，保持张力。工序2和工序3是联动发生(在到达顶起100mm的同时、用夹环进行固定的装置)，因此工序2和工序3合起来在1秒内结束。
<工序4>
对保持了张力的评价样品A、B照射UV(UV曝光机ML-320FSAT、Mikasa株式会社制)后，使用真空层压机(V130、Nikko-materials株式会社制)在载体上层压半导体芯片面。层压条件是隔膜温度为60℃、台子温度为60℃、压力为0.5MPa、60秒。
<工序5>
仅将扩展带从层压后的评价样品A、B上剥离，制作在载体上(临时固定材料)排列有半导体芯片的评价样品A’、B’。由评价样品A、B制作的评价样品A’、B’均没有半导体芯片飞散或位置偏离，是良好的。此外，扩展带的剥离操作在室温(25℃)/10秒下进行。
<工序6及工序7>
使用上述密封材料，利用密封装置(CPM1180、TOWA株式会社制)将评价样品A’、B’密封。以密封的尺寸为12英寸晶片尺寸、厚度为350μm进行。密封材料的形状使用颗粒。方式以压缩模塑进行。密封条件为150℃/10分钟/37ton。之后，进行150℃/1h的固化。固化后，为了将载体剥离而进行180℃/5分钟加热处理，将载体剥离。
(比较例1)
利用倒装焊(LFB2301、株式会社新川制)将评价样品C从切割带上拾取，再配置于载体上。5mm×5mm尺寸的半导体芯片的一个边的压接时间(再配置时间)包含拾取在内以2秒进行。评价样品C上5mm×5mm尺寸的半导体芯片为约1250个(计算上为1256个左右，但切割时为5mm×5mm尺寸以下的周边部的芯片除外)，因此再配置需要2500秒。半导体芯片的间隔与评价样品A、B同样，为1mm。将再配置于载体的样品作为评价样品C’。
使用上述密封材料，利用密封装置(CPM1180、TOWA株式会社制)将评价样品C’密封。以密封的尺寸为12英寸晶片尺寸、厚度为350μm进行。密封材料的形状使用颗粒。方式以压缩模塑进行。密封条件为150℃/10分钟/37ton。之后，进行150℃/1h的固化。固化后，为了将载体剥离而进行180℃/5分钟加热处理，将载体剥离。
(i)半导体芯片间隔的测定方法
利用能够测长的显微镜(ECLIPSE-L、株式会社尼康制)测定半导体芯片与半导体芯片的间隔。测定是对中心部1点、周边部4点(以中心部为中心、上下左右各1点)的共5个点进行测长。半导体芯片间隔是5点的平均值。
(ii)密封工序(工序6)前后的半导体芯片间隔的位置偏离评价
利用与(i)相同的方法测定密封工序前后的半导体芯片间隔。与(i)同样地选择5点，在密封前后对同样的点进行测长。将共计5点的各半导体芯片间隔在密封工序前后明显变动大于10μm的样品作为NG评价，将10μm以内作为OK评价(良好)。
将实施例1、2及比较例1的相关评价结果汇总于表1中。
表1
本发明的制造方法(实施例1～2)与现有方法(比较例)相比，精度是同等(位置偏离评价)的，且生产率显著提高。
符号说明
1扩展带、1a粘合层、1b基材膜、2半导体芯片、3垫片(电路)、4固定用夹具、5载体、6密封材料、7再布线图案、8再布线层、9连接端子用垫片、10半导体封装件。

Claims (9)

1.一种扩展带，其为在半导体装置的制造方法中使用的扩展带，所述半导体装置的制造方法具备带扩展工序，该带扩展工序中，通过对扩展带一边加热一边进行拉伸，从而将固定在该扩展带上的、被制成单片的半导体芯片的间隔从100μm以下扩大至300μm以上，
其中，在所述带扩展工序中，固定有所述半导体芯片的区域的扩展带被加热，而扩展带的边缘部分未被加热，
所述扩展带在所述带扩展工序的加热温度下的拉伸应力为10MPa以下，并且室温下的拉伸应力比所述加热温度下的拉伸应力高5MPa以上。
2.根据权利要求1所述的扩展带，其中，所述半导体装置的制造方法进一步具备以下工序：
保持经拉伸的所述扩展带的张力的张力保持工序；
将保持了张力的所述扩展带上的所述半导体芯片转移至载体的转移工序；以及
将所述扩展带从转移至所述载体的所述半导体芯片上剥离的剥离工序。
3.根据权利要求1或2所述的扩展带，其具有基材层及粘合层。
4.根据权利要求3所述的扩展带，其中，所述粘合层由紫外线固化型的粘合剂构成。
5.一种半导体装置的制造方法，其具备带扩展工序，该带扩展工序中，通过对权利要求1～4中任一项所述的扩展带一边加热一边进行拉伸，从而将固定在该扩展带上的、被制成单片的半导体芯片的间隔从100μm以下扩大至300μm以上。
6.一种半导体装置的制造方法，其为具有在电路面上设置有垫片的半导体芯片的半导体装置的制造方法，其具备以下工序：
准备权利要求1或2所述的扩展带、和与所述电路面相反侧的面被固定在该扩展带上的多个所述半导体芯片的第1A工序；
通过对所述扩展带进行拉伸，从而扩大固定在所述扩展带上的多个所述半导体芯片的间隔的第2A工序；
保持经拉伸的所述扩展带的张力的第3A工序；
将多个所述半导体芯片按照所述电路面被固定在载体上的方式转移到载体上的第4A工序；
将所述扩展带从多个所述半导体芯片上剥离的第5A工序；
利用密封材料将所述载体上的多个所述半导体芯片密封的第6A工序；以及
将所述载体从被所述密封材料密封的多个半导体芯片上剥离的第7A工序。
7.一种半导体装置的制造方法，其为具有在电路面上设置有垫片的半导体芯片的半导体装置的制造方法，其具备以下工序：
准备权利要求1或2所述的扩展带、和所述电路面被固定在该扩展带上的多个所述半导体芯片的第1B工序；
通过对所述扩展带进行拉伸，从而扩大固定在所述扩展带上的多个所述半导体芯片的间隔的第2B工序；
保持经拉伸的所述扩展带的张力的第3B工序；
将多个所述半导体芯片按照与所述电路面相反侧的面被固定在载体上的方式转移到载体上的第4B工序；
将所述扩展带从多个所述半导体芯片上剥离的第5B工序；以及
利用密封材料将所述载体上的多个所述半导体芯片密封的第6B工序。
8.一种半导体装置的制造方法，其为具有在电路面上设置有垫片的半导体芯片的半导体装置的制造方法，其具备以下工序：
准备权利要求1或2所述的扩展带、和与所述电路面相反侧的面被固定在该扩展带上的多个所述半导体芯片的第1C工序；
通过对所述扩展带进行拉伸，从而扩大固定在所述扩展带上的多个所述半导体芯片的间隔的第2C工序；
保持经拉伸的所述扩展带的张力的第3C工序；
将多个所述半导体芯片按照所述电路面被固定在载体上的方式转移到载体上的第4C工序；
将所述扩展带从多个所述半导体芯片上剥离的第5C工序；
利用密封材料将所述载体上的多个所述半导体芯片密封的第6C工序；
将所述载体从被所述密封材料密封的多个半导体芯片上剥离的第7C工序；以及
对被所述密封材料密封的多个半导体芯片按照逐个半导体芯片地制成单片，形成多个半导体封装件的第8C工序。
9.一种半导体装置的制造方法，其为具有在电路面上设置有垫片的半导体芯片的半导体装置的制造方法，其具备以下工序：
准备权利要求1或2所述的扩展带、和电路面被固定在该扩展带上的多个所述半导体芯片的第1D工序；
通过对所述扩展带进行拉伸，从而扩大固定在所述扩展带上的多个所述半导体芯片的间隔的第2D工序；
保持经拉伸的所述扩展带的张力的第3D工序；
将多个所述半导体芯片按照与所述电路面相反侧的面被固定在载体上的方式转移到载体上的第4D工序；
将所述扩展带从多个所述半导体芯片上剥离的第5D工序；
利用密封材料将所述载体上的多个所述半导体芯片密封的第6D工序；
对密封材料进行研磨，使所述垫片露出的第7D工序；
将所述载体从被所述密封材料密封的多个半导体芯片上剥离的第8D工序；以及
对被所述密封材料密封的多个半导体芯片按照逐个半导体芯片地制成单片，形成多个半导体封装件的第9D工序。
CN201880033282.1A 2017-05-22 2018-05-18 半导体装置的制造方法及扩展带 Active CN110637355B (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2017101130 2017-05-22
JP2017-101122 2017-05-22
JP2017-101120 2017-05-22
JP2017101122 2017-05-22
JP2017101125 2017-05-22
JP2017-101130 2017-05-22
JP2017-101125 2017-05-22
JP2017-101127 2017-05-22
JP2017101127 2017-05-22
JP2017101120 2017-05-22
PCT/JP2018/019325 WO2018216621A1 (ja) 2017-05-22 2018-05-18 半導体装置の製造方法及びエキスパンドテープ

Publications (2)

Publication Number Publication Date
CN110637355A CN110637355A (zh) 2019-12-31
CN110637355B true CN110637355B (zh) 2023-12-05

Family

ID=64395633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880033282.1A Active CN110637355B (zh) 2017-05-22 2018-05-18 半导体装置的制造方法及扩展带

Country Status (5)

Country Link
JP (1) JP7173000B2 (zh)
KR (1) KR102571926B1 (zh)
CN (1) CN110637355B (zh)
TW (1) TWI799415B (zh)
WO (1) WO2018216621A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7438990B2 (ja) * 2019-01-31 2024-02-27 リンテック株式会社 エキスパンド方法及び半導体装置の製造方法
WO2020170366A1 (ja) * 2019-02-20 2020-08-27 日立化成株式会社 半導体装置の製造方法及びエキスパンドテープ
KR20210019199A (ko) * 2019-08-12 2021-02-22 (주)라이타이저 디스플레이 장치의 제조 방법 및 디스플레이 장치
KR102203639B1 (ko) * 2019-08-26 2021-01-15 (주)라이타이저 디스플레이 장치의 제조 방법 및 디스플레이 장치
JP7389331B2 (ja) * 2019-10-31 2023-11-30 日亜化学工業株式会社 発光デバイスの製造方法
WO2021102877A1 (zh) * 2019-11-29 2021-06-03 重庆康佳光电技术研究院有限公司 一种巨量转移的载板、巨量转移装置及其方法
JP7243606B2 (ja) * 2019-12-10 2023-03-22 Jsr株式会社 表示装置の製造方法、チップ部品の移設方法、および感放射線性組成物
JP7459576B2 (ja) 2020-03-12 2024-04-02 株式会社レゾナック パネル及びその製造方法、パネル製造用部材及びその製造方法、並びに半導体チップ
CN115335981A (zh) * 2020-03-27 2022-11-11 昭和电工材料株式会社 半导体封装件的制造方法
JP7415735B2 (ja) 2020-03-27 2024-01-17 株式会社レゾナック 半導体パッケージの製造方法
CN113571461A (zh) * 2021-07-02 2021-10-29 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法
WO2023032163A1 (ja) * 2021-09-03 2023-03-09 株式会社レゾナック 半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用
JP7188658B1 (ja) * 2021-09-27 2022-12-13 昭和電工マテリアルズ株式会社 半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786212A (ja) * 1993-07-27 1995-03-31 Lintec Corp ウェハ貼着用粘着シート
JP2011204932A (ja) * 2010-03-26 2011-10-13 Furukawa Electric Co Ltd:The ウエハ加工用テープ
JP2012222320A (ja) * 2011-04-14 2012-11-12 Nitto Denko Corp 発光素子転写シートの製造方法、発光装置の製造方法、発光素子転写シートおよび発光装置
JP2014036060A (ja) * 2012-08-07 2014-02-24 Sharp Corp 半導体装置の製造方法及び半導体装置の製造装置
CN104871295A (zh) * 2012-12-26 2015-08-26 日立化成株式会社 扩展方法、半导体装置的制造方法、及半导体装置
CN104916594A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体制造装置及半导体装置的制造方法
WO2016031684A1 (ja) * 2014-08-29 2016-03-03 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
JP2016127115A (ja) * 2014-12-26 2016-07-11 リンテック株式会社 半導体装置の製造方法
JP2017076748A (ja) * 2015-10-16 2017-04-20 リンテック株式会社 粘着シート及び半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005160A (ja) 2015-06-12 2017-01-05 古河電気工業株式会社 ウエハ加工用テープ
JP2017045935A (ja) 2015-08-28 2017-03-02 日立化成株式会社 接着シートとダイシングテープを用いる半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786212A (ja) * 1993-07-27 1995-03-31 Lintec Corp ウェハ貼着用粘着シート
JP2011204932A (ja) * 2010-03-26 2011-10-13 Furukawa Electric Co Ltd:The ウエハ加工用テープ
JP2012222320A (ja) * 2011-04-14 2012-11-12 Nitto Denko Corp 発光素子転写シートの製造方法、発光装置の製造方法、発光素子転写シートおよび発光装置
JP2014036060A (ja) * 2012-08-07 2014-02-24 Sharp Corp 半導体装置の製造方法及び半導体装置の製造装置
CN104871295A (zh) * 2012-12-26 2015-08-26 日立化成株式会社 扩展方法、半导体装置的制造方法、及半导体装置
CN104916594A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体制造装置及半导体装置的制造方法
WO2016031684A1 (ja) * 2014-08-29 2016-03-03 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
JP2016127115A (ja) * 2014-12-26 2016-07-11 リンテック株式会社 半導体装置の製造方法
JP2017076748A (ja) * 2015-10-16 2017-04-20 リンテック株式会社 粘着シート及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR20200010203A (ko) 2020-01-30
TW201901775A (zh) 2019-01-01
CN110637355A (zh) 2019-12-31
TWI799415B (zh) 2023-04-21
JP7173000B2 (ja) 2022-11-16
KR102571926B1 (ko) 2023-08-28
JPWO2018216621A1 (ja) 2020-03-26
WO2018216621A1 (ja) 2018-11-29

Similar Documents

Publication Publication Date Title
CN110637355B (zh) 半导体装置的制造方法及扩展带
KR101516028B1 (ko) 플립 칩형 반도체 이면용 필름
KR101688236B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101823676B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
US6946328B2 (en) Method for manufacturing semiconductor devices
KR101411080B1 (ko) 웨이퍼 가공용 점착 테이프
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
KR20150138835A (ko) 다이싱 테이프 일체형 반도체 이면용 필름
US8796076B2 (en) Stacked semiconductor devices and fabrication method/equipment for the same
US10015888B2 (en) Interconnect joint protective layer apparatus and method
KR101539471B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR20140116204A (ko) 플립 칩형 반도체 장치의 제조 방법
KR20110074471A (ko) 플립 칩형 반도체 후면용 필름
KR20120011780A (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
KR20140127760A (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
TWI686853B (zh) 附剝離襯墊之遮罩一體型表面保護帶
TWI819172B (zh) 電子零件封裝的製造方法
KR20150075028A (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
TWI648369B (zh) 切晶黏晶膜、半導體裝置之製造方法及半導體裝置
CN112004899A (zh) 粘着性膜及电子装置的制造方法
TWI648368B (zh) Film, dicing die, film manufacturing method, and semiconductor device
KR20160129758A (ko) 반도체 소자의 이면을 보호하기 위한 이면 보호 필름, 일체형 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법
CN115605556B (zh) 粘着性层叠膜和电子装置的制造方法
KR102401808B1 (ko) 다이싱 다이 본딩 테이프 및 반도체 장치의 제조 방법
KR20160016854A (ko) 시트상 수지 조성물, 이면 연삭용 테이프 일체형 시트상 수지 조성물, 다이싱 테이프 일체형 시트상 수지 조성물, 반도체 장치의 제조 방법, 및 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Lishennoco Co.,Ltd.

Address before: Tokyo

Applicant before: HITACHI CHEMICAL Co.,Ltd.

GR01 Patent grant
GR01 Patent grant