CN110611496B - 时脉数据回复装置与相位控制方法 - Google Patents
时脉数据回复装置与相位控制方法 Download PDFInfo
- Publication number
- CN110611496B CN110611496B CN201810611645.7A CN201810611645A CN110611496B CN 110611496 B CN110611496 B CN 110611496B CN 201810611645 A CN201810611645 A CN 201810611645A CN 110611496 B CN110611496 B CN 110611496B
- Authority
- CN
- China
- Prior art keywords
- signal
- value
- clock
- phase
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000011084 recovery Methods 0.000 title claims abstract description 20
- 238000007405 data analysis Methods 0.000 claims abstract description 10
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 21
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 14
- 238000005070 sampling Methods 0.000 description 9
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 8
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 8
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
一种时脉数据回复装置与相位控制方法。时脉数据回复装置包含数据分析电路***、回路滤波器电路***、相位旋转器电路***、多工器电路***以及相位内插电路***。数据分析电路***根据第一时脉信号与第二时脉信号分析输入数据，以产生误差信号。回路滤波器电路***根据该误差信号更新一调整信号。相位旋转器电路***在调整信号被更新时根据调整信号以及多个限制值调整多个旋转信号。多工器电路***根据多个第三时脉信号输出这些旋转信号中的一者为一相位控制信号。相位内插电路***根据该相位控制信号以及多个第四时脉信号调整第一与第二时脉信号。本案的装置与方法可使用操作于较低频率的相位旋转器来控制相位内插电路***产生较快的时脉信号。
Description
技术领域
本案是有关于一种时脉数据回复装置，且特别是有关于应用于高速应用的数据回复装置与其相位控制方法。
背景技术
由于制程技术快速发展，而使集成电路的操作速度有了大幅的提升。在高速传输的通讯***中，时脉数据回复(Clock and Data Recovery,CDR)电路常被用来确保可以正确地读取所传输的输入数据。随着频宽越来越大，CDR电路中的内部电路需要操作在较快的速度，且需要提供够广的相位调整范围以符合目前需求。然而，随着操作速度的要求越来越高，将造成CDR电路中的内部电路实现不易。
发明内容
为了解决上述问题，本案的一些态样是于提供一种时脉数据回复装置，其包含数据分析电路***、回路滤波器电路***、相位旋转器电路***、多工器电路***以及相位内插电路***。数据分析电路***用以根据一第一时脉信号与一第二时脉信号分析一输入数据，以产生一误差信号。回路滤波器电路***用以根据该误差信号更新一调整信号。相位旋转器电路***用以在该调整信号被更新时根据该调整信号以及多个限制值调整多个旋转信号，其中所述多个旋转信号分别对应于多个相位区间。多工器电路***用以根据多个第三时脉信号输出所述多个旋转信号中的一者为一相位控制信号。相位内插电路***用以根据该相位控制信号以及多个第四时脉信号调整该第一时脉信号与该第二时脉信号，其中所述多个第三时脉信号的相位彼此不同，且所述多个第四时脉信号的相位彼此不同。
于一些实施例中，该相位旋转器电路***包含多个计数电路。多个计数电路用以根据该调整信号以及所述多个限制值调整所述多个旋转信号，且所述多个计数电路包含第一计数电路。第一计数电路用以根据所述多个限制值中的一第一限制值与该调整信号的一前次信号值以及一当前信号值调整所述多个旋转信号中的一第一旋转信号。
于一些实施例中，第一计数电路包含限制器、减法器、加法器与计数器。限制器用以比较该第一限制值与该调整信号的该当前信号值以输出该第一限制值或该调整信号的该当前信号值为一第一信号值。减法器用以在调整信号的该前次信号值大于该第一限制值时相减该调整信号的该前次信号值与该第一限制值以产生该回授信号值。加法器用以相加该回授信号值与该第一信号值以输出触发信号。计数器用以根据触发信号执行一或多次计数操作，以产生第一旋转信号。
于一些实施例中，在该调整信号的该当前信号值小于或等于该第一限制值时，该限制器输出该调整信号的该当前信号值为该第一信号值，且在该调整信号大于该第一限制值时，该限制器输出该第一限制值为该第一信号值。
于一些实施例中，所述多个第三时脉信号的频率低于所述多个第四时脉信号的频率。
于一些实施例中，在该调整信号被更新时，该多工器电路***根据所述多个第三时脉信号挑选所述多个旋转信号中的该者，以逐步地更新该相位控制信号。
本案的一些实施态样用于提供一种相位控制方法，其包含下列操作：根据一第一时脉信号与一第二时脉信号分析一输入数据，以产生一误差信号；根据该误差信号更新一调整信号；在该调整信号被更新时，通过多个计数电路根据该调整信号以及多个限制值调整多个旋转信号，其中所述多个旋转信号分别对应于多个不同的相位区间；根据多个第三时脉信号输出所述多个旋转信号中的一者为一相位控制信号；以及根据该相位控制信号以及多个第四时脉信号内插出该第一时脉信号与该第二时脉信号，其中所述多个第三时脉信号的相位彼此不同，且所述多个第四时脉信号的相位彼此不同。
于一些实施例中，调整所述多个旋转信号包含：通过所述多个计数电路中的一第一计数电路根据所述多个限制值中的一第一限制值与与该调整信号的一前次信号值以及一当前信号值调整所述多个旋转信号中的一第一旋转信号。
于一些实施例中，调整该第一旋转信号包含：通过该第一计数电路的一限制器比较该第一限制值与该调整信号的该当前信号值，以输出该第一限制值或该调整信号的该当前信号值为一第一信号值；在调整信号的该前次信号值大于该第一限制值时，通过该第一计数电路的一减法器相减该调整信号的该前次信号值与该第一限制值以产生一回授信号值；通过该第一计数电路的一加法器相加该回授信号值与该第一信号值以输出该第一旋转信号；以及通过该第一计数电路的一计数器根据该触发信号执行一或多次计数操作，以产生该第一旋转信号。
于一些实施例中，在该调整信号的该当前信号值小于或等于该第一限制值时，该限制器输出该调整信号的该当前信号值为该第一信号值，且在该调整信号大于该第一限制值时，该限制器输出该第一限制值为该第一信号值。
综上所述，本案所提供的时脉数据回复装置与其相位控制方法可使用操作于较低频率的相位旋转器来控制相位内插电路***产生较快的时脉信号。如此，实作上的电路需求可被降低。同时，相位内插电路***可逐步地调整至预期的相位区间以避免时脉信号受到突波的影响。此外，本案提供的相位控制方式可通过调整相关电路设置来提供更广的相位控制范围。
附图说明
为让本揭示内容的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1为根据本案一些实施例所绘示的一种时脉数据回复装置的示意图；
图2为根据本案一些实施例所绘示图1中计数电路的示意图；
图3为根据本案一些实施例所绘示的如图1中多个信号的波形示意图；以及
图4为根据本案的一些实施例所绘示的一种相位控制方法的流程图。
具体实施方式
本文所使用的所有词汇具有其通常的意涵。上述的词汇在普遍常用的字典中的定义，在本说明书的内容中包含任一于此讨论的词汇的使用例子仅为示例，不应限制到本揭示内容的范围与意涵。同样地，本揭示内容亦不仅以于此说明书所示出的各种实施例为限。
在本文中，使用第一、第二与第三等等的词汇，是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此，在下文中的一第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块，而不脱离本案的本意。本文中所使用的“与/或”包含一或多个相关联的项目中的任一者以及所有组合。
关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
于本文中，用语“电路***(circuitry)”泛指包含一或多个电路(circuit)所形成的单一***。用语“电路”泛指由一或多个晶体管与/或一或多个主被动元件按一定方式连接以处理信号的物件。
参照图1，图1为根据本案一些实施例所绘示的一种时脉数据回复装置100的示意图。在一些实施例中，时脉数据回复装置可应用于采用快捷外设互联标准(PCI-E)等协定的收发器，但本案并不以此为限。
于一些实施例中，时脉数据回复装置100包含数据分析电路***110、回路滤波器电路***120、相位旋转器电路***130、多工器电路***140以及相位内插电路***150。数据分析电路***110用以根据时脉信号CLK-I以及时脉信号CLK-Q分析输入数据DIN，以产生误差信号VE。
于一些实施例中，数据分析电路***110包含数据取样电路111、边缘取样电路112以及相位侦测电路113。数据取样电路111用以根据时脉信号CLK-I对输入数据DIN的数据值进行取样，以产生数据信号SD。边缘取样电路112根据时脉信号CLK-Q对输入数据DIN的上升边缘或下降边缘进行取样，以产生边缘信号SE。于一些实施例中，上述的时脉信号CLK-I与时脉信号CLK-Q两者之间的相位差约设置为90度。
相位侦测电路113耦接至数据取样电路111与边缘取样电路112，以分别接收数据信号SD与边缘信号SE。于一些实施例中，相位侦测电路113用以比较数据信号SD与边缘信号SE之间的相位差，以产生误差信号VE。相位侦测电路113可为各种架构的相位侦测器。例如，在不同实施例中，相位侦测电路113可为Hogge相位侦测器、Bang-Bang相位侦测器、Alexander相位侦测器等等，但本案并不以此为限。
回路滤波器电路***120耦接至数据分析电路***110，以接收误差信号VE。于一些实施例中，回路滤波器电路***120用以根据误差信号VE更新调整信号VA，并输出调整信号VA至相位旋转器电路***130。
于一些实施例中，回路滤波器电路***120包含比例通道(未绘示)以及积分通道(未绘示)以及累加器(未绘示)。比例通道用以根据误差信号VE决定时脉信号CLK-I与时脉信号CLK-Q两者之间的相位误差。积分通道用以根据误差信号VE决定时脉信号CLK-I与时脉信号CLK-Q两者之间的频率误差。累加器耦接至比例通道以及积分通道，以根据前述的相位误差以及频率误差更新调整信号VA。于一些实施例中，比例通道可由放大器电路与/或乘法器电路等等元件实现。于一些实施例中，积分通道可由乘法器电路与/或至少二阶的积分器等等元件实现。上述关于回路滤波器电路***120的实施方式用于示例，各种类型的回路滤波器电路***120皆为本案所涵盖的范围。
相位旋转器电路***130耦接至回路滤波器电路***120，以接收调整信号VA。于一些实施例中，相位旋转器电路***130用以在调整信号VA被更新时根据调整信号VA以及多个限制值T1～T4调整多个旋转信号SR1～SR4。于一些实施例中，多个旋转信号SR1～SR4分别对应于多个相位区间(如后图3所示)。
于一些实施例中，调整信号VA的数值指示时脉信号CLK-I与CLK-Q的相位应被调整几个相位区间。于一些实施例中，调整信号VA的数值设置为-4～+4之间，但本案并不以此为限。例如，当调整信号VA的数值为+1时，代表时脉信号CLK-I与CLK-Q的相位应增加1个相位区间；反之，当调整信号VA的数值为-1时，代表时脉信号CLK-I与CLK-Q的相位应减少1个相位区间。相位旋转器电路***130可基于调整信号VA以及多个限制值T1～T4调整多个旋转信号SR1～SR4，以调整时脉信号CLK-I与CLK-Q应对应至的相位区间。
于一些实施例中，相位旋转器电路***130包含多个计数电路131～134。多个计数电路131～134每一者可根据多个限制值T1～T4中的一对应者与调整信号VA输出多个旋转信号SR1～SR4中的一对应者。举例而言，计数电路131根据限制值T1与调整信号VA输出旋转信号SR1。计数电路132根据限制值T2与调整信号VA输出旋转信号SR2。依此类推，可了解多个计数电路131～134、多个限制值T1～T4与多个旋转信号SR1～SR4之间的对应关系。多个计数电路131～134的运作方式将于后述内容参照图2～图3说明。
多工器电路***140耦接至相位旋转器电路***130，以接收多个旋转信号SR1～SR4。于一些实施例中，多工器电路***140根据多个时脉信号CLK1～CLK4(如后图3所示)将多个旋转信号SR1～SR4中的一者输出为相位控制信号SPC。其中，多个时脉信号CLK1～CLK4的频率相同，但其相位彼此不同。例如，如后图3所示，多个时脉信号CLK1～CLK4的相位依序相差约90度。
相位内插电路***150耦接至多工器电路***140以接收相位控制信号SPC。于一些实施例中，相位内插电路***150根据相位控制信号SPC以及多个时脉信号CK一并调整时脉信号CLK-I与CLK-Q的相位，其中多个时脉信号CK的相位彼此不同，且多个时脉信号CLK1～CLK4的频率低于多个时脉信号CK的频率。或者，于一些实施例中，多工器电路***140可包含两个多工器电路(未绘示)。其中一多工器电路输出用以调整时脉信号CLK-I的相位控制信号SPC，且相位内插电路***150可根据此相位控制信号SPC与多个时脉信号CK调整时脉信号CLK-I的相位。另一多工器电路输出用以调整时脉信号CLK-Q的另一相位控制信号SPC，且相位内插电路***150可根据此另一相位控制信号SPC与多个时脉信号CK调整时脉信号CLK-Q的相位。
于一些实施例中，相位内插电路***150包含多个输入对(未绘示)与电流源电路(未绘示)。多个输入对耦接至电流源电路，并根据多个时脉信号CK选择性导通。电流源电流包含多个开关，这些开关根据相位控制信号SPC选择性导通以决定关联于这些输入对的一电流比例。如此，多个输入对可根据此电流比例而自多个时脉信号CK内插出期望的时脉信号CLK-I与CLK-Q。上述关于相位内插电路***150的设置方式仅为示例，相位内插电路***150的各种设置方式皆为本案所涵盖的范围。
参照图2，图2为根据本案一些实施例所绘示图1中计数电路131的示意图。为易于理解，图2中与图1相类似的元件将指定为相同标号。
如图2所示，于一些实施例中，计数电路131用以根据限制值T1与回授信号值F1调整旋转信号SR1。于一些实施例中，回授信号值F1为调整信号VA的前次信号值与限制值T1之间的差。
详细而言，于一些实施例中，计数电路131包含限制器201、减法器202、加法器203以及计数器204。限制器201用以比较限制值T1以及调整信号VA，以输出信号值SV1。当调整信号VA的当前信号值小于或等于限制值T1时，限制器201将调整信号VA的当前信号值输出为信号值SV1；反之，当调整信号VA大于限制值T1时，限制器201将限制值T1输出为信号值SV1。减法器202用以在调整信号VA的前次信号值大于限制值T1时相减调整信号VA的前次信号值与限制值T1，以产生回授信号值F1。加法器203耦接至限制器201与减法器202，以接收回授信号值F1以及信号值SV1。加法器203用以相加回授信号值F1以及信号值SV1以产生触发信号TR1。计数器204耦接至加法器203以接收触发信号TR1。计数器204可根据触发信号TR1执行一或多次的计数操作，以产生旋转信号SR1。举例而言，于初始时，旋转信号SR1的信号值(例如为0000)对应至“相位区间0”。当触发信号TR1为+1时，计数器204可执行1次的计数操作以将旋转信号SR1的信号值增加1(即0000增加至0001)以对应至“相位区间1”。依此类推，若下一次触发信号TR1为+3时，计数器204可执行3次的计数操作以将旋转信号SR1的信号值增加3(即0001增加至0100)以对应至“相位区间4”。于一些实施例中，限制器201可包含比较器。于一些实施例中，减法器202与/或加法器203可包含由一或多个数字电路所实现的运算电路。于一些实施例中，计数器204可由上数/下数计数器电路实现。于一些实施例中，限制器201、减法器202与加法器203可根据时脉信号CLK1运作。于一些实例中，计数电路131可还包含一暂存器(未绘示)，其用以储存调整信号VA的前次信号值或是储存减法器202的运算结果。
其他计数电路132～134的设置方式相同于图2的计数电路131。例如，以计数电路132为例，可采用上述的电路设置方式并将限制值T1置换为限制值T2以产生旋转信号SR2。依此类推，可得知所有计数电路131～134的实施方式，故于此不再重复赘述。上述关于计数电路131的电路设置方式仅为示例，其他各种可实施相同功能的设置方式亦为本案所涵盖的范围。
参照图3，图3为根据本案一些实施例所绘示的如图1中多个信号的波形示意图。于一些实施例中，多个计数电路131～134根据时脉信号CLK1运作。换言之，在时脉信号CLK1的每一周期(如周期P1～P4)内，若调整信号VA有被更新，多个计数电路131～134将相应调整多个旋转信号SR1～SR4至对应的相位区间。
于一些实施例中，多个计数电路133～134设置以在延迟一预定时间TD后输出旋转信号SR3～SR4。通过设置预定时间TD，可确保多工器电路***140皆是将旋转信号SR1～SR4中被选取者的数据中间值输出为相位控制信号SPC。上述的预定时间TD的时间长度可为0至一任意值，并可依据实际设计需求相应调整。于一些实施例中，多个限制值T1～T4分别设置为1、2、3、4，但本案并不以此为限。
如图3所示，在周期P1内，调整信号VA的信号值为+0。由于调整信号VA的当前信号值+0皆小于多个限制值T1～T4，多个计数电路131～134中的限制器(如为限制器201)皆将调整信号VA的当前信号值+0输出为信号值(如为信号值SV1)。由于调整信号VA并无前次信号值，多个计数电路131～134中的减法器(即减法器202)不产生回授信号值F1。如此，多个计数电路131～134的加法器(即加法器203)皆输出信号值0的触发信号TR1。据此，多个计数电路131～134中的计数器(即计数器204)皆不执行计数操作，以产生具有对应至“相位区间0”的信号值的多个旋转信号SR1～SR4。据此，在周期P1结束时，多工器电路***140可根据多个时脉信号CLK1～CLK4输出具有对应至“相位区间0”的信号值的相位控制信号SPC。
在周期P2内，调整信号VA的当前信号值被更新为+1。由于调整信号VA的当前信号值+1皆小于或等于多个限制值T1～T4，多个计数电路131～134中的限制器(如为限制器201)皆将调整信号VA的当前信号值+1输出为信号值(即信号值SV1)。此外，由于调整信号VA的前次信号值+0不大于限制值T1～T4，故多个计数电路131～134中的减法器(即减法器202)不产生回授信号值F1。如此，多个计数电路131～134的加法器(即加法器203)皆输出信号值1的触发信号TR1。据此，多个计数电路131～134中的计数器(即计数器204)皆执行一次计数操作，以将多个旋转信号SR1～SR4自对应至“相位区间0”的信号值更新至对应至“相位区间1”的信号值。
据此，在周期P2内，当多个时脉信号CLK1～CLK4的数据值依序为“1100”时，多工器电路***140将旋转信号SR1输出为相位控制信号SPC。当多个时脉信号CLK1～CLK4的数据值依序为“0110”时，多工器电路***140将旋转信号SR2输出为相位控制信号SPC。当多个时脉信号CLK1～CLK4的数据值依序为“0011”时，多工器电路***140将旋转信号SR3输出为相位控制信号SPC。如此，在周期P2结束时，多工器电路***140可输出具有对应至“相位区间1”的信号值的相位控制信号SPC。
在周期P3内，调整信号VA的当前信号值被更新为+3。由于调整信号VA的当前信号值+3皆小于或等于多个限制值T3～T4，多个计数电路133～134中的限制器(如为限制器201)皆将调整信号VA的当前信号值+3输出为信号值(如为信号值SV1)。由于调整信号VA的前次信号值+1不大于限制值T3～T4，故多个计数电路133～134中的减法器(如为减法器202)不产生回授信号值F1。如此，多个计数电路133～134的加法器(如为加法器203)皆输出信号值+3的触发信号TR1。据此，多个计数电路133～134中的计数器(即计数器204)皆执行3次计数操作，以将多个旋转信号SR3～SR4自对应至『相位区间1』的信号值更新至对应至“相位区间4”的信号值。
此外，由于调整信号VA的当前信号值+3大于限制值T1，计数电路131中的限制器201将限制值T1输出为信号值SV1。由于调整信号VA的前次信号值+1不大于限制值T1，故计数电路131中的减法器202不产生回授信号值F1。如此，计数电路131中的加法器203输出信号值+1(即限制值T1)的触发信号TR1。据此，计数电路131中的计数器204执行1次计数操作，以将旋转信号SR1自对应至“相位区间1”的信号值更新至对应至“相位区间2”的信号值。
同理，由于调整信号VA的当前信号值+3大于限制值T2，计数电路132中的限制器(如为限制器201)将限制值T2输出为信号值(例如为信号值SV1)。由于调整信号VA的前次信号值+1不大于限制值T2，故计数电路132中的减法器(即减法器202)不产生回授信号值F1。如此，计数电路132的加法器(即加法器203)输出信号值+2(即限制值T2)的触发信号TR1。据此，计数电路132中的计数器(即计数器204)执行2次计数操作，以将旋转信号SR2自对应至“相位区间1”的信号值更新至对应至“相位区间3”的信号值。
据此，在周期P3内，当多个时脉信号CLK1～CLK4的数据值依序为“1001”时，多工器电路***140将旋转信号SR4输出为相位控制信号SPC。当多个时脉信号CLK1～CLK4的数据值依序为“1100”时，多工器电路***140将旋转信号SR1输出为相位控制信号SPC。依此类推，在周期P3结束时，多工器电路***140可输出具有对应至“相位区间4”的信号值的相位控制信号SPC。
在周期P4内，调整信号VA的当前信号值被更新为+2。由于调整信号VA的当前信号值+2皆小于多个限制值T3～T4，多个计数电路133～134中的限制器(如为限制器201)皆将调整信号VA的当前信号值+2输出为信号值(如为信号值SV1)。由于调整信号VA的前次信号值+3不大于限制值T3～T4，故多个计数电路133～134中的减法器(即减法器202)不产生回授信号值F1。如此，多个计数电路133～134的加法器(即加法器203)皆输出信号值+2的触发信号TR1。据此，多个计数电路133～134中的计数器(即计数器204)皆执行2次计数操作，以将多个旋转信号SR3～SR4自对应至“相位区间4”的信号值更新至对应至“相位区间6”的信号值。
此外，由于调整信号VA的前次信号值+3大于限制值T1，计数电路131中的减法器202产生数值为+2的回授信号值F1。由于调整信号VA的当前信号值+2大于限制值T1，计数电路131中的限制器201将限制值T1输出为信号值SV1。据此，计数电路131中的加法器203输出信号值+3的触发信号TR1。如此，计数电路131中的计数器204执行3次计数操作，以将旋转信号SR1自对应至“相位区间2”的信号值更新至对应至“相位区间5”的信号值。
同理，由于调整信号VA的前次信号值+3大于限制值T2，计数电路132中的减法器产生数值为+1的回授信号值。由于调整信号VA的当前信号值+2小于或等于限制值T2，计数电路132中的限制器将调整信号VA的当前信号值+2输出为信号值(如SV1)。据此，计数电路132中的加法器(如为加法器203)输出信号值+3的触发信号TR1。如此，计数电路132中的计数器(如为计数器204)执行3次计数操作，以将旋转信号SR2自对应至“相位区间3”的信号值更新至对应至“相位区间6”的信号值。
据此，在周期P4内，多工器电路***140可将相位控制信号SPC依序自对应于“相位区间4”的信号值调整至对应于“相位区间6”的信号值。
在一些相关技术中，在每次侦测到相位需要被调整时，相位控制信号的信号值所对应的相位区间可能会直接切换至所需的相位区间。在这些技术中，相位控制信号的信号值所对应的相位区间可能一次切换过多的相位区间。如此，相位内插器在运作时可能会产生突波(spike)，降低整体***效能。此外，随着操作速度越来越快，相位旋转器可能需要操作在较快的频率，造成相位旋转器的实现不易。
相较于上述技术，通过相位旋转器电路***130以及多工器电路***140，如图3所示，在每一次调整信号VA被更新的期间(即周期P1～P4)内，相位控制信号SPC的信号值所对应的相位区间可以逐步地被切换至所需的相位区间。如此，可避免时脉信号CLK-I与CLK-Q上发生突波。于一些实施例中，图1中的时脉信号CLK1～CLK4的频率为2千兆赫(GHz)，且时脉信号CK的频率为8GHz。如先前所述，相位旋转器电路***130可根据时脉信号CLK1运作。换言之，相位旋转器电路***130可采用操作速度较低的数字电路实现，以控制相位内插电路***150来产生较快速度的时脉信号。如此，相位旋转器电路***130的实施难度可以下降。
应当理解，上述关于时脉信号CLK1～CLK4的设置方式、频率以及数量皆用于示例，本案并不以此为限。根据不同应用与设计考量，时脉信号CLK1～CLK4的设置方式、频率以及数量可在相应调整。根据上述的实施例，通过调整相关电路设置，例如为增加计数电路131～134的数量、改变每次相位区间更新的间距与/或增加时脉信号CLK1～CLK4的数量，时脉数据回复装置100可提供更广的相位控制范围。
图4为根据本案的一些实施例所绘示的一种相位控制方法400的流程图。为易于理解，相位控制方法400将参照前述各附图进行描述。
于操作S410，数据分析电路***110根据时脉信号CLK-I以及时脉信号CLK-Q分析输入数据DIN，以产生误差信号VE。例如，如前述图1所示，通过数据取样电路111、边缘取样电路112以及相位侦测电路113的协同运作，可根据数据信号SD与边缘信号SE之间的相位差产生误差信号VE。
于操作S420，回路滤波器电路***120用根据误差信号VE更新调整信号VA，并输出调整信号VA至相位旋转器电路***130。于操作S430，相位旋转器电路***130在调整信号VA被更新时根据调整信号VA以及多个限制值T1～T4调整多个旋转信号SR1～SR4。
例如，如先前图2～图3所示，在多个周期P1～P4内，响应于更新后的调整信号VA，多个计数电路131～134产生对应至多个相位区间的多个旋转信号SR1～SR4。
于操作S440，多工器电路***140根据多个时脉信号CLK1～CLK4将多个旋转信号SR1～SR4中的一者输出为相位控制信号SPC。例如，如先前图3所示，在周期P2内，多工器电路***140可依据多个时脉信号CLK1～CLK4依序将旋转信号SR1、旋转信号SR2以及旋转信号SR3输出为相位控制信号SPC。
于操作S450中，相位内插电路***150根据相位控制信号SPC以及多个时脉信号CK调整时脉信号CLK-I与CLK-Q的相位。
上述相位控制方法400的多个步骤仅为示例，并非限定需依照此示例中的顺序执行。在不违背本揭示内容的各实施例的操作方式与范围下，在相位控制方法400下的各种操作当可适当地增加、替换、省略或以不同顺序执行。
综上所述，本案所提供的时脉数据回复装置与其相位控制方法可使用操作于较低频率的相位旋转器来控制相位内插电路***产生较快的时脉信号。如此，实作上的电路需求可被降低。同时，相位内插电路***可逐步地调整至预期的相位区间以避免时脉信号受到突波的影响。此外，本案提供的相位控制方式可通过调整相关电路设置来提供更广的相位控制范围。
虽然本案已以实施方式揭露如上，然其并非限定本案，任何熟悉此技艺者，在不脱离本案的精神和范围内，当可作各种的更动与润饰，因此本案的保护范围当视所附的权利要求书所界定的范围为准。
Claims (8)
1.一种时脉数据回复装置，其特征在于，包含：
一数据分析电路***，用以根据一第一时脉信号与一第二时脉信号分析一输入数据，以产生一误差信号；
一回路滤波器电路***，用以根据该误差信号更新一调整信号；
一相位旋转器电路***，用以在该调整信号被更新时根据该调整信号以及多个限制值调整多个旋转信号，其中所述多个旋转信号分别对应于多个不同的相位区间，该相位旋转器电路***包含：
多个计数电路，用以根据该调整信号以及所述多个限制值调整所述多个旋转信号，且所述多个计数电路包含：
一第一计数电路，用以根据所述多个限制值中的一第一限制值与该调整信号的一前次信号值以及一当前信号值调整所述多个旋转信号中的一第一旋转信号；
一多工器电路***，用以根据多个第三时脉信号输出所述多个旋转信号中的一者为一相位控制信号；以及
一相位内插电路***，用以根据该相位控制信号以及多个第四时脉信号调整该第一时脉信号与该第二时脉信号，其中所述多个第三时脉信号的相位彼此不同，且所述多个第四时脉信号的相位彼此不同。
2.根据权利要求1所述的时脉数据回复装置，其特征在于，该第一计数电路包含：
一限制器，用以比较该第一限制值与该调整信号的该当前信号值以输出该第一限制值或该调整信号的该当前信号值为一第一信号值；
一减法器，用以在调整信号的该前次信号值大于该第一限制值时相减该调整信号的该前次信号值与该第一限制值以产生一回授信号值；
一加法器，用以相加该回授信号值与该第一信号值以输出一触发信号；以及
一计数器，用以根据该触发信号执行一或多次计数操作，以产生该第一旋转信号。
3.根据权利要求2所述的时脉数据回复装置，其特征在于，在该调整信号的该当前信号值小于或等于该第一限制值时，该限制器输出该调整信号的该当前信号值为该第一信号值，且在该调整信号大于该第一限制值时，该限制器输出该第一限制值为该第一信号值。
4.根据权利要求1所述的时脉数据回复装置，其特征在于，所述多个第三时脉信号的频率低于所述多个第四时脉信号的频率。
5.根据权利要求1所述的时脉数据回复装置，其特征在于，在该调整信号被更新时，该多工器电路***根据所述多个第三时脉信号挑选所述多个旋转信号中的该者，以逐步地更新该相位控制信号。
6.一种相位控制方法，其特征在于，包含：
根据一第一时脉信号与一第二时脉信号分析一输入数据，以产生一误差信号；
根据该误差信号更新一调整信号；
在该调整信号被更新时，通过多个计数电路根据该调整信号以及多个限制值调整多个旋转信号，包含：
通过所述多个计数电路中的一第一计数电路根据所述多个限制值中的一第一限制值与该调整信号的一前次信号值以及一当前信号值调整所述多个旋转信号中的一第一旋转信号，其中所述多个旋转信号分别对应于多个不同的相位区间；
根据多个第三时脉信号输出所述多个旋转信号中的一者为一相位控制信号；以及
根据该相位控制信号以及多个第四时脉信号内插出该第一时脉信号与该第二时脉信号，其中所述多个第三时脉信号的相位彼此不同，且所述多个第四时脉信号的相位彼此不同。
7.根据权利要求6所述的相位控制方法，其特征在于，调整该第一旋转信号包含：
通过该第一计数电路的一限制器比较该第一限制值与该调整信号的该当前信号值，以输出该第一限制值或该调整信号的该当前信号值为一第一信号值；
在调整信号的该前次信号值大于该第一限制值时，通过该第一计数电路的一减法器相减该调整信号的该前次信号值与该第一限制值以产生一回授信号值
通过该第一计数电路的一加法器相加该回授信号值与该第一信号值以输出一触发信号；以及
通过该第一计数电路的一计数器根据该触发信号执行一或多次计数操作，以产生该第一旋转信号。
8.根据权利要求7所述的相位控制方法，其特征在于，在该调整信号的该当前信号值小于或等于该第一限制值时，该限制器输出该调整信号的该当前信号值为该第一信号值，且在该调整信号大于该第一限制值时，该限制器输出该第一限制值为该第一信号值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810611645.7A CN110611496B (zh) | 2018-06-14 | 2018-06-14 | 时脉数据回复装置与相位控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810611645.7A CN110611496B (zh) | 2018-06-14 | 2018-06-14 | 时脉数据回复装置与相位控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110611496A CN110611496A (zh) | 2019-12-24 |
| CN110611496B true CN110611496B (zh) | 2023-04-07 |
Family
ID=68887475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810611645.7A Active CN110611496B (zh) | 2018-06-14 | 2018-06-14 | 时脉数据回复装置与相位控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110611496B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201541922A (zh) * | 2014-04-17 | 2015-11-01 | Global Unichip Corp | 時脈資料回復電路與方法 |
| TW201614959A (en) * | 2014-10-15 | 2016-04-16 | Global Unichip Corp | Clock and data recovery circuit and method |
| CN106888013A (zh) * | 2015-12-16 | 2017-06-23 | 瑞昱半导体股份有限公司 | 时脉及数据恢复装置及方法 |
| TWI601404B (zh) * | 2016-04-25 | 2017-10-01 | 創意電子股份有限公司 | 時脈資料回復裝置與方法 |
| CN107306178A (zh) * | 2016-04-25 | 2017-10-31 | 创意电子股份有限公司 | 时脉数据回复装置与方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004014695B4 (de) * | 2003-03-26 | 2007-08-16 | Infineon Technologies Ag | Takt- und Datenwiedergewinnungseinheit |
| US7760116B2 (en) * | 2008-10-20 | 2010-07-20 | Chrontel, Inc | Balanced rotator conversion of serialized data |
| JP5300671B2 (ja) * | 2009-09-14 | 2013-09-25 | 株式会社東芝 | クロックリカバリ回路およびデータ再生回路 |
| US8995597B2 (en) * | 2010-04-16 | 2015-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Digital second-order CDR circuits |
-
2018
- 2018-06-14 CN CN201810611645.7A patent/CN110611496B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201541922A (zh) * | 2014-04-17 | 2015-11-01 | Global Unichip Corp | 時脈資料回復電路與方法 |
| TW201614959A (en) * | 2014-10-15 | 2016-04-16 | Global Unichip Corp | Clock and data recovery circuit and method |
| CN106888013A (zh) * | 2015-12-16 | 2017-06-23 | 瑞昱半导体股份有限公司 | 时脉及数据恢复装置及方法 |
| TWI601404B (zh) * | 2016-04-25 | 2017-10-01 | 創意電子股份有限公司 | 時脈資料回復裝置與方法 |
| CN107306178A (zh) * | 2016-04-25 | 2017-10-31 | 创意电子股份有限公司 | 时脉数据回复装置与方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110611496A (zh) | 2019-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11063741B2 (en) | Phase control block for managing multiple clock domains in systems with frequency offsets | |
| JP6643622B2 (ja) | クロックデータリカバリ装置と位相制御方法 | |
| US7587012B2 (en) | Dual loop clock recovery circuit | |
| US8374305B2 (en) | Clock recovery circuit and data recovery circuit | |
| JP4756954B2 (ja) | クロックアンドデータリカバリ回路 | |
| CN107306178B (zh) | 时脉数据回复装置与方法 | |
| US6819153B2 (en) | Semiconductor device for clock signals synchronization accuracy | |
| JP2008066879A (ja) | オーバーサンプリング回路及びオーバーサンプリング方法 | |
| TWI601404B (zh) | 時脈資料回復裝置與方法 | |
| EP1701444A1 (en) | Method and apparatus for detecting linear phase error | |
| US7643599B2 (en) | Method and apparatus for detecting linear phase error | |
| US8472561B2 (en) | Receiver circuit | |
| CN110611496B (zh) | 时脉数据回复装置与相位控制方法 | |
| GB2375274A (en) | Receiver with automatic skew compensation | |
| JP6622011B2 (ja) | クロックアンドデータリカバリ回路およびその信号処理方法 | |
| JP5515920B2 (ja) | Ｄｐｌｌ回路 | |
| KR20040103042A (ko) | 루프내 지연에 둔감한 업/다운 발생기를 이용한 클럭 복원회로 | |
| CA2538485A1 (en) | Method and apparatus for detecting linear phase error |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |