CN110600548A - 增强型异质结场效应晶体管 - Google Patents

增强型异质结场效应晶体管 Download PDF

Info

Publication number
CN110600548A
CN110600548A CN201910891750.5A CN201910891750A CN110600548A CN 110600548 A CN110600548 A CN 110600548A CN 201910891750 A CN201910891750 A CN 201910891750A CN 110600548 A CN110600548 A CN 110600548A
Authority
CN
China
Prior art keywords
cap layer
layer
effect transistor
field effect
heterojunction field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910891750.5A
Other languages
English (en)
Inventor
王元刚
冯志红
吕元杰
谭鑫
周幸叶
宋旭波
房玉龙
张志荣
郭艳敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201910891750.5A priority Critical patent/CN110600548A/zh
Publication of CN110600548A publication Critical patent/CN110600548A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明适用于半导体器件技术领域,公开了一种增强型异质结场效应晶体管,增强型异质结场效应晶体管自下而上依次包括衬底、缓冲层、势垒层和帽层;所述帽层自下而上依次包括介质层、P型掺杂帽层和N型掺杂帽层;所述缓冲层上分列有源电极和漏电极,所述N型掺杂帽层上设有栅电极。本发明提供的增强型异质结场效应晶体管,通过在势垒层与P型掺杂帽层之间引入介质层,在P型掺杂帽层与栅电极之间引入N型掺杂帽层,能够提高器件的阈值电压,增大器件的电流密度。

Description

增强型异质结场效应晶体管
技术领域
本发明属于半导体器件技术领域,尤其涉及一种增强型异质结场效应晶体管。
背景技术
异质结场效应晶体管(Heterojunction Field Effect Transistor,HFET)器件具有高电子迁移率、器件工作频率高以及高效率的特点。在微波功率发射极传输以及电力电子领域具有非常重要的应用前景。HFET的其中一种工作模式为增强型。
目前,通常采用P型帽层技术实现增强型异质结场效应晶体管,但是采用这种方式实现的增强型异质结场效应晶体管阈值电压较低且电流密度较小。
发明内容
有鉴于此,本发明实施例提供了一种增强型异质结场效应晶体管,以解决现有技术实现的增强型异质结场效应晶体管阈值电压较低且电流密度较小的问题。
本发明实施例提供了一种增强型异质结场效应晶体管,自下而上依次包括衬底、缓冲层、势垒层和帽层;
所述帽层自下而上依次包括介质层、P型掺杂帽层和N型掺杂帽层;
所述缓冲层上分列有源电极和漏电极,所述N型掺杂帽层上设有栅电极。
可选地,所述帽层还包括介质插层;
所述介质插层位于所述P型掺杂帽层和所述N型掺杂帽层之间。
可选地,所述P型掺杂帽层自下而上依次包括第一掺杂浓度的P型帽层和第二掺杂浓度的P型帽层;
所述第一掺杂浓度小于所述第二掺杂浓度。
可选地,所述P型掺杂帽层为均匀掺杂或非均匀掺杂。
可选地,所述N型掺杂帽层为均匀掺杂或非均匀掺杂。
可选地,所述帽层全部或部分位于所述栅电极的正下方。
可选地,所述帽层的形成方法包括干法刻蚀和/或湿法腐蚀。
可选地,增强型异质结场效应晶体管还包括钝化层;
所述钝化层全部覆盖所述栅电极,且,所述钝化层全部覆盖所述势垒层和/或所述帽层,且,所述钝化层部分覆盖所述源电极和所述漏电极。
可选地,增强型异质结场效应晶体管还包括位于所述钝化层上的场板结构。
可选地,所述场板结构包括源场板和漏场板中的任意一种。
本发明实施例与现有技术相比存在的有益效果是:本发明实施例提供的增强型异质结场效应晶体管,自下而上依次包括衬底、缓冲层、势垒层和帽层,帽层自下而上依次包括介质层、P型掺杂帽层和N型掺杂帽层;缓冲层上分列有源电极和漏电极,N型掺杂帽层上设有栅电极。本发明实施例提供的增强型异质结场效应晶体管,通过在势垒层与P型掺杂帽层之间引入介质层,在P型掺杂帽层与栅电极之间引入N型掺杂帽层,能够提高器件的阈值电压,增大器件的电流密度。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的增强型异质结场效应晶体管的结构示意图;
图2是本发明另一实施例提供的增强型异质结场效应晶体管的结构示意图;
图3是本发明再一实施例提供的增强型异质结场效应晶体管的结构示意图;
图4是本发明又一实施例提供的增强型异质结场效应晶体管的结构示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定***结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中,省略对众所周知的***、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。
为了说明本发明所述的技术方案,下面通过具体实施例来进行说明。
图1是本发明一实施例提供的增强型异质结场效应晶体管的结构示意图,为了便于说明,仅示出了与本发明实施例相关的部分。
如图1所示,增强型异质结场效应晶体管可以自下而上依次包括衬底10、缓冲层20、势垒层30和帽层40;
帽层40自下而上依次包括介质层41、P型掺杂帽层42和N型掺杂帽层43;
缓冲层20上分列有源电极50和漏电极60,N型掺杂帽层43上设有栅电极70。
本发明实施例提供的增强型异质结场效应晶体管的结构如图1所示,该增强型异质结场效应晶体管是基于III族氮化物材料制造而成的。
本发明实施例通过在势垒层与P型掺杂帽层之间引入介质层,在P型掺杂帽层与栅电极之间引入N型掺杂帽层,能够提高器件的阈值电压,增大器件的电流密度。
在本发明的一个实施例中,帽层40还包括介质插层44;
介质插层44位于P型掺杂帽层42和N型掺杂帽层43之间。
如图2所示,帽层40还可以包括位于P型掺杂帽层42和N型掺杂帽层43之间的介质插层44。
在本发明的一个实施例中,P型掺杂帽层42自下而上依次包括第一掺杂浓度的P型帽层421和第二掺杂浓度的P型帽层422;
第一掺杂浓度小于第二掺杂浓度。
如图3所示,P型掺杂帽层42可以包括两个具有不同掺杂浓度的P型帽层,即第一掺杂浓度的P型帽层421和第二掺杂浓度的P型帽层422,其中,第一掺杂浓度小于第二掺杂浓度。
本发明实施例通过引入非均匀掺杂P型帽层,能够缓解刻蚀区域残留P型掺杂帽层对电流的影响,可以增大饱和电流,减小导通电阻。
在本发明的一个实施例中,P型掺杂帽层42为均匀掺杂或非均匀掺杂。
在本发明实施例中,P型掺杂帽层42可以为均匀掺杂,也可以为非均匀掺杂。当P型掺杂帽层42为非均匀掺杂时,可以为多层阶梯掺杂,也可以为线性掺杂,还可以为其它类型的非均匀掺杂,在此不做限定。
在本发明的一个实施例中,N型掺杂帽层43为均匀掺杂或非均匀掺杂。
在本发明实施例中,N型掺杂帽层43可以为均匀掺杂,也可以为非均匀掺杂。当N型掺杂帽层43为非均匀掺杂时,可以为多层阶梯掺杂,也可以为线性掺杂,还可以为其它类型的非均匀掺杂,在此不做限定。
在本发明的一个实施例中,帽层40全部或部分位于栅电极70的正下方。
如图1、图2和图4所示,帽层40可以全部位于栅电极70的正下方。如图3所示,帽层40也可以部分位于栅电极70的正下方。
在本发明的一个实施例中,帽层40的形成方法包括干法刻蚀和/或湿法腐蚀。
在本发明实施例中,帽层40的形成方法可以为干法刻蚀,也可以为湿法腐蚀,还可以为干法刻蚀和湿法腐蚀两者结合。即对生长的帽层进行刻蚀以形成图1至图4所示的帽层时,可以通过上述干法刻蚀形成,也可以通过湿法腐蚀形成,还可以通过干法刻蚀和湿法腐蚀两者结合而形成。
在本发明的一个实施例中,增强型异质结场效应晶体管还包括钝化层80;
钝化层80全部覆盖栅电极70,且,钝化层80全部覆盖势垒层30和/或帽层40,且,钝化层部分覆盖源电极50和漏电极60。
如图4所示,钝化层80全部覆盖栅电极70,且部分覆盖源电极50,且部分覆盖漏电极60。当帽层40全部位于栅电极70正下方时,钝化层80全部覆盖势垒层30;当帽层40如图3所示,部分位于栅电极70正下方,且帽层40全部覆盖势垒层30时,钝化层80全部覆盖帽层40;当帽层40,部分位于栅电极70正下方,且帽层40部分覆盖势垒层30时,钝化层80全部覆盖帽层40和势垒层30。
在本发明的一个实施例中,增强型异质结场效应晶体管还包括位于钝化层80上的场板结构90。
在本发明的一个实施例中,场板结构90包括源场板和漏场板中的任意一种。
场板结构90的位置关系如图4所示,场板结构90可以为源场板和漏场板中的任意一种,图4中的场板结构为源场板。通过增加场板结构,可以进一步提高器件性能。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;例如,帽层非均匀掺杂时,为多层阶梯掺杂或者线性掺杂等掺杂方式,势垒层选用一种或多层复合材料等,缓冲层选用多层复合材料、背势垒结构、多层缓冲层等结构,衬底选用SiC、Si、金刚石、蓝宝石、GaN等衬底,或者选用多层复合衬底,外延层直接外延到衬底上或者转移到其他衬底上,栅电极的形貌可以为任意现有的形状等等,而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。

Claims (10)

1.一种增强型异质结场效应晶体管,其特征在于,自下而上依次包括衬底、缓冲层、势垒层和帽层;
所述帽层自下而上依次包括介质层、P型掺杂帽层和N型掺杂帽层;
所述缓冲层上分列有源电极和漏电极,所述N型掺杂帽层上设有栅电极。
2.根据权利要求1所述的增强型异质结场效应晶体管,其特征在于,所述帽层还包括介质插层;
所述介质插层位于所述P型掺杂帽层和所述N型掺杂帽层之间。
3.根据权利要求1所述的增强型异质结场效应晶体管,其特征在于,所述P型掺杂帽层自下而上依次包括第一掺杂浓度的P型帽层和第二掺杂浓度的P型帽层;
所述第一掺杂浓度小于所述第二掺杂浓度。
4.根据权利要求1所述的增强型异质结场效应晶体管,其特征在于,所述P型掺杂帽层为均匀掺杂或非均匀掺杂。
5.根据权利要求1所述的增强型异质结场效应晶体管,其特征在于,所述N型掺杂帽层为均匀掺杂或非均匀掺杂。
6.根据权利要求1所述的增强型异质结场效应晶体管,其特征在于,所述帽层全部或部分位于所述栅电极的正下方。
7.根据权利要求1所述的增强型异质结场效应晶体管,其特征在于,所述帽层的形成方法包括干法刻蚀和/或湿法腐蚀。
8.根据权利要求1至7任一项所述的增强型异质结场效应晶体管,其特征在于,还包括钝化层;
所述钝化层全部覆盖所述栅电极,且,所述钝化层全部覆盖所述势垒层和/或所述帽层,且,所述钝化层部分覆盖所述源电极和所述漏电极。
9.根据权利要求8所述的增强型异质结场效应晶体管,其特征在于,还包括位于所述钝化层上的场板结构。
10.根据权利要求9所述的增强型异质结场效应晶体管,其特征在于,所述场板结构包括源场板和漏场板中的任意一种。
CN201910891750.5A 2019-09-20 2019-09-20 增强型异质结场效应晶体管 Pending CN110600548A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910891750.5A CN110600548A (zh) 2019-09-20 2019-09-20 增强型异质结场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910891750.5A CN110600548A (zh) 2019-09-20 2019-09-20 增强型异质结场效应晶体管

Publications (1)

Publication Number Publication Date
CN110600548A true CN110600548A (zh) 2019-12-20

Family

ID=68861623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910891750.5A Pending CN110600548A (zh) 2019-09-20 2019-09-20 增强型异质结场效应晶体管

Country Status (1)

Country Link
CN (1) CN110600548A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656616A (zh) * 2002-04-30 2005-08-17 克利公司 高压开关器件和形成该器件的工艺
US20080079023A1 (en) * 2006-09-29 2008-04-03 Masahiro Hikita Nitride semiconductor device and method for fabricating the same
CN102388441A (zh) * 2009-04-08 2012-03-21 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法
CN102623490A (zh) * 2011-01-31 2012-08-01 台湾积体电路制造股份有限公司 用于氮化镓增强型晶体管的低栅极-泄漏结构和方法
US20130264578A1 (en) * 2012-04-09 2013-10-10 Transphorm Inc. N-polar iii-nitride transistors
US20140203288A1 (en) * 2013-01-18 2014-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Compound semiconductor device having gallium nitride gate structures
US20140225161A1 (en) * 2011-11-18 2014-08-14 Panasonic Corporation Semiconductor device and method of manufacturing semiconductor device
US20150179780A1 (en) * 2013-12-25 2015-06-25 Hitachi Metals, Ltd. Nitride Semiconductor Device and Method of Manufacturing the Same
CN104916679A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN106486544A (zh) * 2015-08-26 2017-03-08 环球晶圆股份有限公司 增强型高电子迁移率晶体管结构
CN107369704A (zh) * 2017-07-10 2017-11-21 西安电子科技大学 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN108122968A (zh) * 2016-11-29 2018-06-05 新唐科技股份有限公司 增强型高电子迁移率晶体管元件

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656616A (zh) * 2002-04-30 2005-08-17 克利公司 高压开关器件和形成该器件的工艺
US20080079023A1 (en) * 2006-09-29 2008-04-03 Masahiro Hikita Nitride semiconductor device and method for fabricating the same
CN102388441A (zh) * 2009-04-08 2012-03-21 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法
CN102623490A (zh) * 2011-01-31 2012-08-01 台湾积体电路制造股份有限公司 用于氮化镓增强型晶体管的低栅极-泄漏结构和方法
US20140225161A1 (en) * 2011-11-18 2014-08-14 Panasonic Corporation Semiconductor device and method of manufacturing semiconductor device
US20130264578A1 (en) * 2012-04-09 2013-10-10 Transphorm Inc. N-polar iii-nitride transistors
US20140203288A1 (en) * 2013-01-18 2014-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Compound semiconductor device having gallium nitride gate structures
US20150179780A1 (en) * 2013-12-25 2015-06-25 Hitachi Metals, Ltd. Nitride Semiconductor Device and Method of Manufacturing the Same
CN104916679A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN106486544A (zh) * 2015-08-26 2017-03-08 环球晶圆股份有限公司 增强型高电子迁移率晶体管结构
CN108122968A (zh) * 2016-11-29 2018-06-05 新唐科技股份有限公司 增强型高电子迁移率晶体管元件
CN107369704A (zh) * 2017-07-10 2017-11-21 西安电子科技大学 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法

Similar Documents

Publication Publication Date Title
US10985270B2 (en) Nitride power transistor and manufacturing method thereof
US20210320199A1 (en) Enhancement-mode semiconductor device and preparation method therefor
JP5051980B2 (ja) 半導体装置
US20190296139A1 (en) Transistor and Method for Manufacturing the Same
WO2009110254A1 (ja) 電界効果トランジスタ及びその製造方法
WO2014026018A1 (en) Iii-nitride enhancement mode transistors with tunable and high gate-source voltage rating
JP2006339561A (ja) 電界効果トランジスタ及びその製造方法
CN104167445B (zh) 具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管
CN102916046B (zh) 硅衬底上氮化物高压器件及其制造方法
JP6834546B2 (ja) 半導体装置及びその製造方法
JP2009032713A (ja) GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法
CN108054208B (zh) 横向型氮化镓基场效应晶体管及其制作方法
JP2011029507A (ja) 半導体装置
WO2023273900A1 (zh) 一种低动态电阻增强型GaN器件
CN108878524B (zh) 一种氮化镓基高电子迁移率晶体管
CN107623032A (zh) 一种新型的GaN异质结场效应晶体管
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN110310981B (zh) 氮面增强型复合势垒层氮化镓基异质结场效应管
CN210897283U (zh) 一种半导体器件
CN117253917A (zh) 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法
CN110600536A (zh) 增强型异质结场效应晶体管
US8519440B2 (en) Semiconductor device
CN114520262A (zh) 一种增强型MIS-GaN器件
CN108346687B (zh) 一种氮化镓基高电子迁移率晶体管
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191220