CN110600457A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110600457A
CN110600457A CN201910485829.8A CN201910485829A CN110600457A CN 110600457 A CN110600457 A CN 110600457A CN 201910485829 A CN201910485829 A CN 201910485829A CN 110600457 A CN110600457 A CN 110600457A
Authority
CN
China
Prior art keywords
insulating substrate
semiconductor element
conductor layer
inner conductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910485829.8A
Other languages
English (en)
Other versions
CN110600457B (zh
Inventor
土持真悟
浅井林太郎
榊原明德
野口真男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN110600457A publication Critical patent/CN110600457A/zh
Application granted granted Critical
Publication of CN110600457B publication Critical patent/CN110600457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体装置。半导体装置具备：第一绝缘基板；第一半导体元件及第二半导体元件，配置在第一绝缘基板上；第二绝缘基板，隔着第一半导体元件而与第一绝缘基板相对；第三绝缘基板，隔着第二半导体元件而与第一绝缘基板相对，并与第二绝缘基板横向排列配置。

Description

半导体装置
技术领域
本说明书公开的技术涉及半导体装置。
背景技术
日本特开2012-146760号公报公开了一种半导体装置。在该半导体装置中，在两个绝缘基板之间设有两个半导体元件。两个半导体元件被串联，在逆变器或转换器这样的电力转换电路中，能够构成上下一对的支路。需要说明的是，绝缘基板是在陶瓷基板这样的绝缘层的两面设有金属层这样的导体层的电力用的基板。作为绝缘基板的典型例，没有特别限定，但是可列举DBC(Direct Bonded Copper)基板或DBA(Direct Bonded Aluminum)基板。
发明内容
在上述的半导体装置中，两个半导体元件之间经由两个绝缘基板及电力端子而连接，采用比较复杂的结构。如果半导体装置的结构复杂，则不仅是半导体装置的制造成本，而且半导体装置中的电力损失也可能会增大。由此，本说明书提供一种能简化两个半导体元件被串联的半导体装置的结构的技术。
本说明书公开的半导体装置具备：第一绝缘基板；第一半导体元件及第二半导体元件，配置在第一绝缘基板上；第二绝缘基板，隔着第一半导体元件而与第一绝缘基板相对；第三绝缘基板，隔着第二半导体元件而与第一绝缘基板相对，并与第二绝缘基板横向排列配置。第一绝缘基板具有第一绝缘层、设置在第一绝缘层的一侧并与第一半导体元件及第二半导体元件电连接的第一内侧导体层、及设置在第一绝缘层的另一侧的第一外侧导体层。第二绝缘基板具有第二绝缘层、设置在第二绝缘层的一侧并与第一半导体元件电连接的第二内侧导体层、及设置在第二绝缘层的另一侧的第二外侧导体层。第三绝缘基板具有第三绝缘层、设置在第三绝缘层的一侧并与第二半导体元件电连接的第三内侧导体层、及设置在第三绝缘层的另一侧的第三外侧导体层。
在上述的半导体装置中，在第二绝缘基板与第三绝缘基板之间，第一半导体元件与第二半导体元件串联。第一半导体元件与第二半导体元件之间经由第一绝缘基板的第一内侧导体层而连接，在将两个半导体元件连接的路径上未介有其他的绝缘基板或电力端子。由此，半导体装置内的电路结构简单，例如，能够减少半导体装置的电力损失。需要说明的是，横向排列配置的第二绝缘基板和第三绝缘基板可以调换为单一的绝缘基板。然而，向第二绝缘基板与第三绝缘基板之间能施加比较大的电压。关于这一点，与单一的绝缘基板相比，通过采用相互独立的第二绝缘基板和第三绝缘基板，能够有效地提高绝缘性。
附图说明
图1示出实施例的半导体装置10的外观。
图2示出图1中的II-II线的剖视图。
图3是省略密封体16而表示半导体装置10的内部结构的分解图。
图4是表示半导体装置10的电路结构的电路图。
图5是表示第一绝缘基板20的第一内侧导体层24的立体图。
图6是表示第二绝缘基板30的第二内侧导体层34的立体图。
图7是表示第三绝缘基板40的第三内侧导体层44的立体图。
具体实施方式
在本技术的一实施方式中，第二绝缘基板的尺寸可以与第三绝缘基板的尺寸相同，也可以不同。例如，第二绝缘基板的尺寸可以比第三绝缘基板的尺寸小。或者，第二绝缘基板的尺寸可以比第三绝缘基板的尺寸大。第二绝缘基板及第三绝缘基板的各尺寸例如可以根据第一半导体元件及第二半导体元件的结构而适当设计。
在本技术的一实施方式中，半导体装置可以还具备将第一半导体元件及第二半导体元件密封的密封体。在该情况下，第一绝缘基板的第一内侧导体层可以直接钎焊于第一半导体元件及第二半导体元件。第二绝缘基板的第二内侧导体层可以直接钎焊于第一半导体元件。并且，第三绝缘基板的第三内侧导体层可以直接钎焊于第二半导体元件。
在本技术的一实施方式中，第一半导体元件及第二半导体元件分别可以是具有正面电极和反面电极并将正面电极与反面电极之间进行导通及切断的开关元件。在该情况下，第一半导体元件的正面电极可以电连接于第一绝缘基板的第一内侧导体层。第一半导体元件的反面电极可以电连接于第二绝缘基板的第二内侧导体层。第二半导体元件的正面电极可以电连接于第三绝缘基板的第三内侧导体层。并且，第二半导体元件的反面电极可以电连接于第一绝缘基板的第一内侧导体层。根据这样的结构，半导体装置可以在逆变器或转换器这样的电力转换电路中构成上下一对的支路。但是，作为其他的实施方式，第一半导体元件及/或第二半导体元件可以是取代开关元件或者除了开关元件以外为二极管元件这样的其他的种类的功率半导体元件。
在本技术的一实施方式中，上述的开关元件可以是IGBT(Insulated GateBipolar Transistor：绝缘栅双极二级管)。在该情况下，可以是正面电极为发射极，反面电极为集电极。或者，上述的开关元件可以是MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor:金属-氧化物半导体场效应晶体管)。在该情况下，可以是正面电极为源电极，反面电极为漏电极。
在上述的实施方式中，第一半导体元件及第二半导体元件分别可以还具有设置在正面电极的相同侧的信号电极。在该情况下，第一绝缘基板的第一内侧导体层可以具有在第一绝缘层上相互隔离的主区域和信号区域。主区域可以电连接于第一半导体元件的正面电极及第二半导体元件的反面电极，信号区域可以电连接于第一半导体元件的信号电极。
在上述的实施方式中，第一绝缘基板的第一内侧导体层可以还具有被从第一半导体元件及第二半导体元件电绝缘的悬空区域。在该情况下，悬空区域可以是以信号区域位于主区域与悬空区域之间的方式设置在第一绝缘层的外周缘的附近。在第一绝缘基板中，当第一内侧导体层与第一外侧导体层之间的对称性下降时，在第一绝缘基板产生的热变形(特别是翘曲变形)增大。特别是在包含信号区域的范围内，局部性地存在第一内侧导体层，因此第一内侧导体层与第一外侧导体层之间的对称性容易下降。关于这一点，当设置上述的悬空区域时，能有效地改善第一内侧导体层与第一外侧导体层之间的对称性，能够抑制在第一绝缘基板产生的热变形。在此，悬空区域被从第一半导体元件及第二半导体元件电绝缘，因此对半导体装置的电气特性造成的影响也小。
在上述的实施方式中，可以在悬空区域接合虚设端子。根据这样的结构，例如在制造半导体装置时，能够使用虚设端子进行第一绝缘基板的定位。特别是通过将虚设端子与信号端子这样的其他的端子一起通过一体的引线框架进行准备，由此能够进行这些端子与第一绝缘基板之间的定位。
在上述的实施方式中，在俯视观察第一绝缘基板时，悬空区域的外周缘的一部分可以与第一外侧导体层的外周缘一致。根据这样的结构，第一内侧导体层与第一外侧导体层之间的对称性升高，因此能够抑制在第一绝缘基板产生的热变形。
在本技术的一实施方式中，第三绝缘基板的第三内侧导体层可以具有在第三绝缘层上相互隔离的主区域和信号区域。在该情况下，第三内侧导体层的主区域可以电连接于第二半导体元件的正面电极，第三内侧导体层的信号区域可以电连接于第二半导体元件的所述信号电极。
在上述的实施方式中，第三绝缘基板的第三内侧导体层可以还具有被从第一半导体元件及所述第二半导体元件电绝缘的悬空区域。在该情况下，在第三绝缘基板中，悬空区域可以是以信号区域位于主区域与悬空区域之间的方式设置于第三绝缘层的外周缘的附近。根据这样的结构，与所述的第一绝缘基板的情况同样，能够抑制第三绝缘基板的热变形。
在本技术的一实施方式中，半导体装置可以在第一绝缘基板与第三绝缘基板之间还具有与第一绝缘基板的第一内侧导体层接合的第一电力端子。在该情况下，在第三绝缘基板的与第一电力端子相对的范围内可以不设置第三内侧导体层。根据这样的结构，能够避免第一电力端子与第三绝缘基板的第三内侧导体层之间的短路。
在本技术的一实施方式中，半导体装置可以在第一绝缘基板与第二绝缘基板之间还具有与第二绝缘基板的第二内侧导体层接合的第二电力端子。在该情况下，在第一绝缘基板的与第二电力端子相对的范围内可以不设置第一内侧导体层。根据这样的结构，能够避免第二电力端子与第一绝缘基板的第一内侧导体层之间的短路。
在本技术的一实施方式中，半导体装置可以在第一绝缘基板与第三绝缘基板之间还具有接合于第三绝缘基板的第三内侧导体层的第三电力端子。该情况下，在第一绝缘基板的与第三电力端子相对的范围中可以不设置第一内侧导体层。根据这样的结构，能够避免第三电力端子与第一绝缘基板的第一内侧导体层之间的短路。
在上述的实施方式中，第三电力端子可以具有沿着与第三绝缘基板平行的方向弯折的弯折部。在该情况下，弯折部优选位于密封体的内部。根据这样的结构，通过弯折部产生的锚定效果，将第三电力端子牢固地固定。需要说明的是，同样的弯折部在例如第一电力端子或第二电力端子这样的其他的端子中也能够同样地采用。
以下，关于本发明的代表性的且非限定性的具体例，参照附图进行详细说明。该详细的说明单纯地期望将用于实施本发明的优选例的详情向本领域技术人员展示，没有限定本发明的范围的意图。而且，以下公开的追加的特征以及发明为了提供进一步改善的半导体装置、以及其使用方法及制造方法而可以与其他的特征或发明另行或一起使用。
另外，在以下的详细说明中公开的特征或工序的组合在最广泛的意思下并非实施本发明时必须的，仅是特别为了说明本发明的代表性的具体例而记载的。此外，上述及下述的代表性的具体例的各种特征、以及独立及从属权利要求记载的各种特征在提供本发明的追加且有用的实施方式时，并非必须如在此记载的具体例那样或如列举的顺序那样组合。
本说明书及/或权利要求书记载的全部的特征与实施例及/或权利要求记载的特征的结构另行地作为对于申请当初的公开以及主张权利的特定事项的限定，单独且相互独立地公开。此外，与全部的数值范围及组或集体相关的记载作为对于申请当初的公开以及主张权利的特定事项的限定，具有公开它们的中间的结构的意图。
【实施例】
参照附图，说明实施例的半导体装置10。半导体装置10在例如电动机动车的电力控制装置中采用，能够构成转换器或逆变器这样的电力转换电路的至少一部分。在此所说的电动机动车广泛地指具有对车轮进行驱动的电动机的机动车，例如，包括通过外部的电力来充电的电动机动车、除了电动机之外还具有发动机的混合动力车、及以燃料电池为电源的燃料电池车等。
如图1-图4所示，半导体装置10具备第一半导体元件12、第二半导体元件14、密封体16。第一半导体元件12及第二半导体元件14被密封在密封体16的内部。密封体16由绝缘材料构成。虽然没有特别限定，但是本实施例的密封体16由例如环氧树脂这样的热固化树脂构成。密封体16大致具有板形状，具有正面16a和位于正面16a的相反侧的反面16b。
第一半导体元件12具有正面电极12a、反面电极12b、多个信号电极12c。正面电极12a及多个信号电极12c位于第一半导体元件12的正面，反面电极12b位于第一半导体元件12的反面。第一半导体元件12是将正面电极12a与反面电极12b之间进行导通及切断的开关元件。虽然没有特别限定，但是本实施例的第一半导体元件12是IGBT(Insulated GateBipolar Transistor:绝缘栅双极二级管)，正面电极12a为发射极，反面电极12b为集电极。而且，在第一半导体元件12中，除了IGBT之外，还内置有回流二极管12d。需要说明的是，作为其他的实施方式，第一半导体元件12可以是MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor:金属-氧化物半导体场效应晶体管)。在该情况下，可以是正面电极12a为源电极，反面电极12b为漏电极。
同样，第二半导体元件14具有正面电极14a、反面电极14b、多个信号电极14c。正面电极14a及多个信号电极14c位于第二半导体元件14的正面，反面电极14b位于第二半导体元件14的反面。第二半导体元件14是将正面电极14a与反面电极14b之间进行导通及切断的开关元件。虽然没有特别限定，但是本实施例的第二半导体元件14是IGBT，正面电极14a为发射极，反面电极14b为集电极。而且，在第二半导体元件14上，也是除了IGBT之外，还内置有回流二极管14d。需要说明的是，第二半导体元件14也可以是MOSFET，可以是正面电极12a为源电极，反面电极12b为漏电极。
虽然没有特别限定，但是本实施例的第一半导体元件12与第二半导体元件14具有相同结构，以相互反转的姿势配置。但是，作为其他的实施方式，第一半导体元件12与第二半导体元件14可以具有互不相同的结构。例如，第一半导体元件12与第二半导体元件14可以是互不相同的结构的开关元件。或者，可以是第一半导体元件12为开关元件，第二半导体元件14为二极管元件。第一半导体元件12和第二半导体元件14可以采用多个种类的功率半导体元件。
半导体装置10还具备第一绝缘基板20、第二绝缘基板30、第三绝缘基板40。第一绝缘基板20比第二绝缘基板30及第三绝缘基板40大，第一半导体元件12及第二半导体元件14这两者配置在第一绝缘基板20上。第一绝缘基板20具有第一绝缘层22、设置在第一绝缘层22的一侧的第一内侧导体层24、设置在第一绝缘层22的另一侧的第一外侧导体层26。第一内侧导体层24在密封体16的内部，电连接于第一半导体元件12及第二半导体元件14。另一方面，第一外侧导体层26在密封体16的反面16b向外部露出。由此，第一绝缘基板20不仅构成电气电路的一部分，也作为将第一半导体元件12及第二半导体元件14的热量向外部放出的散热板发挥功能。
如图5所示，第一绝缘基板20的第一内侧导体层24具有在第一绝缘层22上相互隔离的多个区域24a、24b、24c。多个区域24a、24b、24c中包含主区域24a、多个信号区域24b、悬空区域24c。主区域24a电连接于第一半导体元件12的正面电极12a及第二半导体元件14的反面电极14b。由此，第一半导体元件12与第二半导体元件14经由第一内侧导体层24的主区域24a而相互连接。多个信号区域24b分别电连接于第一半导体元件12的多个信号电极12c。虽然为一例，但是在本实施例中，第一半导体元件12和第二半导体元件14直接钎焊于第一绝缘基板20的第一内侧导体层24。但是，作为其他的实施方式，可以是第一半导体元件12和第二半导体元件14中的至少一方经由导体间隔物或键合线这样的其他的构件而连接于第一绝缘基板20的第一内侧导体层24。
悬空区域24c未连接于第一半导体元件12及第二半导体元件14中的任一者，被从第一半导体元件12及第二半导体元件14电绝缘。悬空区域24c以多个信号区域24b位于主区域24a与悬空区域24c之间的方式设置在第一绝缘层22的外周缘的附近。这样的悬空区域24c抑制在第一绝缘基板20产生的热变形(特别是翘曲变形)。即，在第一绝缘基板20中，如果第一内侧导体层24与第一外侧导体层26之间的对称性下降，则在第一绝缘基板20产生的热变形(特别是翘曲变形)增大。关于这一点，在包含多个信号区域24b的范围内，与形成有主区域24a的范围不同，局部性地存在第一内侧导体层24(即，信号区域24b)。因此，第一内侧导体层24与第一外侧导体层26之间的对称性容易下降。相对于此，如果设置上述的悬空区域24c，则能有效地改善第一内侧导体层24与第一外侧导体层26之间的对称性，能够抑制在第一绝缘基板20产生的热变形。
关于设置悬空区域24c的位置，没有特别限定。但是，在俯视观察第一绝缘基板20时，悬空区域24c的外周缘的一部分可以与第一外侧导体层26的外周缘一致。根据这样的结构，由于第一内侧导体层24与第一外侧导体层26之间的对称性升高，因此能够进一步抑制在第一绝缘基板20产生的热变形。
除了悬空区域24c之外，在主区域24a也设有与多个信号区域24b平行地延伸的延出部24d。延出部24d从多个信号区域24b观察时设置于悬空区域24c的相反侧。即，多个信号区域24b位于悬空区域24c与主区域24a的延出部24d之间。根据这样的结构，能够进一步改善第一内侧导体层24与第一外侧导体层26之间的对称性，抑制在第一绝缘基板20产生的热变形。
第二绝缘基板30隔着第一半导体元件12而与第一绝缘基板20相对。即，第一半导体元件12配置于第一绝缘基板20与第二绝缘基板30之间。第二绝缘基板30具有第二绝缘层32、设置于第二绝缘层32的一侧的第二内侧导体层34、设置于第二绝缘层32的另一侧的第二外侧导体层36。第二内侧导体层34在密封体16的内部电连接于第一半导体元件12。另一方面，第二外侧导体层36在密封体16的正面16a向外部露出。由此，第二绝缘基板30不仅构成电气电路的一部分，而且也作为将第一半导体元件12的热量向外部放出的散热板发挥功能。
如图6所示，第二绝缘基板30的第二内侧导体层34仅具有单一的区域。单一的第二内侧导体层34电连接于第一半导体元件12的反面电极12b。由此，第二绝缘基板30的第二内侧导体层34经由第一半导体元件12而电连接于第一绝缘基板20的第一内侧导体层24的主区域24a。虽然为一例，但是在本实施例中，第一半导体元件12直接钎焊于第二绝缘基板30的第二内侧导体层34。但是，作为其他的实施方式，第一半导体元件12可以经由导体间隔物或键合线这样其他的构件而连接于第二绝缘基板30的第二内侧导体层34。而且，第二绝缘基板30的第二内侧导体层34与第一绝缘基板20的第一内侧导体层24同样地可以具有在第二绝缘层32上相互隔离的多个区域。
第三绝缘基板40与第二绝缘基板30横向并列地配置，并隔着第二半导体元件14而与第一绝缘基板20相对。即，第二半导体元件14配置在第一绝缘基板20与第三绝缘基板40之间。第三绝缘基板40具有第三绝缘层42、设置在第三绝缘层42的一侧的第三内侧导体层44、设置在第三绝缘层42的另一侧的第三外侧导体层46。第三内侧导体层44在密封体16的内部电连接于第二半导体元件14。另一方面，第三外侧导体层46在密封体16的正面16a向外部露出。由此，第三绝缘基板40不仅构成电气电路的一部分，而且也作为将第二半导体元件14的热量向外部放出的散热板发挥功能。虽然没有特别限定，但是在本实施例中，第三绝缘基板40的尺寸大于第二绝缘基板30的尺寸。但是，第三绝缘基板40的尺寸可以与第二绝缘基板30的尺寸相同，也可以比第二绝缘基板30的尺寸小。
如图7所示，第三绝缘基板40的第三内侧导体层44具有在第三绝缘层42上相互隔离的多个区域44a、44b、44c。多个区域44a、44b、44c中包括主区域44a、多个信号区域44b、悬空区域44c。主区域44a连接于第二半导体元件14的正面电极14a。由此，第三绝缘基板40的第三内侧导体层44经由第二半导体元件14而电连接于第一绝缘基板20的第一内侧导体层24的主区域24a。多个信号区域44b分别电连接于第二半导体元件14的多个信号电极14c。虽然为一例，但是在本实施例中，第二半导体元件14直接钎焊于第三绝缘基板40的第三内侧导体层44。但是，作为其他的实施方式，第二半导体元件14可以经由导体间隔物或键合线这样的其他的构件而连接于第三绝缘基板40的第三内侧导体层44。
悬空区域44c未连接于第一半导体元件12及第二半导体元件14中的任一个，被从第一半导体元件12及第二半导体元件14电绝缘。悬空区域44c以多个信号区域44b位于主区域44a与悬空区域44c之间的方式设置在第三绝缘层42的外周缘的附近。与前述的第一绝缘基板20同样，第三绝缘基板40的悬空区域44c抑制在第三绝缘基板40产生的热变形(特别是翘曲变形)。需要说明的是，第三绝缘基板40的悬空区域44c相对于第一绝缘基板20的悬空区域24c而设置在上下及左右对称的位置。而且，在第三绝缘基板40中，也在第三内侧导体层44的主区域44a设有与多个信号区域44b平行地延伸的延出部44d。第三绝缘基板40的延出部44d与第一绝缘基板20的延出部24d(参照图5)同样能够抑制第三绝缘基板40的热变形。
虽然为一例，但是本实施例的三个绝缘基板20、30、40分别为DBC(Direct BondedCopper:直接敷铜)基板。绝缘层22、32、42由例如氧化铝、氮化硅、氮化铝等这样的陶瓷构成。而且，内侧导体层24、34、44及外侧导体层26、36、46由铜构成。但是，三个绝缘基板20、30、40的每一个没有限定为DBC基板，可以是例如DBA(Direct Bonded Aluminum:直接敷铝)基板。或者，绝缘层22、32、42可以具有与DBC基板或DBA基板不同的结构。绝缘基板20、30、40的各结构没有特别限定。三个绝缘基板20、30、40的每一个只要具有由绝缘材料构成的绝缘层22、32、42和由金属这样的导体构成的内侧导体层24、34、44及外侧导体层26、36、46即可。
如图1、图3、图4所示，半导体装置10还具备第一电力端子52、第二电力端子54、第三电力端子56。这三个电力端子52、54、56从密封体16向相同方向突出，相互平行地延伸。三个电力端子52、54、56由铜或其他金属这样的导体构成。虽然没有特别限定，但是在半导体装置10的制造阶段，三个电力端子52、54、56可以通过单一的引线框架来准备。
第一电力端子52在密封体16的内部电连接于第一绝缘基板20。详细而言，第一电力端子52在第一绝缘基板20与第三绝缘基板40之间接合于第一绝缘基板20的第一内侧导体层24的主区域24a。由此，第一电力端子52经由第一内侧导体层24的主区域24a而电连接于第一半导体元件12的正面电极12a及第二半导体元件14的反面电极14b。如图5所示，在第一内侧导体层24的主区域24a中，第一电力端子52的被接合的部分24e相比其他的部分突出地设置。另一方面，如图7所示，在第三绝缘基板40的与第一电力端子52相对的范围X中，未设置第三内侧导体层44。根据这样的结构，第一电力端子52与第三绝缘基板40的第三内侧导体层44未接近，能够避免第一电力端子52与第三内侧导体层44之间的短路。
第二电力端子54在密封体16的内部电连接于第二绝缘基板30。详细而言，第二电力端子54在第一绝缘基板20与第二绝缘基板30之间接合于第二绝缘基板30的第二内侧导体层34。由此，第二电力端子54经由第二内侧导体层34而电连接于第一半导体元件12的反面电极12b。如图6所示，在第二内侧导体层34中，第二电力端子54的被接合的部分34e相比其他的部分突出地设置。另一方面，如图5所示，在第一绝缘基板20的与第二电力端子54相对的范围Y中，未设置第一内侧导体层24。根据这样的结构，第二电力端子54与第一绝缘基板20的第一内侧导体层24未接近，能够避免第二电力端子54与第一内侧导体层24之间的短路。
第三电力端子56在密封体16的内部电连接于第三绝缘基板40。详细而言，第三电力端子56在第一绝缘基板20与第三绝缘基板40之间接合于第三绝缘基板40的第三内侧导体层44。由此，第三电力端子56经由第三内侧导体层44而电连接于第二半导体元件14的正面电极14a。如图7所示，在第三内侧导体层44的主区域44a中，第三电力端子56的被接合的部分44e相比其他的部分突出地设置。另一方面，如图5所示，在第一绝缘基板20的与第三电力端子56相对的范围Z中，未设置第一内侧导体层24。根据这样的结构，第三电力端子56与第一绝缘基板20的第一内侧导体层24未接近，能够避免第三电力端子56与第一内侧导体层24之间的短路。
第三电力端子56具有沿着与第三绝缘基板40平行的方向弯折的弯折部56a。弯折部56a位于密封体16的内部，通过其锚定效果而将第三电力端子56牢固地固定。需要说明的是，同样的弯折部在例如第一电力端子52或第二电力端子54这样的其他的端子中也同样可以采用。而且，三个电力端子52、54、56也沿各自的厚度方向弯折。根据这样的结构，各个电力端子52、54、56根据密封体16的热变形而容易伸缩，因此能够减轻在各个电力端子52、54、56与内侧导体层24、34、44之间的接合部分上作用的负载。
如图1、图3、图4所示，半导体装置10还具备多个第一信号端子58和多个第二信号端子60。这些信号端子58、60从密封体16向相同方向突出，相互平行地延伸。多个信号端子58、60由铜或其他金属这样的导体构成。
多个第一信号端子58在密封体16的内部电连接于第一绝缘基板20。详细而言，多个第一信号端子58分别接合于第一绝缘基板20的第一内侧导体层24的多个信号区域24b(参照图5)。由此，多个第一信号端子58经由第一内侧导体层24的多个信号区域24b而分别电连接于第一半导体元件12的多个信号电极12c。虽然为一例，但是在本实施例中，多个第一信号端子58直接钎焊于第一内侧导体层24的多个信号区域24b。但是，作为其他的实施方式，多个第一信号端子58可以经由导体间隔物或键合线这样其他的构件而连接于多个信号区域24b(或第一半导体元件12的多个信号电极12c)。
多个第二信号端子60在密封体16的内部电连接于第三绝缘基板40。详细而言，多个第二信号端子60分别接合于第三绝缘基板40的第三内侧导体层44的多个信号区域44b(参照图7)。由此，多个第二信号端子60经由第三内侧导体层44的多个信号区域44b而分别电连接于第二半导体元件14的多个信号电极14c。虽然为一例，但是在本实施例中，多个第二信号端子60直接钎焊于第三内侧导体层44的多个信号区域44b。但是，作为其他的实施方式，多个第二信号端子60可以经由导体间隔物或键合线这样的其他的构件连接于多个信号区域44b(或第二半导体元件14的多个信号电极14c)。
半导体装置10还具备两个虚设端子62、64。各个虚设端子62、64向与多个信号端子58、60相同的方向突出。一方的虚设端子62接合于第一绝缘基板20的第一内侧导体层24的悬空区域24c。另一方的虚设端子64接合于第三绝缘基板40的第三内侧导体层44的悬空区域44c。虽然为一例，但是在半导体装置10的制造阶段，两个虚设端子62、64与多个信号端子58、60一起通过一体的引线框架准备。两个虚设端子62、64接合于悬空区域24c、44c，由此包含多个信号端子58、60的引线框架相对于第一绝缘基板20及第三绝缘基板40被正确地定位。
如以上所述，在本实施例的半导体装置10中，在第二绝缘基板30与第三绝缘基板40之间，第一半导体元件12与第二半导体元件14串联。第一半导体元件12与第二半导体元件14之间经由第一绝缘基板20的第一内侧导体层24而连接，在将两个半导体元件12、14连接的路径上未介有其他的绝缘基板或电力端子。由此，半导体装置10内的电路结构简单，例如，能够减少半导体装置10的电力损失。需要说明的是，横向排列配置的第二绝缘基板30和第三绝缘基板40可以调换为单一的绝缘基板。然而，向第二绝缘基板30与第三绝缘基板40之间可以施加比较大的电压。关于这一点，与单一的绝缘基板相比，通过采用相互独立的第二绝缘基板30和第三绝缘基板40，能够有效地提高绝缘性。

Claims (18)

1.一种半导体装置，具备：
第一绝缘基板；
第一半导体元件及第二半导体元件，配置在所述第一绝缘基板上；
第二绝缘基板，隔着所述第一半导体元件而与所述第一绝缘基板相对；及
第三绝缘基板，隔着所述第二半导体元件而与所述第一绝缘基板相对，并与所述第二绝缘基板横向排列配置，
所述第一绝缘基板具有第一绝缘层、设置在所述第一绝缘层的一侧并与所述第一半导体元件及所述第二半导体元件电连接的第一内侧导体层、及设置在所述第一绝缘层的另一侧的第一外侧导体层，
所述第二绝缘基板具有第二绝缘层、设置在所述第二绝缘层的一侧并与所述第一半导体元件电连接的第二内侧导体层、及设置在所述第二绝缘层的另一侧的第二外侧导体层，
所述第三绝缘基板具有第三绝缘层、设置在所述第三绝缘层的一侧并与所述第二半导体元件电连接的第三内侧导体层、及设置在所述第三绝缘层的另一侧的第三外侧导体层。
2.根据权利要求1所述的半导体装置，其中，
所述第二绝缘基板的尺寸与所述第三绝缘基板的尺寸不同。
3.根据权利要求2所述的半导体装置，其中，
所述第二绝缘基板的尺寸比所述第三绝缘基板的尺寸小。
4.根据权利要求2所述的半导体装置，其中，
所述第二绝缘基板的尺寸比所述第三绝缘基板的尺寸大。
5.根据权利要求1～4中任一项所述的半导体装置，其中，
所述半导体装置还具备将所述第一半导体元件及所述第二半导体元件密封的密封体，
所述第一绝缘基板的所述第一内侧导体层直接钎焊于所述第一半导体元件及所述第二半导体元件，
所述第二绝缘基板的所述第二内侧导体层直接钎焊于所述第一半导体元件，
所述第三绝缘基板的所述第三内侧导体层直接钎焊于所述第二半导体元件。
6.根据权利要求1～5中任一项所述的半导体装置，其中，
所述第一半导体元件及所述第二半导体元件分别是具有正面电极和反面电极并使所述正面电极与所述反面电极之间导通及切断的开关元件，
所述第一半导体元件的所述正面电极电连接于所述第一绝缘基板的所述第一内侧导体层，
所述第一半导体元件的所述反面电极电连接于所述第二绝缘基板的所述第二内侧导体层，
所述第二半导体元件的所述正面电极电连接于所述第三绝缘基板的所述第三内侧导体层，
所述第二半导体元件的所述反面电极电连接于所述第一绝缘基板的所述第一内侧导体层。
7.根据权利要求6所述的半导体装置，其中，
所述开关元件是IGBT，所述正面电极是发射极，所述反面电极是集电极。
8.根据权利要求6所述的半导体装置，其中，
所述开关元件是MOSFET，所述正面电极是源电极，所述反面电极是漏电极。
9.根据权利要求6～8中任一项所述的半导体装置，其中，
所述第一半导体元件及所述第二半导体元件分别还具有设置在所述正面电极的相同侧的信号电极，
所述第一绝缘基板的所述第一内侧导体层具有在所述第一绝缘层上相互隔离的主区域和信号区域，
所述主区域电连接于所述第一半导体元件的所述正面电极及所述第二半导体元件的所述反面电极，
所述信号区域电连接于所述第一半导体元件的所述信号电极。
10.根据权利要求9所述的半导体装置，其中，
所述第一绝缘基板的所述第一内侧导体层还具有被从所述第一半导体元件及所述第二半导体元件电绝缘的悬空区域，
所述悬空区域以所述信号区域位于所述主区域与所述悬空区域之间的方式设置在所述第一绝缘层的外周缘的附近。
11.根据权利要求10所述的半导体装置，其中，
在所述悬空区域接合有虚设端子。
12.根据权利要求10或11所述的半导体装置，其中，
在俯视观察所述第一绝缘基板时，所述悬空区域的外周缘的一部分与所述第一外侧导体层的外周缘一致。
13.根据权利要求9～12中任一项所述的半导体装置，其中，
所述第三绝缘基板的所述第三内侧导体层具有在所述第三绝缘层上相互隔离的主区域和信号区域，
所述第三内侧导体层的所述主区域电连接于所述第二半导体元件的所述正面电极，
所述第三内侧导体层的所述信号区域电连接于所述第二半导体元件的所述信号电极。
14.根据权利要求13所述的半导体装置，其中，
所述第三绝缘基板的所述第三内侧导体层还具有被从所述第一半导体元件及所述第二半导体元件电绝缘的悬空区域，
在所述第三绝缘基板中，所述悬空区域以所述信号区域位于所述主区域与所述悬空区域之间的方式设置于所述第三绝缘层的外周缘的附近。
15.根据权利要求1～14中任一项所述的半导体装置，其中，
所述半导体装置在所述第一绝缘基板与所述第三绝缘基板之间还具有与所述第一绝缘基板的所述第一内侧导体层接合的第一电力端子，
在所述第三绝缘基板的与所述第一电力端子相对的范围内未设置所述第三内侧导体层。
16.根据权利要求1～15中任一项所述的半导体装置，其中，
所述半导体装置在所述第一绝缘基板与所述第二绝缘基板之间还具有与所述第二绝缘基板的所述第二内侧导体层接合的第二电力端子，
在所述第一绝缘基板的与所述第二电力端子相对的范围内未设置所述第一内侧导体层。
17.根据权利要求1～16中任一项所述的半导体装置，其中，
所述半导体装置在所述第一绝缘基板与所述第三绝缘基板之间还具有与所述第三绝缘基板的所述第三内侧导体层接合的第三电力端子，
在所述第一绝缘基板的与所述第三电力端子相对的范围中未设置所述第一内侧导体层。
18.根据权利要求17所述的半导体装置，其中，
所述第三电力端子具有沿着与所述第三绝缘基板平行的方向弯折的弯折部。
CN201910485829.8A 2018-06-13 2019-06-05 半导体装置 Active CN110600457B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018112785A JP7124474B2 (ja) 2018-06-13 2018-06-13 半導体装置
JP2018-112785 2018-06-13

Publications (2)

Publication Number Publication Date
CN110600457A true CN110600457A (zh) 2019-12-20
CN110600457B CN110600457B (zh) 2023-11-24

Family

ID=68724860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910485829.8A Active CN110600457B (zh) 2018-06-13 2019-06-05 半导体装置

Country Status (4)

Country Link
US (1) US11043474B2 (zh)
JP (1) JP7124474B2 (zh)
CN (1) CN110600457B (zh)
DE (1) DE102019115513B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220199502A1 (en) 2020-12-18 2022-06-23 Semiconductor Components Industries, Llc Multiple substrate package systems and related methods
US11508642B2 (en) * 2020-12-30 2022-11-22 Amulaire Thermal Technology, Inc. Power module package structure
US20220238413A1 (en) * 2021-01-22 2022-07-28 Infineon Technologies Ag Double sided cooling module with power transistor submodules
US20230253362A1 (en) * 2022-02-08 2023-08-10 Semiconductor Components Industries, Llc High power module package structures

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783471A (zh) * 2004-11-30 2006-06-07 株式会社东芝 半导体封装及半导体模块
CN101075606A (zh) * 2006-05-17 2007-11-21 株式会社日立制作所 功率半导体模块
JP2008227336A (ja) * 2007-03-15 2008-09-25 Hitachi Metals Ltd 半導体モジュール、これに用いられる回路基板
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
WO2012096066A1 (ja) * 2011-01-11 2012-07-19 カルソニックカンセイ株式会社 パワー半導体モジュール
JP2013038848A (ja) * 2011-08-04 2013-02-21 Honda Motor Co Ltd 半導体装置
JP2017054855A (ja) * 2015-09-07 2017-03-16 株式会社東芝 半導体装置、及び半導体パッケージ
CN107946258A (zh) * 2016-10-12 2018-04-20 英飞凌科技股份有限公司 具有延伸到导热电介质片外的导电层的芯片载体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099441B2 (en) 2013-02-05 2015-08-04 Infineon Technologies Austria Ag Power transistor arrangement and method for manufacturing the same
US9263440B2 (en) 2013-02-11 2016-02-16 Infineon Technologies Austria Ag Power transistor arrangement and package having the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783471A (zh) * 2004-11-30 2006-06-07 株式会社东芝 半导体封装及半导体模块
CN101075606A (zh) * 2006-05-17 2007-11-21 株式会社日立制作所 功率半导体模块
JP2008227336A (ja) * 2007-03-15 2008-09-25 Hitachi Metals Ltd 半導体モジュール、これに用いられる回路基板
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
WO2012096066A1 (ja) * 2011-01-11 2012-07-19 カルソニックカンセイ株式会社 パワー半導体モジュール
JP2013038848A (ja) * 2011-08-04 2013-02-21 Honda Motor Co Ltd 半導体装置
JP2017054855A (ja) * 2015-09-07 2017-03-16 株式会社東芝 半導体装置、及び半導体パッケージ
CN107946258A (zh) * 2016-10-12 2018-04-20 英飞凌科技股份有限公司 具有延伸到导热电介质片外的导电层的芯片载体

Also Published As

Publication number Publication date
DE102019115513B4 (de) 2023-06-29
CN110600457B (zh) 2023-11-24
US11043474B2 (en) 2021-06-22
DE102019115513A1 (de) 2019-12-19
JP2019216189A (ja) 2019-12-19
JP7124474B2 (ja) 2022-08-24
US20190385985A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
US11037847B2 (en) Method of manufacturing semiconductor module and semiconductor module
CN110600457B (zh) 半导体装置
WO2015190559A1 (ja) パワーモジュールおよびその製造方法
JP2004047850A (ja) パワー半導体装置
EP3522213B1 (en) Semiconductor device
CN110783283B (zh) 具有对称布置的功率连接端的半导体封装及其制造方法
CN110364520B (zh) 半导体装置
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
US20220199578A1 (en) Semiconductor device
JP6591808B2 (ja) パワーモジュールおよびインバータ装置
US20200211954A1 (en) Semiconductor module
US10566295B2 (en) Semiconductor device
CN110911375A (zh) 半导体装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
CN110943062B (zh) 半导体装置
JP7103533B2 (ja) 半導体装置
CN110858577B (zh) 半导体装置
CN110491848B (zh) 半导体装置
US11276627B2 (en) Semiconductor device
US20230230940A1 (en) Semiconductor device
WO2020144907A1 (ja) 半導体装置
JP2021111719A (ja) 半導体装置
JP2005129606A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200416

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: TOYOTA City, Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

GR01 Patent grant
GR01 Patent grant