CN110581204A - GaN基发光二极管外延结构及其制备方法 - Google Patents

GaN基发光二极管外延结构及其制备方法 Download PDF

Info

Publication number
CN110581204A
CN110581204A CN201910801128.0A CN201910801128A CN110581204A CN 110581204 A CN110581204 A CN 110581204A CN 201910801128 A CN201910801128 A CN 201910801128A CN 110581204 A CN110581204 A CN 110581204A
Authority
CN
China
Prior art keywords
layer
type
type layer
light emitting
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910801128.0A
Other languages
English (en)
Inventor
卢国军
游正璋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yingrui Photoelectric Technology (shanghai) Co Ltd
Enraytek Optoelectronics Co Ltd
Original Assignee
Yingrui Photoelectric Technology (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yingrui Photoelectric Technology (shanghai) Co Ltd filed Critical Yingrui Photoelectric Technology (shanghai) Co Ltd
Priority to CN201910801128.0A priority Critical patent/CN110581204A/zh
Publication of CN110581204A publication Critical patent/CN110581204A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请涉及一种GaN基发光二极管外延结构及其制备方法,该外延结构包括:衬底;N型外延层,位于衬底上;发光层,位于N型外延层上;电子阻挡层,位于发光层上;及P型外延层,包括依次叠设于电子阻挡层上的第一P型层、第二P型层和第三P型层,第三P型层用于引出金属电极,各P型层的禁带宽度关系为:第二P型层>第一P型层>第三P型层,各P型层的掺杂浓度关系为:第二P型层<第一P型层<第三P型层。本申请形成具有三层结构的P型外延层,通过调节各层结构的禁带宽度和掺杂浓度,使得P型外延层能够兼顾进一步阻挡电子、提高空穴的浓度和迁移率、降低P型外延层和金属电极之间接触电阻的问题。

Description

GaN基发光二极管外延结构及其制备方法
技术领域
本发明涉及发光二极管领域,尤其涉及一种GaN基发光二极管外延结构及其制备方法。
背景技术
氮化镓是现今半导体照明中蓝光发光二极管的核心材料,GaN基发光二极管的外延结构包括多层结构,其中核心层次为N型外延层、发光层和P型外延层,通过将N型外延层中的电子和P型外延层中的空穴输送至发光层,电子和空穴在发光层进行复合发光。在该GaN基发光二极管的外延结构中,P型外延层一方面需要具有较高的禁带宽度以进一步阻挡电子从发光层溢流至P型外延层,另一方面又需要掺杂较高浓度的P型杂质,以为发光层输送足够的空穴,同时,P型外延层还需要引出金属电极,为了减小P型外延层与金属电极之间的接触电阻,也需要掺入较高浓度的P型杂质。然而,在半导体材料中,GaN P型掺杂比较难,尤其禁带宽度越大,就越难进行P型掺杂,即难以提高空穴浓度。
发明内容
基于此,本申请为进一步提高氮化镓基发光二极管P型外延层的电子阻挡能力、空穴的浓度和迁移效率,加强空穴的注入效率,提出一种GaN基发光二极管外延结构及其制备方法。
一种GaN基发光二极管外延结构,包括:衬底;
N型外延层,位于所述衬底上;
发光层,位于所述N型外延层上;
电子阻挡层,位于所述发光层上;及
P型外延层,包括依次叠设于所述电子阻挡层上的第一P型层、第二P型层和第三P型层,所述第三P型层用于引出金属电极,各所述P型层的禁带宽度关系为:第二P型层>第一P型层>第三P型层,各所述P型层的掺杂浓度关系为:第二P型层<第一P型层<第三P型层。
上述GaN基发光二极管外延结构,其P型外延层整体上分为三层,从下至上依次是第一P型层、第二P型层和第三P型层。其中,第二P型层的禁带宽度最大,兼具进一步阻挡电子和提供空穴;第一P型层的禁带宽度小于第二P型层,第一P型层比第二P型层更容易进行P型掺杂,因此,第一P型层的掺杂浓度比第二P型层的高,主要用于提供空穴,且同时具有一定的电子阻挡作用;第三P型层的禁带宽度最小,最容易进行P型掺杂,其P型掺杂的掺杂浓度最高,从第三P型层引出金属电极时,能减小第三P型层与金属电极之间的接触电阻。在本申请中,P型外延层设置为上述三层结构,其中,第一P型层能够为发光层提供较多的空穴,第二P型层能够对电子起到进一步的阻挡作用和提供空穴,第三P型层能够降低P型外延层与金属电极的接触电阻,通过设置多层结构,使P型外延层能够有效提高进一步的电子阻挡能力、提高P型掺杂浓度,提高空穴的浓度和迁移率。
在其中一个实施例中,定义所述第一P型层的厚度为D1,定义所述第二P型层的厚度为D2,定义所述第三P型层的厚度为D3,则有:D2>D1>D3。
在其中一个实施例中,0<D1≤50nm,0<D2≤100nm,0<D3≤20nm。
在其中一个实施例中,所述第一P型层具有交替叠设的第一势垒和第一势阱,所述第二P型层具有交替叠设的第二势垒和第二势阱,所述第三P型层具有交替叠设的第三势垒和第三势阱。
在其中一个实施例中,定义所述第一势垒的厚度为d11,所述第一势阱的厚度为d12,定义所述第二势垒的厚度为d21,所述第二势阱的厚度为d22,定义所述第三势垒的厚度为d31,所述第三势阱的厚度为d32,则有:d22>d21>d12>d11>d32>d31。
在其中一个实施例中,定义在所述第一P型层中由相邻第一势垒和第一势阱组成的周期结构的周期数为n1,定义在所述第二P型层中由相邻第二势垒和第二势阱组成的周期结构的周期数为n2,定义在所述第三P层中由相邻第三势垒和第三势阱组成的周期结构的周期数为n3,则有:n2>n1>n3,其中,1≤n1≤10,1≤n2≤15,1≤n3≤5,且d11和d12均不超过20nm,d21和d22均不超过50nm,d31和d32均不超过10nm。
在其中一个实施例中,所述P型外延层的材料为AlxInyGa1-x-yN,0≤x≤0.3,0≤y≤0.2。
一种GaN基发光二极管外延结构的制备方法,包括:提供衬底;
在所述衬底上生长N型外延层;
在所述N型外延层上生长发光层;
在所述发光层上生长电子阻挡层;及
在所述电子阻挡层上生长P型外延层,生长所述P型外延层的步骤包括:在所述电子阻挡层上依次生长第一P型层、第二P型层和第三P型层,各所述P型层的禁带宽度关系为:第二P型层>第一P型层>第三P型层,各所述P型层的掺杂浓度关系为:第二P型层<第一P型层<第三P型层。
通过上述制备方法形成的GaN基发光二极管外延结构,其P型外延层具有三层结构,其中,靠近发光层的第一P型层禁带宽度较低,掺杂浓度较高,能够为发光层提供较多的空穴,第二P型层禁带宽度较高,对电子具有进一步的阻挡作用,第三P型层禁带宽度最低,其掺杂浓度最高,能够降低P型外延层与金属电极之间的接触电阻。在本申请中,通过形成上述结构,使P型外延层能够有效提升进一步的电子阻挡能力、提高掺杂浓度,提高空穴的浓度和迁移率。
在其中一个实施例中,各所述P型层的生长温度关系为:第二P型层>第三P型层>第一P型层。
在其中一个实施例中,所述第一P型层的生长温度范围为600℃~800℃,所述第二P型层的生长温度范围为850℃~1000℃,所述第三P型层的生长温度范围为800℃~950℃。
附图说明
图1为本申请一实施例中GaN基发光二极管外延结构的结构示意图;
图2为本申请一实施例中GaN基发光二极管外延结构的能带示意图;
图3为本申请一实施例GaN基发光二极管外延结构的制备方法步骤流程图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本申请涉及一种GaN基发光二极管外延结构,如图1所示,该外延结构包括衬底110和第一叠设于衬底110上的N型外延层140、发光层160、电子阻挡层170和P型外延层180。进一步的,P型外延层180包括依次叠设于电子阻挡层170上的第一P型层P1、第二P型层P2和第三P型层P3,第三P型层P3用于引出金属电极190。其中,第二P型层P2的禁带宽度大于第一P型层P1的禁带宽度,第一P型层P1的禁带宽度大于第三P型层P3的禁带宽度,同时,第二P型层P2的掺杂浓度小于第一P型层P1的掺杂浓度,第一P型层P1的掺杂浓度小于第三P型层P3的掺杂浓度。
上述GaN基发光二极管外延结构,其P型外延层180包含三层结构,其中,第二P型层P2位于P型外延层180的中间,其禁带宽度最大,兼具阻挡发光层160溢流出的电子和提供空穴,第一P型层P1靠近发光层160,其禁带宽度较第二P型层P2小,降低禁带宽度有利于P型掺杂,因此第一P型层P1能够掺入较高浓度的P型杂质,主要用于向发光层160提供空穴,第三P型层P3的禁带宽度最小,相对于第一P型层P1和第二P型层P2,其能够掺入更多的P型杂质,主要用于降低P型外延层180与金属电极180之间的接触电阻。在本申请中,P型外延层180设置为上述三层结构,其中,利用第一P型层P1为发光层160提供空穴,利用第二P型层P2兼具阻挡电子和提供空穴,利用第三P型层P3降低P型外延层与金属电极的接触电阻,从而使P型外延层能够有效提高进一步的电子阻挡能力和提高P型掺杂浓度,提高空穴的浓度和迁移率。
在一实施例中,对P型外延层180中各层P型结构的厚度进行了限定。定义第一P型层P1的厚度为D1,定义第二P型层P2的厚度为D2,定义第三P型层P3的厚度为D3,则上述厚度满足关系:D2>D1>D3。在本申请中,第二P型层P2的晶体质量比第一P型层P1和第三P型层P3的晶体质量好,因此,可将第二P型层P2的厚度设计的最厚,以提高P型层整体的晶体质量,而第三P型层P3主要是用于引出金属电极,因此可以尽量减小其厚度,只要能引出金属电极便可。在一些实施例中,会对P型外延层中各膜层的厚度范围进行限定。具体的,第一P型层P1的厚度不超过50nm,第二P型层P2的厚度不超过100nm,第三P型层P3的厚度不超过20nm。
在一实施例中,第一至第三P型层均为周期结构,具体的,第一P型层P1具有交替叠设的第一势垒P11和第一势阱P12,第二P型层P2具有交替叠设的第二势垒P21和第二势阱P22,第三P型层P3具有交替叠设的第三势垒P31和第三势阱P32。定义第一势垒P11的禁带宽度为Eg11,第一势阱P12的禁带宽度为Eg12,第二势垒P21的禁带宽度为Eg21,第二势阱P22的禁带宽度为Eg22,第三势垒P31的禁带宽度为Eg31,第三势阱P32的禁带宽度为Eg32,如图2所示,上述势阱和势垒的禁带宽度的大小关系为:Eg21>Eg22>Eg11>Eg12>Eg31>Eg32。在本实施例中,在本实施例中,将各P型层设计成由势阱和势垒构成的周期结构,由此可以进一步提升P型外延层的晶体质量。在一实施例中,当各P型层为由势阱和势垒构成的周期结构时,各势垒和势阱的厚度也满足一定的关系。定义第一势垒P11的厚度为d11,第一势阱P12的厚度为d12,第二势垒P21的厚度为d21,第二势阱P22的厚度为d22,第三势垒P31的厚度为d31,第三势阱P32的厚度为d32,则上述各势垒和势阱的厚度满足:d22>d21>d12>d11>d32>d31。进一步的,在第一P型层P1中,相邻的第一势垒P11和第一势阱P12构成一个周期,定义第一P型层P1中的周期数为n1;在第二P型层P2中,相邻的第二势垒p21和第二势阱p22构成一个周期,定义第二P型层P2中的周期数为n2;在第三P型层P3中,相邻的第三势垒P31和第三势阱P32构成一个周期,定义第三P型层P3中的周期数为n3,则有n2>n1>n3。周期数越大,对应的P型层越厚,在本实施例中,第二P型层P2的周期数最多,其膜层最厚,P型外延层整体的晶体质量接越好,第三P型层P3的周期数最少,其膜层最薄。具体的,1≤n1≤10,1≤n2≤15,1≤n3≤5,且d11和d12均不超过20nm,d21和d22均不超过50nm,d31和d32均不超过10nm,由此限定各膜层的厚度,以使空穴顺利通过P型外延层进入发光层。
在一实施例中,当各P型层为由势阱和势垒构成的周期结构时,由于禁带宽度越大,P型掺杂难度越大,定义第一势垒P11的掺杂浓度为c11,第一势阱P12的掺杂浓度为c12,第二势垒P21的掺杂浓度为c21,第二势阱P22的掺杂浓度为c22,第三势垒P31的掺杂浓度为c31,第三势垒P32的掺杂浓度为c32,则上述各势垒和势阱的掺杂浓度关系为c32>c31>c12>c11>c22>c21。
在一实施例中,P型外延层180的材料可表示为AlxInyGa1-x-yN,其中,0≤x≤0.3,0≤y≤0.2,即P型外延层180可以由AlN、GaN、InGaN、AlInGaN中的其中一种材料或几种材料构成。
可选的,衬底110可以是Al2O3、GaN、AlN、Si、SiC中任一种材料形成的单层结构或多种材料形成的复合结构。在一实施例中,如图1所示,在衬底110和N型外延层140之间还形成有缓冲层120,缓冲层120的厚度为10nm~40nm。其中,缓冲层120的材料可以是GaN,AlGaN、AlInGaN中任一种材料形成的单层结构或这几种材料形成的复合结构。
可选的,在N型外延层140与缓冲层120之间还包括非掺杂层130,非掺杂层130可以是GaN,AlGaN、AlInGaN中任一种材料形成的单层结构或这几种材料形成的复合结构,其中,非掺杂层130的厚度可为2um~4um,非掺杂层130的禁带宽度也大于发光层160的禁带宽度,避免吸收发光层160的光。
可选的,N型外延层140的厚度可为2um~4um,N型外延层具有硅掺杂且硅的掺杂浓度可为1.5E19cm-3~3E19cm-3,N型外延层140可以是GaN、AlGaN、AlInGaN中任一种材料形成的单层结构或这几种材料形成的复合结构。
可选的,如图2所示,在N型外延层140和发光层160之间设置有应力调节层150,应力调节层150为由第四势垒和第四势阱交叠而成的周期结构,其中,第四势阱的厚度范围为1.0nm~3.0nm,第四势垒的厚度范围为2.0nm~4.0nm。在一实施例中,第四势垒可表示为Ala1Inb1Ga1-a1-b1N,第四势阱可表示为Ala2Inb2Ga1-a2-b2N,其中,a1和a2的范围为0~0.5,b1和b2的范围为0~0.5,应力调节层150的周期数为m,1≤m≤10。
可选的,发光层160也为由第五势垒和第五势阱交叠而成的周期结构其中,各第五势阱的厚度为2nm~4nm,各第五势垒的厚度为4nm~7nm,发光层160的周期数为6~12,势阱层和势垒层的材料均可选InAlGaN。
可选的,电子阻挡层170可以是P型AlGaN或P型AlInGaN或P型InGaN的单层或组合及其超晶格等结构,电子阻挡层170的总厚度范围为30nm~70nm,电子阻挡层170进行镁掺杂且掺杂浓度为2e19cm-3~1.5e20cm-3
本申请还涉及一种GaN基发光二极管外延结构的制备方法,如图3所示,该制备方法包括:
步骤S310:提供衬底。
在一实施例中,衬底110可以是Al2O3、GaN、AlN、Si、SiC中任一种材料形成的单层结构或多种材料形成的复合结构。
步骤S320:在所述衬底上生长N型外延层。
在一实施例中,通过步骤S320生长出的N型外延层140的结构与参数与上文GaN基发光二极管外延结构中的N型外延层140的结构和参数相同,在此不再赘述。其中,N型外延层140的生长温度为1000℃~1200℃,反应腔压力为100Torr~400Torr。
在一实施例中,在生长N型外延层140之前,还依次在衬底110上生长缓冲层120和非掺杂层130,缓冲层120和非掺杂层130的结构与参数与上文GaN基发光二极管外延结构中的缓冲层120和非掺杂层130的结构和参数相同,在此不再赘述。其中,缓冲层120的生长温度为500℃~900℃,反应腔压力为100Torr~600Torr;非掺杂层130的生长温度为900℃~1200℃,反应腔压力为100Torr~600Torr。
步骤S330:在所述N型外延层上生长发光层。
在一实施例中,通过步骤S330生长出的发光层160的结构与参数与上文GaN基发光二极管外延结构中的发光层160的结构和参数相同,在此不再赘述。其中,发光层150的生长温度为700℃~1000℃。
在一实施例中,在生长发光层160之前,还包括在N型外延层130上生长应力调节层150的步骤,应力调节层150的结构与参数与上文GaN基发光二极管外延结构中的应力调节层150的结构和参数相同,在此不再赘述。其中,应力调节层150的生长温度为700℃~1000℃。
步骤S340:在所述发光层上生长电子阻挡层。
在一实施例中,通过步骤S340生长出的电子阻挡层170的结构与参数与上文GaN基发光二极管外延结构中的电子阻挡层170的结构和参数相同,在此不再赘述。
步骤S350:在所述电子阻挡层上生长P型外延层,生长所述P型外延层的步骤包括:在所述电子阻挡层上依次生长第一P型层、第二P型层和第三P型层,各所述P型层的禁带宽度关系为:第二P型层>第一P型层>第三P型层,各所述P型层的掺杂浓度关系为:第二P型层<第一P型层<第三P型层。
在一实施例中,通过步骤S350生长出的P型外延层180的结构与参数与上文GaN基发光二极管外延结构中的P型外延层180的结构和参数相同,在此不再赘述。在一实施例中,第二P型层P2的生长温度大于第三P型层P3的生长温度,第三P型层P3的生长温度大于第一P型层P1的生长温度。生长温度越高,晶体质量越好,而生长温度越低,越有利于P型掺杂,在本实施例中,第二P型层P2的生长温度最高,使得第二P型层P2的晶体质量最好,同时,第一P型层P1和第三P型层P3的生长温度较低,有利于提高第一P型层P1和第三P型层P3的掺杂浓度。具体的,第一P型层P1的生长温度范围为600℃~800℃,第二P型层P2的生长温度范围为850℃~1000℃,第三P型层P3的生长温度范围为800℃~950℃。
在本申请中,通过上述制备方法形成的GaN基发光二极管外延结构,其P型外延层具有三层结构,其中,位于中间层的第二P型层禁带宽度最大,兼具进一步阻挡发光层160的电子进入P型外延层和提供空穴,用于引出金属电极的第三P型层禁带宽度最小,其掺杂浓度最高,有利于降低P型外延层与金属电极之间的接触电阻,靠近发光层的第一P型层的禁带宽度比第二P型层的小,比第三P型层的大,其掺杂浓度与第二P型层的高,比第三P型层的低,一方面能够为发光层提供足够的空穴,另一方面也具有阻挡电子的作用。在本申请中,通过设置上述P型外延层,能够兼顾P型外延层进一步阻挡电子、提供空穴以及降低P型外延层与金属电极之间接触电阻的功能。
以上实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种GaN基发光二极管外延结构,其特征在于,包括:
衬底;
N型外延层,位于所述衬底上;
发光层,位于所述N型外延层上;
电子阻挡层,位于所述发光层上;及
P型外延层,包括依次叠设于所述电子阻挡层上的第一P型层、第二P型层和第三P型层,所述第三P型层用于引出金属电极,各所述P型层的禁带宽度关系为:第二P型层>第一P型层>第三P型层,各所述P型层的掺杂浓度关系为:第二P型层<第一P型层<第三P型层。
2.如权利要求1所述的GaN基发光二极管外延结构,其特征在于,定义所述第一P型层的厚度为D1,定义所述第二P型层的厚度为D2,定义所述第三P型层的厚度为D3,则有:D2>D1>D3。
3.如权利要求2所述的GaN基发光二极管外延结构,其特征在于,0<D1≤50nm,0<D2≤100nm,0<D3≤20nm。
4.如权利要求1所述的GaN基发光二极管外延结构,其特征在于,所述第一P型层具有交替叠设的第一势垒和第一势阱,所述第二P型层具有交替叠设的第二势垒和第二势阱,所述第三P型层具有交替叠设的第三势垒和第三势阱。
5.如权利要求4所述的GaN基发光二极管外延结构,其特征在于,定义所述第一势垒的厚度为d11、所述第一势阱的厚度为d12,定义所述第二势垒的厚度为d21、所述第二势阱的厚度为d22,定义所述第三势垒的厚度为d31、所述第三势阱的厚度为d32,则有:d22>d21>d12>d11>d32>d31。
6.如权利要求5所述的GaN基发光二极管外延结构,其特征在于,定义在所述第一P型层中由相邻第一势垒和第一势阱组成的周期结构的周期数为n1,定义在所述第二P型层中由相邻第二势垒和第二势阱组成的周期结构的周期数为n2,定义在所述第三P层中由相邻第三势垒和第三势阱组成的周期结构的周期数为n3,则有:n2>n1>n3,其中,1≤n1≤10,1≤n2≤15,1≤n3≤5,且d11和d12均不超过20nm,d21和d22均不超过50nm,d31和d32均不超过10nm。
7.如权利要求1所述的GaN基发光二极管外延结构,其特征在于,所述P型外延层的材料为AlxInyGa1-x-yN,0≤x≤0.3,0≤y≤0.2。
8.一种GaN基发光二极管外延结构的制备方法,其特征在于,包括:
提供衬底;
在所述衬底上生长N型外延层;
在所述N型外延层上生长发光层;
在所述发光层上生长电子阻挡层;及
在所述电子阻挡层上生长P型外延层,生长所述P型外延层的步骤包括:在所述电子阻挡层上依次生长第一P型层、第二P型层和第三P型层,各所述P型层的禁带宽度关系为:第二P型层>第一P型层>第三P型层,各所述P型层的掺杂浓度关系为:第二P型层<第一P型层<第三P型层。
9.如权利要求9所述的制备方法,其特征在于,各所述P型层的生长温度关系为:第二P型层>第三P型层>第一P型层。
10.如权利要求9所述的制备方法,其特征在于,所述第一P型层的生长温度范围为600℃~800℃,所述第二P型层的生长温度范围为850℃~1000℃,所述第三P型层的生长温度范围为800℃~950℃。
CN201910801128.0A 2019-08-28 2019-08-28 GaN基发光二极管外延结构及其制备方法 Pending CN110581204A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910801128.0A CN110581204A (zh) 2019-08-28 2019-08-28 GaN基发光二极管外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910801128.0A CN110581204A (zh) 2019-08-28 2019-08-28 GaN基发光二极管外延结构及其制备方法

Publications (1)

Publication Number Publication Date
CN110581204A true CN110581204A (zh) 2019-12-17

Family

ID=68812043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910801128.0A Pending CN110581204A (zh) 2019-08-28 2019-08-28 GaN基发光二极管外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110581204A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403564A (zh) * 2020-03-31 2020-07-10 厦门乾照半导体科技有限公司 一种红外发光二极管外延结构、芯片及其制作方法
CN112331752A (zh) * 2020-12-03 2021-02-05 至芯半导体(杭州)有限公司 一种具有低电阻率p型层的深紫外led外延制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856915A (zh) * 2003-09-25 2006-11-01 松下电器产业株式会社 氮化物半导体元件和其制造方法
CN102738328A (zh) * 2012-07-02 2012-10-17 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN104205367A (zh) * 2012-03-29 2014-12-10 首尔伟傲世有限公司 近紫外发光装置
KR20170082738A (ko) * 2016-01-07 2017-07-17 엘지이노텍 주식회사 발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856915A (zh) * 2003-09-25 2006-11-01 松下电器产业株式会社 氮化物半导体元件和其制造方法
CN104205367A (zh) * 2012-03-29 2014-12-10 首尔伟傲世有限公司 近紫外发光装置
CN102738328A (zh) * 2012-07-02 2012-10-17 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
KR20170082738A (ko) * 2016-01-07 2017-07-17 엘지이노텍 주식회사 발광소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403564A (zh) * 2020-03-31 2020-07-10 厦门乾照半导体科技有限公司 一种红外发光二极管外延结构、芯片及其制作方法
CN112331752A (zh) * 2020-12-03 2021-02-05 至芯半导体(杭州)有限公司 一种具有低电阻率p型层的深紫外led外延制造方法

Similar Documents

Publication Publication Date Title
JP5737111B2 (ja) Iii族窒化物半導体発光素子
TWI436495B (zh) 以氮化物為主之發光裝置
JP5311338B2 (ja) 窒化物半導体発光素子
CA2528719C (en) Nitride semiconductor light emitting device
JP5048496B2 (ja) 窒化物半導体発光素子及びその製造方法
US20150270433A1 (en) Nitride semiconductor structure and semiconductor light emitting device including the same
JP2009055023A (ja) 窒化物半導体発光素子
JP2007504682A5 (zh)
JP4929367B2 (ja) 半導体発光素子及びその製造方法
CN101640236A (zh) 组合式电子阻挡层发光元件
CN110635004A (zh) GaN基发光二极管外延结构
CN217641376U (zh) 一种led外延片及led芯片
KR101211657B1 (ko) 질화물계 반도체 발광소자
TW201327904A (zh) 利用應變緩衝層實現優秀的發光效率的氮化物類發光器件
CN218827205U (zh) 发光二极管外延片及发光二极管
CN110581205A (zh) GaN基发光二极管外延结构及其制备方法
CN114300590A (zh) 一种发光二极管及其制备方法
CN109004074A (zh) Led外延结构及其制备方法
CN110581204A (zh) GaN基发光二极管外延结构及其制备方法
JP2007311619A (ja) 窒化物半導体発光ダイオード
TWI566431B (zh) 組合式電子阻擋層發光元件
CN102544290B (zh) 氮化物半导体发光二极管元件
KR20100070250A (ko) 질화물 반도체 발광소자
KR101485690B1 (ko) 반도체 발광 소자 및 그 제조 방법
CN208507715U (zh) Led外延结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20211119

AD01 Patent right deemed abandoned