CN110580096A - 一种可降低功耗的微控制单元及其控制方法 - Google Patents

一种可降低功耗的微控制单元及其控制方法 Download PDF

Info

Publication number
CN110580096A
CN110580096A CN201810584633.XA CN201810584633A CN110580096A CN 110580096 A CN110580096 A CN 110580096A CN 201810584633 A CN201810584633 A CN 201810584633A CN 110580096 A CN110580096 A CN 110580096A
Authority
CN
China
Prior art keywords
voltage
output
domain
control unit
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810584633.XA
Other languages
English (en)
Other versions
CN110580096B (zh
Inventor
杨果来
詹晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiaohua Semiconductor Co ltd
Original Assignee
Huada Semiconductor (chengdu) Co Ltd
Huada Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huada Semiconductor (chengdu) Co Ltd, Huada Semiconductor Co Ltd filed Critical Huada Semiconductor (chengdu) Co Ltd
Priority to CN201810584633.XA priority Critical patent/CN110580096B/zh
Publication of CN110580096A publication Critical patent/CN110580096A/zh
Application granted granted Critical
Publication of CN110580096B publication Critical patent/CN110580096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/266Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3243Power saving in microcontroller unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

本发明提供了一种可降低功耗的微控制单元及其控制方法。所述微控制单元包括第一电压域(例如,低电压域VDD)电压比较器,用于在所述微控制单元的睡眠模式下监测所述微控制单元的所述第一电压域的电压,并产生第一输出,以及产生第二输出;以及逻辑控制单元,用于对所述第一输出进行处理,以产生用于控制所述微控制单元的一充电开关管导通而对所述第一电压域充电的第三输出,以及用于对所述第二输出进行处理,以产生用于控制所述微控制单元的所述充电开关管断开而使所述第一电压域不充电的第四输出,所述第一电压域的漏电流使得第一电压域下降。

Description

一种可降低功耗的微控制单元及其控制方法
技术领域
本发明涉及计算机领域,尤其涉及一种可降低功耗的微控制单元(microcontroller unit(MCU))或其他电子设备及其控制方法。
背景技术
在计算机领域,对诸如微控制单元(MCU)芯片等而言,低功耗是微控制单元或类似电子设备的一项重要指标。微控制单元周期性唤醒,以获取和处理传感器数据应用,例如烟雾探测器。在空闲的大部分时间里,微控制单元被设置成低功耗睡眠模式,但是在睡眠模式下仍有大部分能量损失。在睡眠模式下,可利用超低功耗的控制设计来减小功耗。
依据一个例子,在微控制单元100进入睡眠模式后,对微控制单元100的第一电压域VDD 120(例如,低电压域或内部工作电压)电路进行功率门控(power gating),以减小其漏电。为了维持低压域工作状态,在第二电压域VCC 130(例如,电路供电电压)下,仍会提供带隙基准电压(bandgap reference(BGR))模块104和低压差线性稳压器(low dropoutregulator(LDO))106和/或金属氧化物半导体(metal oxide semiconductor(MOS))管108等。如图1所示的例子可耗电例如约350nA。
发明内容
本发明的一个目的在于提供一种可降低功耗的微控制单元或其他电子设备等及其控制方法。依据本发明的一个实施例,可利用微控制单元对微控制单元的第一电压域(例如,VDD)进行控制。
依据本发明的一个方面,提供了一种微控制单元,所述微控制单元包括:第一电压域电压比较器,用于在所述微控制单元的睡眠模式下监测所述微控制单元的所述第一电压域的电压,并产生第一输出以及产生第二输出;以及逻辑控制单元,用于对所述第一输出进行处理,以产生用于控制所述微控制单元的一充电开关管导通而对所述第一电压域充电的第三输出,以及用于对所述第二输出进行处理,以产生用于控制所述微控制单元的所述充电开关管断开而不对所述第一电压域充电的第四输出。
依据本发明的上述方面的微控制单元,所述第一电压域电压比较器用于在所述第一电压域的电压低于第一参考电压时产生所述第一输出,并在所述第一电压域的电压高于或等于第二参考电压时产生所述第二输出,其中所述第一参考电压低于或等于所述第二参考电压。
依据本发明的上述方面的微控制单元,所述第一电压域电压比较器用于在所述第一电压域的电压低于或等于第一参考电压时产生所述第一输出,并在所述第一电压域的电压高于第二参考电压时产生所述第二输出,其中所述第一参考电压低于或等于所述第二参考电压。
依据本发明的上述方面中的任一个的微控制单元,所述第一电压域电压比较器包括:用于对所述第一电压域的电压进行间接采样的不对称比较器,所述不对称比较器用于在所述不对称比较器的正负两点分别获得相应于所述第一电压域的电压的第一采样电压和第二采样电压,如果所述第一采样电压与第二采样电压的差值小于第三参考电压,所述不对称比较器产生所述第一输出,如果所述第一采样电压与第二采样电压的差值大于或等于所述第三参考电压,所述不对称比较器产生所述第二输出。
依据本发明的上述方面中的任一个的微控制单元,所述第一电压域电压比较器包括:用于对所述第一电压域的电压进行间接采样的不对称比较器,所述不对称比较器用于在所述不对称比较器的正负两点分别获得对应于所述第一电压域的电压的第一采样电压和第二采样电压,如果所述第一采样电压与第二采样电压的差值小于或等于第三参考电压,则所述不对称比较器产生所述第一输出,如果所述第一采样电压与第二采样电压的差值大于所述第三参考电压,则所述不对称比较器产生所述第二输出。
依据本发明的上述方面中的任一个的微控制单元,所述不对称比较器包括:第一N沟MOS管和第二N沟MOS管,所述第一N沟MOS管与所述第二N沟MOS管不对称,且所述第一N沟MOS管的宽度长度比大于所述第二N沟MOS管的宽度长度比。
依据本发明的上述方面中的任一个的微控制单元,所述逻辑控制单元包括:用于对所述第一输出进行纠错和转换以产生所述第三输出并对所述第二输出进行纠错和转换以产生所述第四输出的纠错转换逻辑。
依据本发明的上述方面中的任一个的微控制单元,所述充电开关管包括P沟NOS管或N沟MOS管。
依据本发明的上述方面中的任一个的微控制单元,所述微控制单元还包括:用于在所述微控制单元的睡眠模式下使所述微控制单元的基准电压模块和稳压器模块断开的微控制单元逻辑部分。
依据本发明的上述方面中的任一个的微控制单元,所述第一电压域电压比较器还包括:用于获得所述第一采样电压和所述第二采样电压的电压采样模块;以及用于对所述不对称比较器的所述第一输出和所述第二输出进行整形的比较器整形模块。
依据本发明的另一个方面,提供了一种用于控制微控制单元的功耗的方法,所述方法包括:在所述微控制单元的睡眠模式下监测所述微控制单元的第一电压域的电压;产生第一输出,以使所述第一电压域充电来提高所述第一电压域的电压;以及产生第二输出,以使所述第一电压域不充电,继而通过所述第一电压域的漏电流来降低所述第一电压域的电压。
依据本发明上述方面所述的方法,还包括:对所述第一输出进行处理,以产生用于控制所述第一电压域的充电的第三输出;以及对所述第二输出进行处理,以产生用于控制所述第一电压域不充电的第四输出。
依据本发明上述方面中任一个的所述方法,还包括:在所述第一电压域的电压低于第一参考电压时产生所述第一输出,并在所述第一电压域的电压高于或等于第二参考电压时产生所述第二输出,其中所述第一参考电压低于或等于所述第二参考电压。
依据本发明上述方面中任一个的所述方法,还包括:在所述第一电压域的电压低于或等于第一参考电压时产生所述第一输出,并在所述第一电压域的电压高于第二参考电压时产生所述第二输出,其中所述第一参考电压低于或等于所述第二参考电压。
依据本发明上述方面中任一个的所述方法,还包括:对所述第一电压域的电压进行间接采样,以获得相应于所述第一电压域的电压的第一采样电压和第二采样电压;如果所述第一采样电压与第二采样电压的差值小于第三参考电压,产生所述第一输出;以及如果所述第一采样电压与第二采样电压的差值大于或等于所述第三参考电压,产生所述第二输出。
依据本发明上述方面中任一个的所述方法,还包括:对所述第一电压域的电压进行间接采样,以获得对应于所述第一电压域的电压的第一采样电压和第二采样电压;如果所述第一采样电压与第二采样电压的差值小于或等于第三参考电压,产生所述第一输出;以及如果所述第一采样电压与第二采样电压的差值大于所述第三参考电压,产生所述第二输出。
依据本发明上述方面中任一个的所述方法,还包括:对所述第一输出进行纠错和转换以产生所述第三输出;以及对所述第二输出进行纠错和转换以产生所述第四输出。
依据本发明的又一个方面,提供了不对称比较器,包括:用于监测微控制单元的睡眠模式下的第一电压域的电压的比较器,以产生第一输出,用于使所述第一电压域充电来提高所述第一电压域的电压;以及产生第二输出,用于使所述第一电压域不充电,继而通过所述第一电压域的漏电流来降低所述第一电压域的电压;以及比较器输出整形电路,用于对所述第一输出和第二输出进行整形。
依据本发明上述方面所述的不对称比较器,还包括:在所述第一电压域的电压低于第一参考电压时产生所述第一输出,并在所述第一电压域的电压高于或等于第二参考电压时产生所述第二输出,其中所述第一参考电压低于或等于所述第二参考电压。
依据本发明上述方面所述的不对称比较器,还包括:在所述第一电压域的电压低于或等于第一参考电压时产生所述第一输出,并在所述第一电压域的电压高于第二参考电压时产生所述第二输出,其中所述第一参考电压低于或等于所述第二参考电压。
依据本发明上述方面中任一个的所述不对称比较器,还包括:用于对所述第一电压域的电压进行采样的采样模块,用于获得相应于所述第一电压域的电压的第一采样电压和第二采样电压;所述比较器用于在所述第一采样电压与第二采样电压的差值小于第三参考电压时产生所述第一输出;以及在所述第一采样电压与第二采样电压的差值大于或等于所述第三参考电压时产生所述第二输出。
依据本发明上述方面中任一个的所述不对称比较器,还包括:用于对所述第一电压域的电压进行采样的采样模块,用于获得相应于所述第一电压域的电压的第一采样电压和第二采样电压;所述比较器用于在所述第一采样电压与第二采样电压的差值小于或等于第三参考电压时产生所述第一输出;以及在所述第一采样电压与第二采样电压的差值大于所述第三参考电压时产生所述第二输出。
附图说明
图1为依据现有技术的一个例子的微控制单元的示意方框图;
图2为依据本发明一个实施例的微控制单元的示意方框图;
图3A和3B分别为依据本发明实施例的微控制单元的示意方框图;
图4为依据本发明一个实施例的比较器的例子的示意方框图;
图5为依据本发明一个实施例的比较器的例子的示意图;
图6为依据本发明一个实施例的不对称比较器的例子的示意图;
图7为依据本发明一个控制方法的例子的流程图;以及
图8为依据本发明一个控制方法的例子的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
如图1所示,在一个例子中,在微控制单元100不工作时,将其断电(例如,停止(STOP)),在微控制单元100工作时,让其重新上电。在该例子中,低压差线性稳压器106的负载电容能量在断电期间不被泄放,在上电、下电时,第一低压域VDD 120存在的可能多,会增加设计难度。如果低压差线性稳压器106的负载电容能量在停止期间被泄放,也会浪费很多能量。
图2示出依据本发明一个实施例的微控制单元(MCU)200,所述微控制单元200包括MCU逻辑部分202、基准电压模块204(例如,BGR)、稳压器模块206(例如,LDO)、充电开关管208和/或控制模块210(例如,VDD电压控制模块)。所述微控制单元200还可包括用于对所述第一电压域VDD 220充电(例如,微控制单元200工作时)的充电管240(例如,MOS管)。依据本发明的一个实施例,所述控制模块210包括比较器212(例如,VDD电压比较器)和/或逻辑控制单元214。依据本发明的另一个实施例,可利用硬件、软件和/或固件或其组合来实现所述控制模块210。
如图2所示,所述MCU逻辑部分202可用于在微控制单元200的睡眠模式下,将第二电压域(例如,VCC 230)的基准电压模块204和稳压器模块206断开(例如,如图2中的A、B、C处的“×”所示),以减少功耗。例如,所述MCU逻辑部分202可执行类似于微控制单元200的断电操作。所述控制模块210可用于对第一电压域(例如,VDD 220)的电压进行控制,以减少微控制单元200的睡眠模式功耗。继而,所述控制模块210可在第一电压域VDD 220下,对第一电压域VDD 220自身的电压进行检测,以完成VDD电压的自我维持。
依据本发明的一个实施例,由于基准电压模块204被断开,微控制单元200不能提供基准电压,因此稳压器模块206不能用于维持第一电压域VDD 220的电压。继而,比较器212(例如,VDD电压比较器)、逻辑控制单元214、充电开关管208构成一个环路。
依据本发明的一个实施例,所述比较器212可用于在微控制单元200的睡眠模式下监测微控制单元200的第一电压域VDD 220的电压,并产生第一输出,以及产生第二输出。
依据本发明的一个实施例,所述比较器212可将所述第一输出和所述第二输出输出到逻辑控制单元214。所述逻辑控制单元214用于对所述第一输出进行处理,以产生用于控制充电开关管208导通而对所述第一电压域VDD 220充电的第三输出,所述充电开关管208对所述第一电压域VDD 220充电,以提高所述第一电压域VDD 220的电压;以及用于对所述第二输出进行处理,以产生用于控制所述充电开关管208断开而不对所述第一电压域VDD220充电的第四输出,所述第一电压域VDD 220的漏电流使得第一电压域VDD 220的电压下降。
依据本发明的一个实施例,所述比较器212可用于监控第一电压域VDD220的电压。所述比较器212可将第一电压域VDD 220的电压与第一参考电压V1和/或第二参考电压V2相比较,所述比较器212的输出可用来控制充电开关管208对第一电压域VDD 220充电与否。所述逻辑控制单元214可用于对来自所述比较器212的输出进行纠错和/或转换(例如,电平转换(level shift))等处理。所述充电开关管208响应于经所述逻辑控制单元214纠错和/或转换等处理的比较器212的输出而导通或断开。
例如,如果检测到的VDD电压低于第一参考电压V1(例如约1.15V),比较器212提供第一输出(例如,第一电平L)。所述第一输出可用于指示检测到的VDD电压低于第一参考电压V1。电气耦合到所述比较器212的逻辑控制单元214可用于控制充电开关管208。例如,所述逻辑控制单元214可对比较器212输出的信号进行纠错和/或转换等处理,继而提供第三输出以使充电开关管208导通,从而向第一电压域VDD 220充电。所述充电开关管208响应于来自所述逻辑控制单元214的第三输出而导通,以向第一电压域VDD 220充电。
另一方面,如果比较器212检测到VDD电压高于或等于第二参考电压V2(例如约1.2V),比较器212可提供第二输出(例如,第二电平H)。所述第二输出用于指示检测到的VDD电压高于或等于第二参考电压V2。所述逻辑控制单元214可用于对比较器212提供的第二输出信号进行纠错和/或转换(例如,电平转换)等处理,继而逻辑控制单元214可提供第四输出来控制充电开关管208,以使充电开关管208断开,继而第一电压域VDD 220不充电,所述第一电压域的漏电流使得第一电压域VDD 220的电压下降。例如,第一电压域VDD220可漏电至例如第一参考电压V1或第一参考电压V1以下。所述第一电压域VDD 220的漏电速度与该第一电压域VDD 220的电容值和负载有关。另一个例子中,比较器212可在检测到的VDD电压低于或等于第一参考电压V1时提供所述第一输出,并可在检测到的VDD电压高于第二参考电压V2时提供所述第二输出。依据本发明的一个实施例,所述基于比较器212的控制可提高稳定性并简化设计。依据本发明的一个实施例,如图2所示的控制模块210本身的功耗例如约150nA。
本领域技术人员可理解,如图2实施例所述的第一参考电压V1和第二参考电压V2的示例数值仅用于解释本发明,而非对本发明的限制。依据本发明的一个实施例,所述第一参考电压V1低于或等于所述第二参考电压V2,以保证VDD域下正确的逻辑信号。依据本发明的另一个实施例,所述第一输出具有第一电平L,所述第二输出具有第二电平H,例如所述第一电平L低于所述第二电平H。
图3A和3B示意地示出依据本发明实施例的微控制单元,以实现第一电压域VDD控制环路。在图3A和3B所示的实施例中,相同的标号可表示相同或类似的模块或具有相同或类似功能。
依据本发明的一个实施例,如图3A所示,微控制单元300A可包括MCU逻辑部分302、基准电压模块304(例如,BGR)、稳压器模块306(例如,LDO)、充电开关管308A和/或控制模块310(例如,VDD电压控制单元)。依据本发明的另一个实施例,如图3B所示,微控制单元300B可包括MCU逻辑部分302、基准电压模块304、稳压器模块306、充电开关管308B和/或控制模块310。依据本发明的一个实施例,所述控制模块310可包括比较器312(例如,VDD电压比较器)和逻辑控制单元314。如图3A和3B所示,逻辑控制单元314可包括例如电平转换(levelshift)和/或纠错逻辑等。依据本发明的另一个实施例,可利用硬件、软件和/或固件或其组合来实现所述控制模块310。
与图2相类似地,所述MCU逻辑部分302可在微控制单元300的睡眠模式下,将第二电压域VCC 330的基准电压模块304和稳压器模块306断开,以减少功耗。与图2相类似地,所述控制模块310可用于对第一电压域VDD 320的电压进行控制,以减少微控制单元300的睡眠模式功耗。
图3A所示的充电开关管308A可包括P沟金属氧化物半导体(P-channel metaloxide semiconductor(PMOS))管。例如,图3A示出的PMOS管308A可包括P沟金属氧化物半导体场效应晶体管(field effect transistor(FET))(PFET)。依据一个实施例,所述PMOS管308A可完成VCC 330的最小电压(VCC_min)与VDD 320的电压差小于或等于所述PMOS管308A的阈值电压时的充电。依据另一个实施例,无论VCC 330的最小电压(VCC_min)与VDD 320的电压差小于或大于或等于所述PMOS管308A的阈值电压,所述PMOS管308A都导通,以向VDD320充电。
图3B所示的充电开关管308B可包括N沟金属氧化物半导体(NMOS)管。例如,图3B示出的NMOS管308B可包括N沟金属氧化物半导体场效应晶体管(NFET)。依据一个实施例,所述NMOS管308B可完成VCC_min和VDD 320的电压差大于或等于NMOS管308B的阈值电压时的充电。例如,如果VCC_min和VDD 320的电压差大于或等于NMOS管308B的阈值电压,所述NMOS管导通,以向VDD 320充电。
依据本发明的另一个实施例,当完成VCC_min和VDD的电压差小于或等于MOS管的阈值电压,也可用NMOS来实现充电,例如可将NMOS管的控制信号进行电荷泵(chargepump),但可能会增加设计难度和功耗。
图4示出依据本发明一个实施例的比较器的一个例子。如图4所示,所述比较器400(例如,第一电压域电压比较器)可用于对第一电压域VDD的电压进行监测,例如可用于图2所示的比较器212或图3A或图3B所示的比较器312。依据本发明的一个实施例,所述比较器400可包括电压采样模块402、不对称比较器410和/或比较器输出整形模块或整形电路430。所述比较器400可经由一转换和/或纠错逻辑耦合到一充电开关管(例如,类似于图2或3A/3B所示)。所述比较器400的输出440可用于控制充电开关管(例如,充电开关管208、308A或308B)的导通或断开,继而使与所述充电开关管耦合的第一电压域VDD 420充电/不充电。所述电压采样模块402还可包括电流单元404,以给所述不对称比较器410提供所需电流。所述比较器输出整形模块430用于对所述不对称比较器410的输出440进行整形处理。
依据本发明的一个实施例,所述不对称比较器410可使用一条采样支路来实现不对称比较器410正负两点的采样电压。例如,图4所示的INP和INN分别表示所述不对称比较器410正负两点的第一采样电压和第二采样电压,并利用所述不对称的比较器410来实现对第一电压域VDD 420的间接采样。例如,所述不对称比较器410可对所述第一电压域VDD 420的电压进行间接采样,所述不对称比较器410可分别获得相应于所述第一电压域VDD 420的电压的第一采样电压INP和第二采样电压INN,如果所述第一采样电压INP与第二采样电压INN的差值小于第三参考电压,则所述不对称比较器410产生第一输出,如果所述第一采样电压INP与第二采样电压的差值大于或等于所述第三参考电压,所述不对称比较器410产生第二输出。
如图4所示,如果INP-INN<x,所述不对称比较器410有效,继而使所述充电开关管导通,以对第一电压域VDD 420进行充电,其中x表示第三参考电压。例如,所述第三参考电压x可以是例如10mV、20mV、30mV、40mV或其他数值。本领域的技术人员可根据需要来设计所述第三参考电压x的值。依据本发明的一个实施例,由于第一采样电压INP和第二采样电压INN来自同一采样源,所述不对称比较器410可通过比较输入信号INP和INN的差值而输出第一电平L(例如,低电平)或第二电平H(例如,高电平)。其中,所述第一电平L小于所述第二电平H。
例如,如果INP-INN<x(例如,对应于第一电压域VDD的电压低于第一参考电压V1的情况),则不对称比较器410输出第一电平L,以使所述充电开关管导通,继而电气耦合到所述充电开关管的第一电压域VDD 420充电。另一方面,如果第一电压域VDD 420的电压上升,INP-INN≥x(例如,第一电压域VDD的电压高于或等于第二参考电压V2的情况),则不对称比较器410输出第二电平H,以使所述充电开关管断开,继而所述第一电压域VDD 420充电结束。所述第一电压域VDD 520的漏电流使得所述第一电压域VDD 520的电压下降,直到第一电压域VDD 420的电压被消耗,使得INP-INN<x,第一电压域VDD 420又重新充电,以此循环。依据本发明的一个方面,所述实施例可用于无偏置电流的情况。另一例子中,不对称比较器410可在INP-INN≤x时提供所述第一电平L,并可在INP-INN>x时提供所述第二电平H。
图5示出依据本发明一个方面的比较器的一个例子。如图5所示,所述比较器500(例如,第一电压域电压比较器)可在三条支路电流下实现,以达到低功耗要求。在图5中,所述比较器500可包括电压采样模块502、不对称比较器510、比较器输出整形模块或整形电路530。电压采样模块502可包括用于对不对称比较器510供电的电流单元504。电压采样模块502还可包括用于不对称比较器510的电压采样的MOS管506和/或一个或多个电阻508A到508D。虽然图5中示出MOS管506和/或一个或多个电阻508A到508D,所述MOS管和/或电阻的数量不限于图5中所示。本领域的技术人员还可利用其他结构的电压采样模块来进行电压采样。比较器输出整形模块530可包括非门532和534,用于对不对称比较器510的输出进行整形。所述比较器500可经由一转换和/或纠错逻辑耦合到一充电开关管(例如,类似于图2或3A/3B所示)。
依据本发明的一个实施例,与图4相类似,当比较器510正负两点的采样电压满足INP-INN<x,不对称比较器510可输出第一电平L,以用于控制所述充电开关管(例如,充电开关管208、308A或308B)导通,继而对第一电压域VDD 520充电。另一方面,当第一电压域VDD520的电压上升,例如,如果检测到INP-INN≥x时,不对称比较器510可输出第二电平H,以使所述充电开关管断开,继而所述第一电压域VDD 520充电结束。所述第一电压域VDD 520漏电使得所述第一电压域VDD 520的电压下降,直到第一电压域VDD 520的电压被消耗,使得INP-INN<x,第一电压域VDD 520又重新充电,以此循环。另一种情况,比较器510可在INP-INN≤x时提供所述第一电平L,并可在INP-INN>x时提供所述第二电平H。
图6是依据本发明一个实施例的比较器的一个例子。如图6所示,所述比较器600(例如,第一电压域电压比较器)包括电压采样模块602、不对称比较器610和/或比较器输出整形模块或整形电路630。电压采样模块602可包括用于对不对称比较器610供电的电流单元604。比较器输出整形模块630可包括非门632和634,用于对不对称比较器610的输出进行整形。所述比较器600可经由一转换和/或纠错逻辑耦合到一充电开关管(例如,类似于图2或3A/3B所示)。
依据本发明的一个实施例,所述不对称比较器610包括分别采样第一采样电压INP与第二采样电压INN的第一PMOS管PM1和第二PMOS管PM2。依据本发明的一个实施例,所述不对称比较器610还包括第一NMOS管NM1和第二NMOS管NM2,所述第一NMOS管NM1和所述第二NMOS管NM2不对称,其中,第一NMOS管NM1的沟道宽长比(W/L)大于第二NMOS管NM2的沟道宽长比,使得所述不对称比较器610的翻转点为INP-x≥INN。对于不对称比较器610的采样电压INP而言,利用所述第一NMOS管NM1与第二MOS管NM2的不对称,使得不对称比较器610的翻转点可向上抬升x mV,以实现一条支路采样两个输入的目的,继而可间接实现对VDD 620的检测。
例如,如图6所示的实施例,不对称比较器610监测INP和INN,例如,INP-INN<x,不对称比较器610输出第一电平L(例如,低电平),从而使所述充电开关管导通,继而对第一电压域VDD 620充电。另一方面,如果检测到第一电压域VDD 620的电压上升例如使得INP-x≥INN时,所述不对称比较器610翻转,可输出例如第二电平H(例如,高电平),从而使充电开关管断开,继而所述第一电压域VDD 620的电压被消耗,使得INP-INN<x,第一电压域VDD 620又重新充电,以此循环。另一例子中,不对称比较器610可在INP-INN≤x时提供所述第一电平L,并可在INP-x>INN时提供所述第二电平H。
依据本发明的一个实施例,所述不对称比较器610可实现对所述第一电压域的电压进行间接采样,所述不对称比较器610可分别获得对应于所述第一电压域VDD 620的电压的第一采样电压INP和第二采样电压INN,如果所述第一采样电压INP与第二采样电压INN的差值小于第三参考电压x,不对称比较器610产生第一输出,如果第一采样电压与第二采样电压的差值大于或等于第三参考电压x,则不对称比较器610翻转,产生第二输出。在另一个例子中,如果所述第一采样电压INP与第二采样电压INN的差值小于或等于第三参考电压x,不对称比较器610产生所述第一输出;如果第一采样电压与第二采样电压的差值大于第三参考电压x,则不对称比较器610翻转,产生所述第二输出。
依据如图6所示的实施例,VDD 620可全周期带电,从而可使逻辑信号维持。在微控制单元恢复到工作模式时,不需要对闪存(flash memory)或其他非易失性存储器重新加载(load)状态。只需要待微控制单元准备好后,就可直接进入工作模式,对闪存进行调用。
图7示出依据本发明一个方面的控制方法的例子。以下结合附图2、3A和3B对本实施例进行说明。依据本发明的一个实施例,微控制单元可经由一控制模块(例如,210、310)对第一电压域(例如,VDD)进行控制,以降低功耗。如图7所示,所述方法包括监测第一电压域VDD的电压(702)。例如,微控制单元可在睡眠模式下检测VDD电压,例如经由一比较器(例如,212或312)对第一电压域VDD的电压进行检测。在704,所述比较器可把所述检测到的VDD电压与第一参考电压V1和/或第二参考电压V2相比较。例如,所述第一参考电压V1可低于或等于所述第二参考电压V2。
例如,响应于判定检测到的VDD电压低于第一参考电压V1,所述比较器可产生第一输出(706)。例如,所述第一输出包括第一电平L(例如,低电平)。可对所述第一输出进行处理,例如纠错和/或电平转换等,以产生第三输出(708)。继而,可利用所述第三输出使微控制单元的充电开关管导通,从而对所述第一电压域VDD充电,使得所述第一电压域VDD电压上升。
另一方面,如果检测到的VDD电压高于或等于第二参考电压V2,所述微控制单元可产生第二输出(710)。例如,所述第二输出包括第二电平H(例如,高电平)。所述微控制单元可对所述第二输出进行处理,例如纠错和/或电平转换等,以产生第四输出(712),继而可利用所述第四输出使微控制单元的充电开关管断开,从而使所述第一电压域VDD不充电,所述VDD的漏电流可使得第一电压域VDD的电压下降。如果所述第一电压域VDD的电压降低到低于第一参考电压V1,所述比较器的输出翻转,继而控制所述充电开关管导通而对所述第一电压域VDD充电,如此循环。
在另一个例子中,响应于判定检测到的VDD电压低于或等于第一参考电压V1,所述比较器可产生所述第一输出(706);如果检测到的VDD电压高于第二参考电压V2,所述微控制单元可产生所述第二输出(710)。
参考图7所示的方法,所述微控制单元可在睡眠模式下通过对低电压域VDD进行控制来降低功耗,从而提高微控制单元的整体应用效能,而VDD可全周期带电。当下次微控制单元被唤醒时,***能迅速进入工作模式。
图8示出依据本发明一个方面的控制方法的例子。以下结合图2-6对本实施例进行说明。依据本发明的一个实施例,微控制单元可利用所述方法对第一电压域(例如,VDD)进行控制,以降低功耗。如图8所示,所述方法包括监测不对称比较器正负两点的采样电压INP和INN(802),例如可经由电压采样模块402、502或602来获得采样电压INP和INN。在804,所述微控制单元可将检测到的采样电压INP与INN的差值与第三参考电压x相比较。例如,可利用不对称比较器(例如,410、510或610)来判断采样电压INP和INN是否满足INP-INN<x,或者INP-INN≥x。类似地,在另一个例子,可就INP-INN≤x,及INP-INN>x进行判断。
响应于判定检测到的采样电压满足INP-INN<x,所述不对称比较器可产生第一输出(806)。例如,所述第一输出包括第一电平L(例如,低电平)。所述微控制单元可对所述第一输出进行处理,例如纠错和/或电平转换等,以产生第三输出(808)。可利用所述第三输出使微控制单元的充电开关管导通,从而对所述第一电压域VDD充电,继而使所述第一电压域的VDD的电压升高。
另一方面,如果检测到INP-INN≥x,所述不对称比较器可产生第二输出(810)。例如,如果检测到INP-x大于或等于INN,所述不对称比较器翻转,而产生第二输出,所述第二输出包括第二电平H(例如,高电平)。可对所述第二输出进行处理,例如纠错和/或电平转换等,以产生第四输出(812)。可利用所述第四输出使微控制单元的充电开关管断开,从而不对所述第一电压域VDD充电,所述第一电压域VDD的漏电流使得第一电压域VDD的电压下降。当所述第一电压域VDD的电压降低到使得INP-INN<x,所述比较器的输出翻转,继而所述充电开关管导通而对所述第一电压域VDD充电,如此循环。相应地,另一个例子中,如果检测到的采样电压满足INP-INN≤x,所述不对称比较器可产生所述第一输出(806)。如果检测到INP-INN>x,所述不对称比较器可产生所述第二输出(810)。
参考图8所示的方法,所述微控制单元可在睡眠模式下通过对低电压域VDD进行控制来降低功耗,从而提高微控制单元的整体应用效能,而VDD可全周期带电。当下次微控制单元被唤醒时,***能迅速进入工作模式。
以上所述仅为本发明的实施例,并不用以限制本发明。凡在本发明精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (15)

1.一种微控制单元,其特征在于包括:
第一电压域电压比较器,用于在所述微控制单元的睡眠模式下监测所述微控制单元的所述第一电压域的电压,并产生第一输出,以及产生第二输出;以及
逻辑控制单元,用于对所述第一输出进行处理,以产生用于控制所述微控制单元的一充电开关管导通而对所述第一电压域充电的第三输出,以及用于对所述第二输出进行处理,以产生用于控制所述微控制单元的所述充电开关管断开而使所述第一电压域不充电的第四输出。
2.如权利要求1所述的微控制单元,其特征在于:
所述第一电压域电压比较器用于在所述第一电压域的电压低于第一参考电压时产生所述第一输出,并在所述第一电压域的电压高于或等于第二参考电压时产生所述第二输出,其中所述第一参考电压低于或等于所述第二参考电压,或者所述第一电压域电压比较器用于在所述第一电压域的电压低于或等于第一参考电压时产生所述第一输出,并在所述第一电压域的电压高于第二参考电压时产生所述第二输出,其中所述第一参考电压低于或等于所述第二参考电压。
3.如权利要求1所述的微控制单元,其特征在于所述第一电压域电压比较器包括:
用于对所述第一电压域的电压进行间接采样的不对称比较器,所述不对称比较器用于在所述不对称比较器的正负两点分别获得相应于所述第一电压域的电压的第一采样电压和第二采样电压,如果所述第一采样电压与第二采样电压的差值小于第三参考电压,所述不对称比较器产生所述第一输出,如果所述第一采样电压与第二采样电压的差值大于或等于所述第三参考电压,所述不对称比较器产生所述第二输出。
4.如权利要求1所述的微控制单元,其特征在于所述第一电压域电压比较器包括:
用于对所述第一电压域的电压进行间接采样的不对称比较器,所述不对称比较器用于在所述不对称比较器的正负两点分别获得对应于所述第一电压域的电压的第一采样电压和第二采样电压,如果所述第一采样电压与第二采样电压的差值小于或等于第三参考电压,则所述不对称比较器产生所述第一输出,如果所述第一采样电压与第二采样电压的差值大于所述第三参考电压,则所述不对称比较器产生所述第二输出。
5.如权利要求1所述的微控制单元,其特征在于所述不对称比较器包括:
第一N沟MOS管和第二N沟MOS管,所述第一N沟MOS管与所述第二N沟MOS管不对称,且所述第一N沟MOS管的宽度长度比大于所述第二N沟MOS管的宽度长度比。
6.如权利要求4所述的微控制单元,其特征在于所述逻辑控制单元包括:
用于对所述第一输出进行纠错和转换以产生所述第三输出并对所述第二输出进行纠错和转换以产生所述第四输出的纠错转换逻辑。
7.如果权利要求1所述的微控制单元,其特征在于所述充电开关管包括P沟NOS管或N沟MOS管。
8.如权利要求1所述的微控制单元,其特征在于所述微控制单元还包括:
用于在所述微控制单元的睡眠模式下使所述微控制单元的基准电压模块和稳压器模块断开的微控制单元逻辑部分。
9.如权利要求3或4所述的微控制单元,其特征在于所述第一电压域电压比较器还包括:
用于获得所述第一采样电压和所述第二采样电压的电压采样模块;以及
用于对所述不对称比较器的所述第一输出和所述第二输出进行整形的比较器整形模块。
10.一种用于控制微控制单元的功耗的方法,其特征在于所述方法包括:
在所述微控制单元的睡眠模式下监测所述微控制单元的第一电压域的电压;
产生第一输出,以使所述第一电压域充电来提高所述第一电压域的电压;以及
产生第二输出,以使所述第一电压域不充电,继而通过所述第一电压域的漏电流来降低所述第一电压域的电压。
11.如权利要求10所述的方法,其特征在于还包括:
对所述第一输出进行处理,以产生用于控制所述第一电压域的充电的第三输出;以及
对所述第二输出进行处理,以产生用于控制所述第一电压域不充电的第四输出。
12.如权利要求10所述的方法,其特征在于还包括:
在所述第一电压域的电压低于第一参考电压时产生所述第一输出,并在所述第一电压域的电压高于或等于第二参考电压时产生所述第二输出,其中所述第一参考电压低于或等于所述第二参考电压,或者在所述第一电压域的电压低于或等于第一参考电压时产生所述第一输出,并在所述第一电压域的电压高于第二参考电压时产生所述第二输出。
13.如权利要求10所述的方法,其特征在于还包括:
对所述第一电压域的电压进行间接采样,以获得相应于所述第一电压域的电压的第一采样电压和第二采样电压;
如果所述第一采样电压与第二采样电压的差值小于第三参考电压,产生所述第一输出;以及
如果所述第一采样电压与第二采样电压的差值大于或等于所述第三参考电压,产生所述第二输出。
14.如权利要求10所述的方法,其特征在于还包括:
对所述第一电压域的电压进行间接采样,以获得对应于所述第一电压域的电压的第一采样电压和第二采样电压;
如果所述第一采样电压与第二采样电压的差值小于或等于第三参考电压,产生所述第一输出;以及
如果所述第一采样电压与第二采样电压的差值大于所述第三参考电压,产生所述第二输出。
15.如权利要求11所述的方法,其特征在于还包括:
对所述第一输出进行纠错和转换以产生所述第三输出;以及
对所述第二输出进行纠错和转换以产生所述第四输出。
CN201810584633.XA 2018-06-08 2018-06-08 一种可降低功耗的微控制单元及其控制方法 Active CN110580096B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810584633.XA CN110580096B (zh) 2018-06-08 2018-06-08 一种可降低功耗的微控制单元及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810584633.XA CN110580096B (zh) 2018-06-08 2018-06-08 一种可降低功耗的微控制单元及其控制方法

Publications (2)

Publication Number Publication Date
CN110580096A true CN110580096A (zh) 2019-12-17
CN110580096B CN110580096B (zh) 2022-11-11

Family

ID=68808935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810584633.XA Active CN110580096B (zh) 2018-06-08 2018-06-08 一种可降低功耗的微控制单元及其控制方法

Country Status (1)

Country Link
CN (1) CN110580096B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111309134A (zh) * 2020-03-23 2020-06-19 上海燧原智能科技有限公司 一种负载电流调整方法、装置、电子设备及存储介质
CN114265464A (zh) * 2022-03-02 2022-04-01 南京沁恒微电子股份有限公司 一种带预充电功能的低功耗电源***及其控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018625A1 (en) * 2005-07-21 2007-01-25 Oki Electric Industry Co., Ltd. Voltage regulator
US20090237118A1 (en) * 2008-03-21 2009-09-24 Freescale Semiconductor, Inc. Zero Input Current-Drain Comparator with High Accuracy Trip Point Above Supply Voltage
US20130015828A1 (en) * 2011-07-12 2013-01-17 Dsp Group Ltd. Low power low-dropout linear voltage regulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018625A1 (en) * 2005-07-21 2007-01-25 Oki Electric Industry Co., Ltd. Voltage regulator
US20090237118A1 (en) * 2008-03-21 2009-09-24 Freescale Semiconductor, Inc. Zero Input Current-Drain Comparator with High Accuracy Trip Point Above Supply Voltage
US20130015828A1 (en) * 2011-07-12 2013-01-17 Dsp Group Ltd. Low power low-dropout linear voltage regulator

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
徐峰等: "PWM/PFM混合控制DC-DC变换器芯片的设计", 《微电子学》 *
郝炳贤等: "多模式开关电源控制芯片的低功耗设计", 《固体电子学研究与进展》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111309134A (zh) * 2020-03-23 2020-06-19 上海燧原智能科技有限公司 一种负载电流调整方法、装置、电子设备及存储介质
CN114265464A (zh) * 2022-03-02 2022-04-01 南京沁恒微电子股份有限公司 一种带预充电功能的低功耗电源***及其控制方法

Also Published As

Publication number Publication date
CN110580096B (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
TWI635693B (zh) 半導體積體電路
CN104914909B (zh) 一种电源控制装置及方法
US11349456B2 (en) Ultra-low energy per cycle oscillator topology
US20170185094A1 (en) Apparatus for Multiple-Input Power Architecture for Electronic Circuitry and Associated Methods
CN100559326C (zh) 低电压检测***
CN104113211B (zh) 一种应用于能量获取***的低功耗迟滞电压检测电路
US20170185096A1 (en) Apparatus for Power Regulator with Multiple Inputs and Associated Methods
CN106292824B (zh) 低压差稳压器电路
US9350180B2 (en) Load switch having load detection
WO2023130499A1 (zh) 一种带隙基准电路
CN109470911B (zh) 低功耗电压检测电路
CN112003368B (zh) 一种电源切换电路
CN110580096B (zh) 一种可降低功耗的微控制单元及其控制方法
US10432155B2 (en) Fast startup bias current generator
CN105790584A (zh) 一种低功耗的电源供电***及方法
JP2015011505A (ja) 電圧検出器、電子機器、および、電圧検出器の制御方法
CN104158516A (zh) 电压比较器
CN113495605A (zh) 用于集成电路的功率节省功率架构
CN108073209B (zh) 一种带隙基准电路
CN105958799B (zh) 一种电源管理电路
CN204425299U (zh) 通断电检测复位电路
CN107294516B (zh) 一种无静态功耗的上电复位电路
CN112286337A (zh) 用于MCU的低功耗bandgap电路及其实现方法
CN219018536U (zh) 一种双电源自动切换电路
EP4106171A1 (en) Mode detector for dc-dc converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220627

Address after: 201210 floor 10, block a, building 1, No. 1867, Zhongke Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant after: Xiaohua Semiconductor Co.,Ltd.

Applicant after: Huada Semiconductor (Chengdu) Co.,Ltd.

Address before: 201203 room 303-304, block a, No. 112, liangxiu Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant before: HUADA SEMICONDUCTOR Co.,Ltd.

Applicant before: Huada Semiconductor (Chengdu) Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221118

Address after: 201210 Floor 10, Block A, Building 1, No. 1867, Zhongke Road, Pudong New Area, Shanghai

Patentee after: Xiaohua Semiconductor Co.,Ltd.

Patentee after: HUADA SEMICONDUCTOR Co.,Ltd.

Address before: 201210 floor 10, block a, building 1, No. 1867, Zhongke Road, pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee before: Xiaohua Semiconductor Co.,Ltd.

Patentee before: Huada Semiconductor (Chengdu) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230113

Address after: 201210 Floor 10, Block A, Building 1, No. 1867, Zhongke Road, Pudong New Area, Shanghai

Patentee after: Xiaohua Semiconductor Co.,Ltd.

Address before: 201210 Floor 10, Block A, Building 1, No. 1867, Zhongke Road, Pudong New Area, Shanghai

Patentee before: Xiaohua Semiconductor Co.,Ltd.

Patentee before: HUADA SEMICONDUCTOR Co.,Ltd.

TR01 Transfer of patent right