CN108073209B - 一种带隙基准电路 - Google Patents

一种带隙基准电路 Download PDF

Info

Publication number
CN108073209B
CN108073209B CN201610981570.2A CN201610981570A CN108073209B CN 108073209 B CN108073209 B CN 108073209B CN 201610981570 A CN201610981570 A CN 201610981570A CN 108073209 B CN108073209 B CN 108073209B
Authority
CN
China
Prior art keywords
module
voltage
power consumption
coupled
low power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610981570.2A
Other languages
English (en)
Other versions
CN108073209A (zh
Inventor
杨家奇
邓志兵
黄正太
黄正乙
翁文君
郭俊涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610981570.2A priority Critical patent/CN108073209B/zh
Priority to US15/802,663 priority patent/US10671108B2/en
Priority to EP17199817.2A priority patent/EP3318950A1/en
Publication of CN108073209A publication Critical patent/CN108073209A/zh
Application granted granted Critical
Publication of CN108073209B publication Critical patent/CN108073209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一种带隙基准电路，包括：启动模块、输出模块、带隙核心模块，带隙核心模块具有参考点，参考点的电压与输出模块的输出信号关联，带隙基准电路还包括控制模块，适于控制带隙核心模块和输出模块在低功耗模式和正常工作模式之间切换，在带隙核心模块处于低功耗模式时，从检测时刻开始检测参考点的电压，并根据参考点的电压产生低功耗控制信号或者正常模式控制信号，低功耗控制信号使得带隙核心模块和输出模块处于低功耗模式，正常模式控制信号使得带隙核心模块和输出模块处于正常工作模式；其中，检测时刻是根据上一次带隙核心模块处于低功耗模式的持续时间确定得到的。上述方案可降低带隙基准电路的功耗，同时节省设计成本。

Description

一种带隙基准电路
技术领域
本发明涉及电路技术领域，特别是涉及一种带隙基准电路。
背景技术
目前，带隙基准电路可作为可穿戴式电子设备的稳定电压源，而可穿戴式电子设备一般要求低功耗，如果可以降低带隙基准电路的功耗，则可有助于满足可穿戴电子设备的低功耗要求。事实上，对于其他低功耗要求的电子设备而言，降低带隙基准电路的功耗也有十分重要的意义。
现有技术中，为降低带隙基准电路的功耗，分别设计高功耗模式的带隙基准电路和低功耗模式的带隙基准电路，在不需要开启带隙基准电路时，将带隙基准电路切换到低功耗模式工作。高功耗模式是相对于低功耗模式而言的，高功耗模式实际上也就是在不考虑节省功耗时，带隙基准电路产生稳定输出时的正常工作模式。因此，现有技术是通过在高功耗模式和低功耗模式之间进行切换来节省功耗。然而，现有技术存在设计成本高的问题。
发明内容
本发明实施例要解决的技术问题是降低带隙基准电路的功耗同时节省电路设计成本。
为解决上述技术问题，本发明提供一种带隙基准电路，包括：启动模块、输出模块、耦接于所述启动模块和所述输出模块之间的带隙核心模块，所述带隙核心模块具有参考点，所述参考点的电压与所述输出模块的输出信号关联，所述电路还包括：控制模块，适于控制所述带隙核心模块和输出模块在低功耗模式和正常工作模式之间切换，在所述带隙核心模块处于低功耗模式时，从检测时刻开始检测所述参考点的电压，并根据所述参考点的电压产生低功耗控制信号或者正常模式控制信号，所述低功耗控制信号使得所述带隙核心模块和所述输出模块处于低功耗模式，所述正常模式控制信号使得所述带隙核心模块和所述输出模块处于所述正常工作模式，所述低功耗模式下的电流消耗小于所述正常工作模式下的电流消耗；其中，所述检测时刻是根据上一次所述带隙核心模块处于低功耗模式的持续时间确定得到的。
可选地，当所述参考点的电压高于电压阈值时，所述控制模块产生所述正常模式控制信号；当所述参考点的电压低于所述电压阈值时，所述控制模块产生所述低功耗控制信号。
可选地，所述带隙基准电路还包括：第一开关单元、第二开关单元、第三开关单元和第四开关单元；所述第一开关耦接于第一电源和所述带隙核心模块的电源端之间，所述第二开关耦接于所述带隙核心模块和地之间；所述第三开关单元耦接于所述第一电源和所述输出模块的电源端之间，所述第四开关单元耦接于所述输出模块和地之间；所述控制模块通过控制所述第一开关单元和所述第二开关单元断开或闭合，使得所述带隙核心模块处于所述正常工作模式或所述低功耗模式，所述控制模块通过控制所述第三开关单元和所述第四开关单元断开或闭合，使得所述输出模块处于所述正常工作模式或所述低功耗模式。
可选地，所述第一开关单元为第一PMOS管，所述第二开关单元为第一NMOS管，所述第三开关单元为第二PMOS管，所述第四开关单元为第二NMOS管；所述第一PMOS管的源极与第一电压源耦接，所述第一PMOS管的栅极与所述控制模块的输出端耦接，所述第一PMOS管的漏极与所述带隙核心模块耦接；所述第一NMOS管的源极接地，所述第一NMOS管的栅极接入所述控制模块的输出端所输出信号的反相信号，所述第一NMOS管的漏极与所述参考点耦接；所述第二PMOS管的源极与所述第一电压源耦接，所述第二PMOS管的栅极与所述控制模块的所述输出端耦接，所述第二PMOS管的漏极与所述输出模块耦接；所述第二NMOS管的源极接地，所述第二NMOS管的栅极接入所述控制模块的输出端所输出信号的反相信号，所述第二NMOS管的漏极与所述输出模块耦接。
可选地，所述控制模块包括：
电压检测控制模块，适于根据上一次所述带隙核心模块处于低功耗模式的持续时间产生检测使能信号；电压检测模块，适于根据所述检测使能信号确定所述检测时刻，并在所述检测时刻开始检测所述参考点的电压，以及根据所述参考点的电压输出第一电压信号；锁存器，适于锁存所述电压检测模块输出的所述第一电压信号；充电时间控制模块，适于根据所述锁存器锁存的所述第一电压信号产生所述正常模式控制信号，以控制所述第一开关单元和所述第三开关单元闭合，并且适于当所述正常工作模式的持续时间超过预设时间时，产生所述低功耗控制信号，以控制所述第一开关单元和所述第三开关单元断开。
可选地，所述电压检测模块包括：第三PMOS管、第三NMOS管、第四NMOS管和第五NMOS管；所述第三PMOS管的源极耦接第二电压源，所述第三PMOS管的栅极接入所述检测使能信号；所述第三NMOS管的源极与所述第三PMOS管的漏极耦接，所述第三NMOS管的栅极与所述参考点耦接，所述第三NMOS管的漏极与所述锁存器的输入端耦接，并作为所述电压检测模块的输出端；所述第四NMOS管的栅极与所述第三NMOS管的栅极耦接，所述第四NMOS管的漏极与所述第三NMOS管的漏极耦接；所述第五NMOS管的栅极接入所述检测使能信号的反相信号，所述第五NMOS管的源极接地，所述第五NMOS管的漏极与所述第四NMOS管的源极耦接。
可选地，所述控制模块还包括：电平转换模块，适于对所述充电时间控制模块产生的所述正常模式控制信号或所述低功耗控制信号进行电平转换，以将转换后的所述正常模式控制信号用于控制所述第一开关单元和所述第三开关单元闭合，以及将转换后的所述低功耗控制信号用于控制所述第一开关单元和所述第三开关单元断开。
可选地，所述电压检测控制模块适于：当所述带隙核心模块处于低功耗模式的持续时间与上一次所述带隙核心模块处于低功耗模式的持续时间的比值为预设比例时，产生所述检测使能信号。
可选地，所述预设比例为95％。
可选地，所述启动模块在使得所述带隙核心模块稳定工作后关闭。
可选地，所述带隙基准电路还包括：第四PMOS管和第六NMOS管；其中，所述第四PMOS管的源极耦接第一电压源，所述第四PMOS管的栅极接入启动信号，所述第四PMOS管的漏极与所述启动模块耦接；所述第六NMOS管的漏极与所述启动模块耦接，所述第六NMOS管的源极接地，所述第六NMOS管的栅极接入所述启动信号的反相信号。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明实施例中设置控制模块，所述控制模块适于控制所述带隙核心模块和输出模块在低功耗模式和正常工作模式之间切换，在所述带隙核心模块处于低功耗模式时，从检测时刻开始检测所述参考点的电压，并根据所述参考点的电压产生低功耗控制信号或者正常模式控制信号，所述低功耗控制信号使得所述带隙核心模块和所述输出模块处于低功耗模式，所述正常模式控制信号使得所述带隙核心模块和所述输出模块处于所述正常工作模式，所述低功耗模式下的电流消耗小于所述正常工作模式下的电流消耗。相比现有技术，由于本发明实施例的技术方案不需要额外设计低功耗模式电路，而是通过控制模块使得带隙核心模块和输出模块在低功耗模式状态和正常功耗模式状态之间切换，从而不仅可避免带隙核心模块和输出模块始终处于正常功耗模式造成较高耗电，还可以节省电路设计成本。与此同时，由于本发明实施例根据上一次带隙核心模块处于低功耗模式的持续时间确定检测时刻，并从确定的检测时刻开始检测参考点的电压，从而使得一方面可确保能够检测到参考点的电压以做进一步判断，另一方面也能避免持续检测参考点的电压，进而可进一步节省功耗。
进一步地，本发明实施例中，当所述带隙核心模块处于低功耗模式的持续时间达到上一次处于低功耗模式的持续时间的预设比例时，该比例小于1，例如优选95％，确定该时刻为检测时刻并开始检测参考点的电压。由此，可以在较低功耗的前提下确保能够检测到参考点的电压。
附图说明
图1是本发明实施例中的一种带隙基准电路的结构示意图；
图2是本发明实施例中的另一种带隙基准电路的结构示意图；
图3是本发明实施例中的一种控制模块的结构示意图；
图4为本发明实施例的一种带隙核心模块的参考点电压的变化示意图；
图5是图2中的一种电压检测模块的结构示意图。
具体实施方式
如前所述，为降低带隙基准电路的功耗，现有技术分别设计高功耗模式的带隙基准电路和低功耗模式的带隙基准电路，在不需要开启带隙基准电路时，切换到低功耗模式的带隙基准电路工作。因此，现有技术是通过在高功耗模式和低功耗模式之间进行切换来节省功耗。然而，现有技术存在设计成本高的问题。
本发明实施例中设置控制模块，所述控制模块适于控制所述带隙核心模块和输出模块在低功耗模式和正常工作模式之间切换，在所述带隙核心模块处于低功耗模式时，从检测时刻开始检测所述参考点的电压，并根据所述参考点的电压产生低功耗控制信号或者正常模式控制信号，所述低功耗控制信号使得所述带隙核心模块和所述输出模块处于低功耗模式，所述正常模式控制信号使得所述带隙核心模块和所述输出模块处于所述正常工作模式，所述低功耗模式下的电流消耗小于所述正常工作模式下的电流消耗。相比现有技术，由于本发明实施例的技术方案不需要额外设计低功耗模式电路，而是通过控制模块使得带隙核心模块和输出模块在低功耗模式状态和正常功耗模式状态之间切换，从而不仅可避免带隙核心模块和输出模块始终处于正常功耗模式造成较高耗电，还可以节省电路设计成本。与此同时，由于本发明实施例根据上一次带隙核心模块处于低功耗模式的持续时间确定检测时刻，并从确定的检测时刻开始检测参考点的电压，从而使得一方面可确保能检测到参考点的电压以做进一步判断，另一方面也能避免持续检测参考点的电压，进而可进一步节省功耗。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
对于本领域常规的带隙基准电路而言，带隙基准电路一般包括启动模块、带隙核心模块和输出模块。
一般而言，带隙基准电路中各模块的功能为：所述启动模块在偏置电压的控制下，向带隙核心模块和输出模块提供启动电压，也保证带隙基准电路能够在电路***启动(上电)时进入正常工作；所述带隙核心模块适于产生具有正温度系数的电路和具有负温度系数的电流，并对具有正温度系数的电路和具有负温度系数的电路进行叠加以产生基准电流；所述输出模块适于将带隙核心模块产生的基准电流转换为基准电压输出。
图1是本发明实施例中的一种带隙基准电路的结构示意图。如图1所示的带隙基准电路可以包括：启动模块1、输出模块2、耦接于所述启动模块1和所述输出模块2之间的带隙核心模块3，所述带隙核心模块3具有参考点O，所述参考点O的电压与所述输出模块2的输出信号关联。本发明实施例的带隙基准电路还包括控制模块4。
在具体实施中，所述启动模块1、所述输出模块2和所述带隙核心模块3与上述常规的启动模块、输出模块和带隙核心模块的功能相同，不再赘述各自在本发明实施例中的功能。
在具体实施中，所述带隙核心模块3具有参考点O，所述参考点O的电压与所述输出模块2的输出信号关联。具体而言，当输出模块2的输出电压即将不稳定时，所述带隙核心模块3中的参考点O的电压会发生较大变化。换言之，参考点O的电压对于输出模块2的输出电压的变化而言较为敏感，在所述输出模块2的输出电压不稳定之前，所述参考点O的电压会提前发生较大变化。
需要说明的是，为了示意控制模块4与参考点O耦接，图1中将参考点O示意在带隙核心模块3之外，实际上，参考点O位于所述带隙核心模块3内。
在具体实施中，所述控制模块4控制所述带隙核心模块3和输出模块2在低功耗模式和正常工作模式之间切换，在所述带隙核心模块3处于低功耗模式时，从检测时刻开始检测所述参考点O的电压，并根据所述参考点O的电压产生低功耗控制信号或者正常模式控制信号，所述低功耗控制信号使得所述带隙核心模块和所述输出模块处于低功耗模式，所述正常模式控制信号使得所述带隙核心模块和所述输出模块处于所述正常工作模式。
具体地，本发明实施例所指的正常工作模式为带隙基准电路处于正常工作状态产生稳定电压输出的功耗模式，也即启动模块1提供启动电压使得带隙基准电路输出稳定基准电压时的正常工作状态。如果不考虑节省带隙基准电路的功耗，本发明实施例的带隙基准电路将继续保持所述正常工作模式。然而如果始终让带隙基准电路始终处于正常工作模式，将使得带隙基准电路的功耗较高。因此，为了节省功耗，使得带隙核心模块3和输出模块2在适当的时候处于低功耗模式，本发明实施例设置了控制模块4。
所述控制模块4可以根据所述带隙核心模块3中参考点O的电压产生低功耗控制信号或者正常模式控制信号，所述低功耗控制信号使得所述带隙核心模块和所述输出模块处于低功耗模式，所述正常模式控制信号使得所述带隙核心模块和所述输出模块处于所述正常工作模式。可见，本发明实施例通过从检测时刻开始检测参考点O的电压，根据检测到的电压来切换正常工作模式和低功耗模式，由于参考点O的电压可较为敏感地在带隙基准电路的输出电压不稳定之前发生变化，因此可根据检测到的参考点O的电压的变化情况来及时使得带隙核心模块3和输出模块2处于正常工作模式，从而保证带隙基准电路输出电压的稳定。而在带隙核心模块3和输出模块2处于正常工作模式一段时间后可以使带隙核心模块3和输出模块2处于低功耗模式，从而可节省带隙基准电路的功耗。
在本发明一非限定性的实施中，当所述参考点O的电压高于电压阈值时，所述控制模块4产生正常模式控制信号；当所述参考点O的电压低于所述电压阈值时，所述控制模块产生低功耗控制信号。
例如，在带隙基准电路输出的电压即将不稳定时，所选取的参考点O的电压会升高，可以通过所述控制模块4在检测到参考点O的电压上升到预设的所述电压阈值时，产生正常模式控制信号，使得带隙核心模块3和输出模块2处于正常工作模式，从而可保证带隙基准电路输出的电压保持稳定，而在检测到参考点O的电压未升高至该电压阈值时，产生低功耗控制信号，使得带隙核心模块3和输出模块2继续保持低功耗模式。
从上述分析可知，本发明实施例通过检测带隙核心模块3中参考点O的电压进行判断，以确定是否需要使得所述带隙核心模块3和所述输出模块2处于正常工作模式，在不需要切换至正常工作模式时，所述带隙核心模块3和所述输出模块2处于低功耗模式。相比现有技术，本发明实施例不需要额外设计低功耗模式的电路，因此不仅节省带隙基准电路的功耗还可节省设计成本。
在具体实施中，所述检测时刻是根据上一次所述带隙核心模块3处于低功耗模式的持续时间确定得到的。具体而言，本发明实施例是从检测时间开始检测所述参考点O的电压，所述检测时刻与上一次所述带隙核心模块3处于低功耗模式的持续时间有关。本发明实施例根据上一次所述带隙核心模块3处于低功耗模式的持续时间来确定检测时刻，从检测时刻开始检测所述参考点O的电压，从而节省了在检测时刻之前检测所述参考点O电压带来的功耗，进而进一步节省带隙基准电路的功耗。
因此，由于本发明实施例的技术方案不需要额外设计低功耗模式电路，而是通过控制模块4使得带隙核心模块3和输出模块2在低功耗模式状态和正常功耗模式状态之间切换，从而不仅可避免带隙核心模块3和输出模块2始终处于正常功耗模式造成较高耗电，还可以节省电路设计成本。与此同时，由于本发明实施例根据上一次带隙核心模块3处于低功耗模式的持续时间确定检测时刻，并从确定的检测时刻开始检测参考点的电压，从而使得一方面可确保检测到参考点的电压以做进一步判断，另一方面也能避免持续检测参考点的电压，进而可进一步降低功耗。
下面参照图2和图3进行进一步说明。图2是本发明实施例中的另一种带隙基准电路的结构示意图。如图2所示的带隙核心基准电路可以包括：
启动模块1、输出模块2、耦接于所述启动模块1和所述输出模块2之间的带隙核心模块3，所述带隙核心模块3具有参考点O，所述参考点O的电压与所述输出模块2的输出信号关联。本发明实施例的带隙基准电路还包括控制模块4。
在具体实施中，所述控制模块4控制所述带隙核心模块3和输出模块2在低功耗模式和正常工作模式之间切换，在所述带隙核心模块3处于低功耗模式时，从检测时刻开始检测所述参考点O的电压，并根据所述参考点O的电压产生低功耗控制信号或者正常模式控制信号，所述低功耗控制信号使得所述带隙核心模块和所述输出模块处于低功耗模式，所述正常模式控制信号使得所述带隙核心模块和所述输出模块处于所述正常工作模式。
在具体实施中，所述带隙基准电路可以包括第一开关单元11、第二开关单元12、第三开关单元13和第四开关单元14；所述第一开关11耦接于第一电源VDD1和所述带隙核心模块3的电源端之间，所述第二开关12耦接于所述带隙核心模块3和地GND之间；所述第三开关单元13耦接于所述第一电源VDD1和所述输出模块2的电源端之间，所述第四开关单元14耦接于所述输出模块2和地GND之间；
所述控制模块4根据参考点O的电压产生的信号在输出端P1输出，以控制所述第一开关单元11和所述第二开关单元12断开或闭合，使得所述带隙核心模块3处于所述正常工作模式或所述低功耗模式，所述控制模块4根据参考点O的电压产生的信号在输出端P1输出，以控制所述第三开关单元13和所述第四开关单元14的断开或闭合，使得所述输出模块2处于所述正常工作模式或所述低功耗模式。
在具体实施中，所述第一开关单元11可以是第一PMOS管MP1，所述第二开关单元12可以是第一NMOS管MN1，所述第三开关单元13可以是第二PMOS管MP2，所述第四开关单元14可以是第二NMOS管MN2；
所述第一PMOS管MP1的源极与第一电压源VDD1耦接，所述第一PMOS管MP1的栅极与所述控制模块4的输出端耦接，所述第一PMOS管MP1的漏极与所述带隙核心模块3的电源端耦接；
所述第一NMOS管MN1的源极接地GND，所述第一NMOS管MN1的栅极接入所述控制模块4的输出端P1所输出信号的反相信号，所述第一NMOS管MN1的漏极与所述参考点O耦接；
所述第二PMOS管MP2的源极与所述第一电压源VDD1耦接，所述第二PMOS管MP2的栅极与所述控制模块4的所述输出端P1耦接，所述第二PMOS管MP2的漏极与所述输出模块2的电源端耦接；
所述第二NMOS管MN2的源极接地，所述第二NMOS管MN2的栅极接入所述控制模块4的输出端P1所输出信号的反相信号，所述第二NMOS管MN2的漏极与所述输出模块2耦接。
请继续参照图2，在具体实施中，所述启动模块1可以在使得所述带隙核心模块3稳定工作后关闭。
在具体实施中，所述带隙基准电路还可以包括：第四PMOS管MP6和第六NMOS管MN6；其中：
所述第四PMOS管MP4的源极耦接第一电压源VDD1，所述第四PMOS管MP4的栅极接入启动信号，所述第四PMOS管MP4的漏极与所述启动模块1耦接；
所述第六NMOS管MP6的漏极与所述启动模块1耦接，所述第六NMOS管MN6的源极接地，所述第六NMOS管MN6的栅极接入所述启动信号的反相信号。
图3是图1中的一种控制模块的结构示意图，下面结合图3和图1进行说明。如图3所示的控制模块4可以包括：电压检测控制模块41，电压检测模块42，锁存器43和充电时间控制模块44。其中：
电压检测控制模块41，适于根据上一次所述带隙核心模块3处于低功耗模式的持续时间产生检测使能信号EN_CONTROL；
电压检测模块42，适于根据所述检测使能信号EN_CONTROL确定所述检测时刻，并在所述检测时刻开始检测所述参考点O的电压，以及根据所述参考点O的电压输出第一电压信号；
所述锁存器43，适于锁存所述电压检测模块42输出的所述第一电压信号；
充电时间控制模块44，适于根据所述锁存器43锁存的所述第一电压信号产生所述正常模式控制信号，以控制所述第一开关单元11和所述第三开关单元13闭合，并且适于当所述正常工作模式的持续时间超过预设时间时，产生所述低功耗控制信号，以控制断开所述第一开关单元11和所述第三开关单元13断开。
可以看出，本发明实施例通过设置电压检测控制模块41来确定开始检测参考点O电压的时刻。例如，可以设置在所述电压检测控制模块41产生的检测使能信号EN_CONTROL为低电平“0”时，由所述电压检测模块42将检测到使能信号为“0”的时刻确定为检测时刻，并开始检测所述参考点O的电压。
在具体实施中，所述电压检测控制模块41根据上一次所述带隙核心模块3处于低功耗模式的持续时间产生检测使能信号EN_CONTROL。换言之，上一次所述带隙核心模块3处于低功耗模式的持续时间决定了本次的检测时刻。
本发明实施例通过设置电压检测控制模块41，根据上一次所述带隙核心模块3处于低功耗模式的持续时间产生检测使能控制信号EN_CONTROL，以确定检测时刻，在保证检测到所述电压阈值的基础上，避免持续检测所述参考点O的电压，进而可节省功耗。
在具体实施中，所述电压检测控制模块41适于当所述带隙核心模块3处于低功耗模式的持续时间与上一次所述带隙核心模块3处于低功耗模式的持续时间的比值为预设比例时，产生所述检测使能信号EN_CONTROL。具体地，所述电压检测控制模块41可以从所述带隙核心模块3开始进入低功耗模式时进行计时，当所述带隙核心模块3处于持续处于低功耗模式的时间与上一次带隙核心模块处于低功耗模式的持续时间为预设比例时，产生所述检测使能信号EN_CONTROL。
下面结合图1和图4说明所述预设比例的设置。图4为本发明实施例的一种带隙核心模块的参考点电压的变化示意图，具体而言，图4为一种带隙核心模块3在一次处于低功耗模式过程中参考点电压的变化示意图。
图4中假设带隙核心模块3的参考点O的电压在带隙基准电路的输出电路不稳定前升高。A点表示带隙核心模块3从正常工作模式切换到低功耗模式时的时刻，在所述带隙核心模块3处于低功耗的过程中，带隙基准电路的输出电压可能保持稳定输出一段时间后即将不稳定，在输出不稳定之前，具体在t0时刻，所述带隙核心模块3的参考点O的电压开始升高，当距离A点的时间间隔为T，即在t1时刻时，所述参考点O的电压升高至电压阈值U。
理想情况下，即在不考虑周围环境温度的影响下，可以将所述预设比例设为1。所述预设比例为1时，每次都在带隙核心模块3处于低功耗模式的持续时间相同时发起对参考点O电压的检测。例如，参照图4，每次都在持续时间为T的固定时间点开始检测参考点O的电压，或者在持续时间小于T的某固定时间点开始检测参考点O的电压，由于理想情况下所述参考点O的电压变化情况相同，即在t1时刻达到所述电压阈值U，因此每次均可以检测到该电压阈值U，从而基于此电压阈值U控制带隙核心模块3进入正常工作模式。
然而本发明实施例在实际应用中，将设置所述预设比例小于1。由于受到周围环境温度的影响，参考点O的电压在带隙基准电路的输出电压不稳定前的变化趋势可能不同。例如，参考图4，可能在t0时刻之前，参考点O的电压已经升至所述电压阈值U，并且每次升至电压阈值U的时刻也可能不相同。本申请的研究人员发现，上一次带隙核心模块处于低功耗模式的持续时间与本次参考点O电压达到电压阈值U的时间具有相关性，通过在所述带隙核心模块处于低功耗模式的持续时间与上一次所述带隙核心模块处于低功耗模式的持续时间的比值为预设比例时，开始检测参考点O的电压，可确保从检测时刻开始检测可检测到所述电压阈值U，进而做进一步判断和工作模式的控制，从而节省持续检测参考点O的电压带来的较高功耗，也能确保带隙基准电路输出的基准电压保持稳定。
在本发明的优选实施例中，所述预设比例为95％。
在具体实施中，所述控制模块4还可以包括电平转换模块(图未示)，参照图2和图3，所述电平转换模块，适于对所述充电时间控制模块44产生的所述正常模式控制信号或所述低功耗控制信号进行电平转换，以将转换后的所述正常模式控制信号用于控制所述第一开关单元11和所述第三开关单元13闭合，以及将转换后的所述低功耗控制信号用于控制所述第一开关单元11和所述第三开关单元13断开。
在具体实施中，图3中所述电压检测模块42的结构可参见图5。如图5所示，所述电压检测模块42可以包括：第三PMOS管MP3、第三NMOS管MN3、第四NMOS管MN4和第五NMOS管MN5；
所述第三PMOS管MP3的源极耦接第二电压源VDD2，所述第三PMOS管MP3的栅极接入所述检测使能信号EN_CONTROL；
所述第三NMOS管MN3的源极与所述第三PMOS管MN3的漏极耦接，所述第三NMOS管MN3的栅极与所述参考点O耦接，所述第三NMOS管MN3的漏极与所述锁存器43的输入端耦接，并作为所述电压检测模块42的输出端P2；
所述第四NMOS管MN4的栅极与所述第三NMOS管MN3的栅极耦接，所述第四NMOS管MN4的漏极与所述第三NMOS管MN3的漏极耦接；
所述第五NMOS管MN5的栅极接入所述检测使能信号EN_CONTROL的反相信号，所述第五NMOS管MN5的源极接地，所述第五NMOS管MN5的漏极与所述第四NMOS管的MN4源极耦接。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种带隙基准电路，包括：启动模块、输出模块、耦接于所述启动模块和所述输出模块之间的带隙核心模块，所述带隙核心模块具有参考点，所述参考点的电压与所述输出模块的输出信号关联，其特征在于，还包括：
控制模块，适于控制所述带隙核心模块和输出模块在低功耗模式和正常工作模式之间切换，在所述带隙核心模块处于低功耗模式时，从检测时刻开始检测所述参考点的电压，并根据所述参考点的电压产生低功耗控制信号或者正常模式控制信号，所述低功耗控制信号使得所述带隙核心模块和所述输出模块处于低功耗模式，所述正常模式控制信号使得所述带隙核心模块和所述输出模块处于所述正常工作模式，所述低功耗模式下的电流消耗小于所述正常工作模式下的电流消耗；
其中，所述检测时刻是根据上一次所述带隙核心模块处于低功耗模式的持续时间确定得到的；
所述控制模块包括：
电压检测控制模块，适于根据上一次所述带隙核心模块处于低功耗模式的持续时间产生检测使能信号；
电压检测模块，适于根据所述检测使能信号确定所述检测时刻，并在所述检测时刻开始检测所述参考点的电压，以及根据所述参考点的电压输出第一电压信号；
锁存器，适于锁存所述电压检测模块输出的所述第一电压信号；
充电时间控制模块，适于根据所述锁存器锁存的所述第一电压信号产生所述正常模式控制信号，并且适于当所述正常工作模式的持续时间超过预设时间时，产生所述低功耗控制信号。
2.根据权利要求1所述的带隙基准电路，其特征在于，
当所述参考点的电压高于电压阈值时，所述控制模块产生所述正常模式控制信号；
当所述参考点的电压低于所述电压阈值时，所述控制模块产生所述低功耗控制信号。
3.根据权利要求2所述的带隙基准电路，其特征在于，还包括：第一开关单元、第二开关单元、第三开关单元和第四开关单元；所述第一开关耦接于第一电源和所述带隙核心模块的电源端之间，所述第二开关耦接于所述带隙核心模块和地之间；所述第三开关单元耦接于所述第一电源和所述输出模块的电源端之间，所述第四开关单元耦接于所述输出模块和地之间；
所述控制模块通过控制所述第一开关单元和所述第二开关单元断开或闭合，使得所述带隙核心模块处于所述正常工作模式或所述低功耗模式，所述控制模块通过控制所述第三开关单元和所述第四开关单元断开或闭合，使得所述输出模块处于所述正常工作模式或所述低功耗模式。
4.根据权利要求3所述的带隙基准电路，其特征在于，所述第一开关单元为第一PMOS管，所述第二开关单元为第一NMOS管，所述第三开关单元为第二PMOS管，所述第四开关单元为第二NMOS管；
所述第一PMOS管的源极与第一电压源耦接，所述第一PMOS管的栅极与所述控制模块的输出端耦接，所述第一PMOS管的漏极与所述带隙核心模块耦接；
所述第一NMOS管的源极接地，所述第一NMOS管的栅极接入所述控制模块的输出端所输出信号的反相信号，所述第一NMOS管的漏极与所述参考点耦接；
所述第二PMOS管的源极与所述第一电压源耦接，所述第二PMOS管的栅极与所述控制模块的所述输出端耦接，所述第二PMOS管的漏极与所述输出模块耦接；
所述第二NMOS管的源极接地，所述第二NMOS管的栅极接入所述控制模块的输出端所输出信号的反相信号，所述第二NMOS管的漏极与所述输出模块耦接。
5.根据权利要求4所述的带隙基准电路，其特征在于，
所述充电时间控制模块，适于根据所述锁存器锁存的所述第一电压信号产生所述正常模式控制信号，以控制所述第一开关单元和所述第三开关单元闭合，并且适于当所述正常工作模式的持续时间超过预设时间时，产生所述低功耗控制信号，以控制所述第一开关单元和所述第三开关单元断开。
6.根据权利要求5所述的带隙基准电路，其特征在于，所述电压检测模块包括：第三PMOS管、第三NMOS管、第四NMOS管和第五NMOS管；
所述第三PMOS管的源极耦接第二电压源，所述第三PMOS管的栅极接入所述检测使能信号；
所述第三NMOS管的源极与所述第三PMOS管的漏极耦接，所述第三NMOS管的栅极与所述参考点耦接，所述第三NMOS管的漏极与所述锁存器的输入端耦接，并作为所述电压检测模块的输出端；
所述第四NMOS管的栅极与所述第三NMOS管的栅极耦接，所述第四NMOS管的漏极与所述第三NMOS管的漏极耦接；
所述第五NMOS管的栅极接入所述检测使能信号的反相信号，所述第五NMOS管的源极接地，所述第五NMOS管的漏极与所述第四NMOS管的源极耦接。
7.根据权利要求5所述的带隙基准电路，其特征在于，所述控制模块还包括：
电平转换模块，适于对所述充电时间控制模块产生的所述正常模式控制信号或所述低功耗控制信号进行电平转换，以将转换后的所述正常模式控制信号用于控制所述第一开关单元和所述第三开关单元闭合，以及将转换后的所述低功耗控制信号用于控制所述第一开关单元和所述第三开关单元断开。
8.根据权利要求5所述的带隙基准电路，其特征在于，所述电压检测控制模块适于：
当所述带隙核心模块处于低功耗模式的持续时间与上一次所述带隙核心模块处于低功耗模式的持续时间的比值为预设比例时，产生所述检测使能信号。
9.根据权利要求8所述的带隙基准电路，其特征在于，所述预设比例为95％。
10.根据权利要求1所述的带隙基准电路，其特征在于，
所述启动模块在使得所述带隙核心模块稳定工作后关闭。
11.根据权利要求10所述的带隙基准电路，其特征在于，所述带隙基准电路还包括：第四PMOS管和第六NMOS管；其中，
所述第四PMOS管的源极耦接第一电压源，所述第四PMOS管的栅极接入启动信号，所述第四PMOS管的漏极与所述启动模块耦接；
所述第六NMOS管的漏极与所述启动模块耦接，所述第六NMOS管的源极接地，所述第六NMOS管的栅极接入所述启动信号的反相信号。
CN201610981570.2A 2016-11-08 2016-11-08 一种带隙基准电路 Active CN108073209B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610981570.2A CN108073209B (zh) 2016-11-08 2016-11-08 一种带隙基准电路
US15/802,663 US10671108B2 (en) 2016-11-08 2017-11-03 Bandgap reference circuit for reducing power consumption and method of using the same
EP17199817.2A EP3318950A1 (en) 2016-11-08 2017-11-03 Bandgap reference circuit and method of using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610981570.2A CN108073209B (zh) 2016-11-08 2016-11-08 一种带隙基准电路

Publications (2)

Publication Number Publication Date
CN108073209A CN108073209A (zh) 2018-05-25
CN108073209B true CN108073209B (zh) 2020-04-07

Family

ID=60244960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610981570.2A Active CN108073209B (zh) 2016-11-08 2016-11-08 一种带隙基准电路

Country Status (3)

Country Link
US (1) US10671108B2 (zh)
EP (1) EP3318950A1 (zh)
CN (1) CN108073209B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111158420A (zh) * 2019-12-17 2020-05-15 珠海巨晟科技股份有限公司 一种低功耗带隙基准电压产生电路
CN111277251B (zh) * 2020-02-20 2023-03-14 西北工业大学 自触发供电控制的低功耗前端读出电路
TWI804042B (zh) * 2021-11-08 2023-06-01 奇景光電股份有限公司 參考電壓產生系統及其啟動電路
CN115357086B (zh) * 2022-08-29 2024-03-08 上海壁仞智能科技有限公司 带隙基准电路及其操作方法、电子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0840193B1 (en) * 1996-11-04 2002-05-02 STMicroelectronics S.r.l. Band-gap reference voltage generator
US5949227A (en) * 1997-12-22 1999-09-07 Advanced Micro Devices, Inc. Low power circuit for disabling startup circuitry in a voltage Reference circuit
JP2000114935A (ja) * 1998-10-02 2000-04-21 Nec Corp 順序回路
US6411157B1 (en) * 2000-06-29 2002-06-25 International Business Machines Corporation Self-refresh on-chip voltage generator
US20030218478A1 (en) * 2002-05-24 2003-11-27 Sani Mehdi Hamidi Regulation of crowbar current in circuits employing footswitches/headswitches
US6894473B1 (en) * 2003-03-05 2005-05-17 Advanced Micro Devices, Inc. Fast bandgap reference circuit for use in a low power supply A/D booster
US6844711B1 (en) 2003-04-15 2005-01-18 Marvell International Ltd. Low power and high accuracy band gap voltage circuit
KR100940151B1 (ko) * 2007-12-26 2010-02-03 주식회사 동부하이텍 밴드갭 기준전압 발생회로
CN102651082B (zh) * 2012-04-09 2014-08-20 卓捷创芯科技（深圳）有限公司 一种带隙基准自启动电路及无源射频识别标签
KR102087873B1 (ko) * 2013-05-09 2020-05-27 에스케이하이닉스 주식회사 전압 생성 회로, 반도체 장치, 시스템 및 전압 생성 방법

Also Published As

Publication number Publication date
US10671108B2 (en) 2020-06-02
CN108073209A (zh) 2018-05-25
EP3318950A1 (en) 2018-05-09
US20180129237A1 (en) 2018-05-10

Similar Documents

Publication Publication Date Title
CN108073209B (zh) 一种带隙基准电路
CN101571727B (zh) 一种电流型带隙基准源电路启动电路
CN108415502B (zh) 一种无有限周期震荡的数字线性稳压电源及稳压方法
CN105988495A (zh) 一种ldo过冲保护电路
CN106292824B (zh) 低压差稳压器电路
CN109470911B (zh) 低功耗电压检测电路
CN102930891B (zh) 读出电路
WO2015135254A1 (zh) 一种电源控制装置及方法
KR101861370B1 (ko) 온도 검지 장치
JP2008033461A (ja) 定電圧電源回路
CN106160419B (zh) 低压差稳压电源电路结构
TWI534600B (zh) 觸控系統之電源管理裝置
CN103576816A (zh) 开关机控制电路
CN105786072A (zh) 低压差稳压器、稳压装置及其驱动方法
CN107294516B (zh) 一种无静态功耗的上电复位电路
CN109085405B (zh) 一种电路模块的工作电流检测方法及电路
TWI480779B (zh) 觸控系統之電源管理裝置
US9318288B2 (en) Power saving method and power saving circuit thereof
CN108227802B (zh) 一种自启动电路及启动方法
CN110580096A (zh) 一种可降低功耗的微控制单元及其控制方法
CN213585734U (zh) 一种实现设备跟随主机同步开关的电路
CN110673712B (zh) 一种用于mcu芯片的电源管理电路及方法
CN113852182B (zh) 输入可浮空的电源选择电路
CN102368679B (zh) 用于振荡器稳定输出的峰值检测电路
CN216817210U (zh) 低功耗控制电路及mcu芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant