CN110571153B - 半导体功率器件及其终端区的制备方法 - Google Patents
半导体功率器件及其终端区的制备方法 Download PDFInfo
- Publication number
- CN110571153B CN110571153B CN201810569392.1A CN201810569392A CN110571153B CN 110571153 B CN110571153 B CN 110571153B CN 201810569392 A CN201810569392 A CN 201810569392A CN 110571153 B CN110571153 B CN 110571153B
- Authority
- CN
- China
- Prior art keywords
- type substrate
- power device
- insulating layer
- semiconductor power
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims abstract description 52
- 150000002500 ions Chemical class 0.000 claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 238000009776 industrial production Methods 0.000 abstract description 10
- 239000000463 material Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910002065 alloy metal Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910001423 beryllium ion Inorganic materials 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了半导体功率器件及其终端区制备方法。该制备半导体功率器件终端区的方法包括：在第一导电类型衬底的上表面形成绝缘层；在绝缘层远离第一导电类型衬底的表面形成临时电极；对第一导电类型衬底和临时电极施加电压，以使得半导体功率器件中的可动离子富集在绝缘层中远离第一导电类型衬底的一侧；去除临时电极；在绝缘层远离第一导电类型衬底的一侧，去除预定厚度的绝缘层，形成绝缘介质层。该方法操作简单、方便、容易实现，成本较低，易于工业化生产，有效去除所述绝缘介质层中的可动离子，使半导体功率器件的耐压性满足要求，失效率大幅降低，可靠性明显改善。
Description
技术领域
本发明涉及半导体技术领域，具体的，涉及半导体功率器件及其终端区制备方法。
背景技术
目前半导体功率器件的终端区的结构(参照图1),包括：N型衬底1、介质层2、分压环3、耗尽区4、背面金属5、耐压环6、N+接触层7。在利用HTRB(高温反向偏压实验)对该半导体功率器件进行可靠性测试时，需在高温高电压的环境下进行。然而介质层2中存在的可动离子在高温高压条件下会发生漂移(图1中箭头为电场方向)，可动离子会集聚在介质层2表面，当HTRB实验结束后，可动离子无法回到原处，仍然集聚在介质层2的表面，形成表面电场，会使得耐压环6的电场分布受到影响，导致该半导体功率器件的耐压性将会降低甚至低于规范要求，可靠性差，甚至直接导致该半导体功率器件失效。
为改善半导体功率器件的可靠性,在实际生产过程中需要降低绝缘介质层中的可动离子，现有技术中采取的办法主要是提高生产线和设备的洁净度。另外，由于可动离子主要为金属阳离子，因此也可在高温制程中加入Cl-(氯离子)以将可动离子排出。然而，提高生产线和设备的洁净度会明显增加生产成本，而在高温制程中加入Cl-对于将可动离子排出的效果并不明显，可动离子去除的不够彻底。
因而，现有的半导体功率器件的相关技术仍有待改进。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种操作简单、方便、容易实现、成本较低、易于工业化生产、可有效去除绝缘介质层中的可动离子、可使得半导体功率器件的耐压性满足要求、失效率大幅降低、或者可靠性明显改善的制备半导体功率器件的方法。
在本发明的一个方面，本发明提供了一种制备半导体功率器件终端区的方法。根据本发明的实施例，该方法包括：在第一导电类型衬底的上表面上形成绝缘层；在所述绝缘层远离所述第一导电类型衬底的表面上形成临时电极；对所述第一导电类型衬底和所述临时电极施加电压，以使得所述半导体功率器件中的可动离子富集在所述绝缘层中远离所述第一导电类型衬底的一侧；去除所述临时电极；在所述绝缘层远离所述第一导电类型衬底的一侧，去除预定厚度的所述绝缘层，以形成绝缘介质层。发明人发现，该方法操作简单、方便、容易实现，成本较低，易于工业化生产，可有效去除所述绝缘介质层中的可动离子，使得通过该方法制备的半导体功率器件的耐压性满足要求，失效率大幅降低，可靠性明显改善。
在本发明的另一个方面，本发明提供了一种半导体功率器件。根据本发明的实施例，该半导体功率器件包括主芯片区和围绕所述主芯片区设置的终端区，其中，所述终端区是通过前面所述的方法制备的。发明人发现，该半导体功率器件的绝缘介质层中的可动离子含量小于等于1E11cm-2，耐压性满足实际使用要求，失效率低，可靠性好。
在本发明的又一个方面，本发明提供了一种半导体功率器件。根据本发明的实施例，所述功率器件的终端区包括第一导电类型衬底和设置在所述第一导电类型衬底的上表面上的绝缘介质层，所述绝缘介质层中的可动离子的含量小于等于1E11cm-2。发明人发现，该半导体功率器件耐压性满足实际使用要求，失效率低，可靠性好。
附图说明
图1显示了现有技术中半导体功率器件的终端区的剖面结构示意图。
图2显示了本发明一个实施例的制备半导体功率器件的方法的流程示意图。
图3a、图3b、图3c、图3d和图3e显示了本发明另一个实施例的制备半导体功率器件的方法的流程示意图。
图4a、图4b、图4c、图4d和图4e显示了本发明又一个实施例的制备半导体功率器件的方法的流程示意图。
图5显示了本发明一个实施例的终端区的剖面结构示意图。
附图标记：
1：N型衬底 2：绝缘介质层 3、150：分压环 4：耗尽区 5、160：背面金属 6：耐压环7、170：N+接触层 99：可动离子 100：终端区 110：第一导电类型衬底 120：绝缘层 121：绝缘介质层 130：临时电极 140：第二导电类型掺杂区 H1：盲孔 H2：过孔
具体实施方式
下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
在本发明的一个方面，本发明提供了一种制备半导体功率器件终端区的方法。根据本发明的实施例，参照图2和图3a至图3e，该方法包括：
S100：在所述第一导电类型衬底110的上表面上形成绝缘层120，结构示意图参照图3a。
根据本发明的实施例，本文中所采用的描述方式第一导电类型和第二导电类型是指P型导电(空穴导电)或N型导电(电子导电)，具体的，第一导电类型和第二导电类型中的一个为P型导电，第一导电类型和第二导电类型中的另一个为N型导电。在本发明的一些实施例中，所述第一导电类型衬底110的材料可以为P型硅衬底或者N型硅衬底。一些具体实施例中，所述第一导电类型衬底110的材料为N型硅衬底。由此，该方法的应用范围广，可以适用于不同类型的半导体功率器件。
根据本发明的实施例，所述绝缘层120的材料可以为二氧化硅、氮化硅或氮硅氧化物。由此，材料来源广泛，易得，且成本较低。
根据本发明的实施例，所述绝缘层120的厚度相比于常规绝缘层的厚度要厚以便于去除一部分绝缘层120以后仍然能够形成绝缘介质层121。在发明的一些实施例中，所述绝缘层120要比常规的绝缘层的厚度厚1-1000nm。在本发明一些具体的实施例中，所述绝缘层120可以比常规的绝缘层厚1nm、100nm、200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm、1000nm。由此，可在去除预定厚度的绝缘层120以后，形成所需要的适合厚度的绝缘介质层121，利于后续应用。
根据本发明的实施例，在所述第一导电类型衬底110的上表面上形成绝缘层120的工艺既可以为在所述第一导电类型衬底110的上表面进行热生长，也可以进行沉积。由此，操作简单、方便，容易实现，易于工业化生产，适用范围广。
S200：在所述绝缘层120远离所述第一导电类型衬底110的表面上形成临时电极130，结构示意图参照图3b。
根据本发明的实施例，所述临时电极130的材料种类可以包括但不限于Al(铝)、Cu(铜)、Au(金)、Ag(银)、Ni(镍)、Ti(钛)及其合金金属。由此，材料来源广泛，易得，且成本较低。
根据本发明的实施例，形成所述临时电极的方法可以为物理溅射或者蒸镀。由此，操作简单、方便，容易实现，易于工业化生产，适用范围广泛。
根据本发明的实施例，形成所述临时电极130的步骤在所述半导体功率器件的主芯片区的掺杂步骤、形成栅极氧化层的步骤和形成栅电极的步骤之后进行。由于半导体功率器件中的可动离子均是通过环境、各个操作步骤、制备工程中采用的设备等因素引入的，在上述步骤完成之后形成临时电极，可以尽最大可能将半导体功率器件中的可动离子去除，保证半导体功率器件的性能稳定性和安全可靠性。
S300：对所述第一导电类型衬底110和所述临时电极130施加电压，以使得所述半导体功率器件中的可动离子99富集在所述绝缘层120中远离所述第一导电类型衬底110的一侧，结构示意图参照图3c。
根据本发明的实施例，对所述第一导电类型衬底110和临时电极130施加的电压可以根据可动离子所带的电荷来选择。根据目前半导体功率器件的制备工艺，可动离子通常带正电荷，因此在对所述第一导电类型衬底110和所述临时电极130施加电压时，可以对临时金属130施加负压，即第一导电类型衬底110的电压大于临时电极130的电压。由此，可以有效的将带正电荷的可动离子富集到绝缘层中远离第一导电类型衬底的一侧。
根据本发明的实施例，所述临时电极130的电压与所述第一导电类型衬底110之间的电压差不小于0.01V。在本发明一些具体的实施例中，所述第一导电类型衬底110和所述临时电极130之间的电压差值可以为0.01V、0.05V、1V、5V、10V。由此，所施加的电压大小适中，可以最大限度地将所述可动离子99富集于所述绝缘层120远离所述第一导电类型衬底110的一侧，且效率较高，利于后续应用。
根据本发明的实施例，所述第一导电类型衬底110和所述临时电极130之间的电压差值的最大值可以由所述绝缘层120的类型和厚度决定，其原则在于所施加的最大电压不能对所述绝缘层120产生损伤。具体而言，在本发明中，所述绝缘层120的厚度增加1纳米，所述电压差值的最大值增加0.8V。由此，可以最大限度地将所述可动离子99富集于所述绝缘层120远离所述第一导电类型衬底110的一侧，且效率较高，利于后续应用。
根据本发明的实施例，在对所述第一导电类型衬底110和所述临时电极130施加电压的同时，还可以对所述第一导电类型衬底110加热。由此，利于所述可动离子99在所述绝缘层120远离所述第一导电类型衬底110的一侧快速富集，效率较高，利于后续应用。
根据本发明的实施例，对所述第一导电类型衬底110加热的温度可以为80-400℃。在本发明一些具体的实施例中，对所述第一导电类型衬底110加热的温度可以为80℃、100℃、120℃、130℃、150℃、160℃、240℃、320℃、400℃等。由此，加热的温度适中，在对所述可动离子99富集效果较好的同时不会引入其他杂质，也不会破坏半导体功率器件的内部结构而影响器件的性能。
根据本发明的实施例，对所述第一导电类型衬底110加热的时间不小于1分钟。在本发明一些具体的实施例中，对所述第一导电类型衬底110加热的时间可以为1分钟、5分钟、30分钟、2小时、8小时等。由此，具有一定的加热时间，可以使得加热对所述可动离子99的富集起到实质性影响，另外，加热时间也不必过长，只需保证能将所述可动离子99富集于所述绝缘层120远离所述第一导电类型衬底110的一侧即可，从而节省时间，最大限度地提高生产效率。
根据本发明的实施例，在对所述第一导电类型衬底110持续加热以后，撤去加热，待所述第一导电类型衬底110降至室温以后，再撤去对所述第一导电类型衬底110和所述临时电极所施加的电压。由此，对所述第一导电类型衬底110所加的电压持续到所述第一导电类型衬底110降至室温以后，可以保证可动离子99在撤去加热以后，仍然能够在所述绝缘层120远离所述第一导热类型衬底110的一侧进行富集，进一步提高对所述可动离子99的富集效果，利于后续应用。
根据本发明的实施例，当撤去对所述第一导电类型衬底110和所述临时电极130所施加的电压以后，所述绝缘层120中的所述可动离子99已基本可以全部富集于所述绝缘层120中远离所述第一导电类型衬底110的一侧。由此，通过对所述第一导电类型衬底110和所述临时电极130施加电压从而富集所述可动离子99的效率高，利于后续应用。
S400：去除所述临时电极130，结构示意图参照图3d。
根据本发明的实施例，去除所述临时电极130的工艺可以为蚀刻，包括但不限于湿法蚀刻或干法蚀刻。由此，通过湿法蚀刻或干法蚀刻去除所述临时电极130，操作简单、方便，容易实现，易于工业化生产。
S500：在所述绝缘层120远离所述第一导电类型衬底110的一侧，去除预定厚度的所述绝缘层120，以形成所述绝缘介质层121，结构示意图参照图3e。
根据本发明的实施例，去除所述预定厚度d的所述绝缘层120的工艺可以为蚀刻，包括但不限于湿法蚀刻或干法蚀刻。由此，通过湿法蚀刻或干法蚀刻去除预定厚度的所述绝缘层120，操作简单、方便，容易实现，易于工业化生产。
根据本发明的实施例，所述预定厚度d(参照图3d和图3e)的范围值可以为1-1000nm。在本发明一些具体的实施例中，所述预定厚度d的范围值可以为1nm、100nm、200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm、1000nm。该被去除的所述绝缘层120的预定厚度d与形成绝缘层120时该绝缘层120比常规绝缘层120厚的厚度相对应。由此，可形成适于实际生产需要的适合厚度的绝缘介质层121。
在本发明的另一些实施例中，参照图4a至图4e，所述第一导电类型衬底110中具有第二导电类型掺杂区140，所述第二导电类型掺杂区140从所述第一导电类型衬底110的上表面向所述第一导电类型衬底110中延伸，结构示意图参照图4a。
根据本发明的实施例，参照图2和图4a至图4e，形成所述绝缘介质层121包括以下步骤：
S100：在所述第一导电类型衬底110的上表面上形成绝缘层120，结构示意图参照图4a。
根据本发明的实施例，形成所述第一导电类型衬底110的材料、绝缘层120的材料、厚度、在所述第一导电类型衬底110的上表面上形成绝缘层120的工艺等均与前面所述相同，在此不再过多赘述。
根据本发明的实施例，在所述第一导电类型衬底110的上表面上形成绝缘层120之前，还包括在所述第一导电类型衬底110中形成第二导电类型掺杂区140。形成所述第二导电类型掺杂区的工艺可以为离子注入或者扩散。
根据本发明的实施例，所述第二导电类型掺杂区140的杂质离子的材料可以为P型杂质离子或N型杂质离子。所述第二导电类型掺杂区140的材料选择取决于所述第一导电类型衬底110的材料选择。若所述第一导电类型衬底110为N型硅衬底，则所述第二导电类型掺杂区140的材料应当为P型杂质离子；若所述第一导电类型衬底110为P型硅衬底，则所述第二导电类型掺杂区140的材料应当为N形杂质离子。在本发明的一些实施例中，所述杂质离子可以为硼、铝等杂质离子。
根据本发明的实施例，所述第二导电类型掺杂区140位于所述第一导电类型衬底110的上表面向所述第一导电类型衬底110中延伸。所述第二导电类型掺杂区140形成所述终端区100的耐压环。由此，可以提高半导体功率器件的横向耐压能力。
根据本发明的实施例，所述第一导电类型衬底110的上表面上形成绝缘层120时，于所述绝缘层120在与所述第二导电类型掺杂区140对应的位置处形成盲孔H1。由此，可以在后续步骤中使得第二导电类型掺杂区140与其他结构有效连接，保证半导体功率器件的正常使用。
S200：在所述绝缘层120远离所述第一导电类型衬底110的表面上形成临时电极130，结构示意图参照图4b。
根据本发明的实施例，所述临时电极130的材料、形成所述临时电极130的方法等均与前面所述相同，在此不再过多赘述。
S300：对所述第一导电类型衬底110和所述临时电极130施加电压，以使得所述半导体功率器件中的可动离子99富集在所述绝缘层120中远离所述第一导电类型衬底110的一侧，结构示意图参照图4c。
根据本发明的实施例，对所述第一导电类型衬底110和所述临时电极130施加电压的种类、强度，加热的温度、时间，撤去电压的时间、可动离子99的种类，被富集于所述绝缘层120远离所述第一导电类型衬底110的含量以及未被富集于所述绝缘层120远离所述第一导电类型衬底110的含量等，均与前面所述相同，在此不再过多赘述。
S400：去除所述临时电极130，结构示意图参照图4d。
根据本发明的实施例，去除所述临时电极的工艺与前面所述相同，在此不再过多赘述。
S500：在所述绝缘层120远离所述第一导电类型衬底110的一侧，去除预定厚度的所述绝缘层120，以形成所述绝缘介质层121，结构示意图参照图4e。
根据本发明的实施例，去除所述预定厚度d的所述绝缘层120的工艺、预定厚度d的范围值均与前面所述相同，在此不再过多赘述。
根据本发明的实施例，所述预定厚度d大于等于所述盲孔H1底部的所述绝缘层120的厚度h(参照图4d)。由此，可以在所述绝缘介质层121中形成过孔H2(参照图4e)，以使得第二导电类型掺杂区140和其他结构连接，保证半导体功率器件的正常使用。
根据本发明的实施例，如前所述，在本发明中，由于所述绝缘层120和所述第一导电类型衬底110的材料不同，在蚀刻所述预定厚度d的所述绝缘层120时，所用的蚀刻液或者蚀刻气体一般对于所述第一导电类型衬底110是不能进行蚀刻的，因此所述预定厚度d可以大于等于所述盲孔H1底部的所述绝缘层120的厚度h。
在所述S500以后，本发明的又一些实施例中，本发明的制备所述半导体功率器件的方法还可以进一步包括：形成分压环、N+接触层，以及背面金属的步骤，结构示意图参照图5。
根据本发明的实施例，所述分压环的形成方法可以为物理溅射或者蒸镀，后可通过光阻阻挡，通过湿法蚀刻或者干法蚀刻形成图形。由此，操作简单、方便，容易实现，易于工业化生产。所述分压环的材料可以包括Al、Cu、Au、Ag、Ni、Ti及其合金金属等。由此，材料来源广泛、易得，且成本较低。
根据本发明的实施例，所述N+接触层的形成方法可以为离子注入或者扩散，另外也可以在形成晶圆时采用外延的方式。由此，操作简单、方便，容易实现，易于工业化生产。所述N+接触层的材料可以包括P、As、Sb等。由此，材料来源广泛、易得，且成本较低。
根据本发明的实施例，所述背面金属的形成方法可以为物理溅射或者扩散。由此，操作简单、方便，容易实现，易于工业化生产。所述背面金属的材料可以包括Al、Cu、Au、Ag、Ni、Ti及其合金金属等。由此，材料来源广泛、易得，且成本较低。
根据本发明的实施例，关于以上形成分压环的步骤、形成N+接触层的步骤、形成背面金属的步骤，具体工艺等除前面所述以外，均为常规的形成方式，在此不再过多赘述。
在本发明的另一个方面，本发明提供了一种半导体功率器件。根据本发明的实施例，该半导体功率器件包括主芯片区和围绕所述主芯片区设置的终端区，其中，所述终端区是通过前面所述的方法制备的。发明人发现，该半导体功率器件的绝缘介质层中的可动离子含量小于等于1E11cm-2，耐压性满足实际使用要求，失效率低，可靠性好。
根据本发明的实施例，所述半导体功率器件的种类可以包括但不限于绝缘栅双极型晶体管(IGBT)和金属氧化物半导体场效应晶体管(MOSFET)。由此，应用范围广泛。
根据本发明的实施例，所述半导体功率器件还可以具有常规半导体功率器件的结构，例如主芯片区、分压环、背面金属、N+接触层等，主芯片区中还具有栅极氧化层、栅电极等结构，在此不再过多赘述。
在本发明的又一个方面，本发明提供了一种半导体功率器件。根据本发明的实施例，参照图4e，所述功率器件的终端区100包括第一导电类型衬底110和设置在所述第一导电类型衬底110的上表面上的绝缘介质层121，所述绝缘介质层121中的可动离子99的含量小于等于1E11cm-2。发明人发现，该半导体功率器件耐压性满足实际使用要求，失效率低，可靠性好。
根据本发明的实施例，所述半导体功率器件的种类可以包括但不限于绝缘栅双极型晶体管(IGBT)和金属氧化物半导体场效应晶体管(MOSFET)。由此，应用范围广泛。
根据本发明的实施例，所述半导体功率器件还可以具有常规半导体功率器件的结构，例如主芯片区、分压环、背板金属、N接触层等，主芯片区中还具有栅极氧化层、栅电极等结构，在此不再过多赘述。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (11)
1.一种制备半导体功率器件终端区的方法，其特征在于，包括：
在第一导电类型衬底的上表面上形成绝缘层；
在所述绝缘层远离所述第一导电类型衬底的表面上形成临时电极；
对所述第一导电类型衬底和所述临时电极施加电压，以使得所述半导体功率器件中的可动离子富集在所述绝缘层中远离所述第一导电类型衬底的一侧；
去除所述临时电极；
在所述绝缘层远离所述第一导电类型衬底的一侧，去除预定厚度的所述绝缘层，以形成绝缘介质层。
2.根据权利要求1所述的方法，其特征在于，在对所述第一导电类型衬底和所述临时电极施加电压的同时，对所述第一导电类型衬底进行加热。
3.根据权利要求2所述的方法，其特征在于，所述加热的温度在80摄氏度至400摄氏度之间，且所述第一导电类型衬底在80摄氏度至400摄氏度温度下的保温时间不小于1分钟。
4.根据权利要求2所述的方法，其特征在于，在所述第一导电类型衬底降至室温后，撤去对所述第一导电类型衬底和所述临时电极施加的电压。
5.根据权利要求1-4中任一项所述的方法，其特征在于，所述可动离子带正电荷，所述临时电极的电压小于所述第一导电类型衬底的电压。
6.根据权利要求1所述的方法，其特征在于，所述第一导电类型衬底中具有第二导电类型掺杂区，所述第二导电类型掺杂区从所述第一导电类型衬底的上表面向所述第一导电类型衬底中延伸，所述绝缘层在与所述第二导电类型掺杂区对应的位置处具有盲孔，所述预定厚度大于等于所述盲孔底部的所述绝缘层的厚度，以在所述绝缘介质层中形成过孔。
7.根据权利要求1所述的方法，其特征在于，所述绝缘介质层中所述可动离子的含量小于等于1E11cm-2。
8.根据权利要求1所述的方法，其特征在于，形成所述临时电极的步骤在所述半导体功率器件的主芯片区的掺杂步骤、形成栅极氧化层的步骤和形成栅电极的步骤之后进行。
9.一种半导体功率器件，其特征在于，包括主芯片区和围绕所述主芯片区设置的终端区，其中，所述终端区是通过权利要求1-8中任一项所述的方法制备的。
10.一种半导体功率器件，所述功率器件的终端区包括第一导电类型衬底和设置在所述第一导电类型衬底的上表面上的绝缘介质层，其特征在于，所述绝缘介质层中的可动离子的含量小于等于1E11cm-2；其中，所述终端区是通过权利要求1-8中任一项所述的方法制备的。
11.根据权利要求9或10所述的半导体功率器件，其特征在于，所述半导体功率器件包括绝缘栅双极型晶体管和金属氧化物半导体场效应晶体管中的至少一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810569392.1A CN110571153B (zh) | 2018-06-05 | 2018-06-05 | 半导体功率器件及其终端区的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810569392.1A CN110571153B (zh) | 2018-06-05 | 2018-06-05 | 半导体功率器件及其终端区的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110571153A CN110571153A (zh) | 2019-12-13 |
| CN110571153B true CN110571153B (zh) | 2023-02-21 |
Family
ID=68772101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810569392.1A Active CN110571153B (zh) | 2018-06-05 | 2018-06-05 | 半导体功率器件及其终端区的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110571153B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113451513B (zh) * | 2020-03-24 | 2024-03-22 | 中国科学院化学研究所 | 一种超低能离子注入方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1264171A (zh) * | 1998-12-16 | 2000-08-23 | 日本电气株式会社 | 一种制造半导体器件的方法 |
| US20020030224A1 (en) * | 1997-10-02 | 2002-03-14 | Fwu-Iuan Hshieh | Mosfet power device manufactured with reduced number of masks by fabrication simplified processes |
| JP2003124459A (ja) * | 2001-10-12 | 2003-04-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| CN102760756A (zh) * | 2012-06-30 | 2012-10-31 | 东南大学 | 一种带浮空场板的超结金属氧化物场效应管终端结构 |
| US20140374871A1 (en) * | 2012-01-12 | 2014-12-25 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
-
2018
- 2018-06-05 CN CN201810569392.1A patent/CN110571153B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020030224A1 (en) * | 1997-10-02 | 2002-03-14 | Fwu-Iuan Hshieh | Mosfet power device manufactured with reduced number of masks by fabrication simplified processes |
| CN1264171A (zh) * | 1998-12-16 | 2000-08-23 | 日本电气株式会社 | 一种制造半导体器件的方法 |
| JP2003124459A (ja) * | 2001-10-12 | 2003-04-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| US20140374871A1 (en) * | 2012-01-12 | 2014-12-25 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| CN102760756A (zh) * | 2012-06-30 | 2012-10-31 | 东南大学 | 一种带浮空场板的超结金属氧化物场效应管终端结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110571153A (zh) | 2019-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6101183B2 (ja) | 半導体装置 | |
| CN109888018A (zh) | 一种集成启动管、采样管和电阻的dmos及其制造方法 | |
| US9716187B2 (en) | Trench semiconductor device having multiple trench depths and method | |
| JP2018022851A (ja) | 半導体装置およびその製造方法 | |
| CN109244123B (zh) | 耗尽型mosfet器件及其制造方法 | |
| JP2014157896A (ja) | 半導体装置とその製造方法 | |
| CN105074886A (zh) | 碳化硅半导体器件及其制造方法 | |
| JP2013520794A (ja) | ゲルマニウム・ホール・プレートを有する集積ホール効果素子 | |
| US20170256642A1 (en) | Tunneling Field Effect Transistor | |
| CN105845732A (zh) | 半导体装置 | |
| CN108258035A (zh) | 一种GaN基增强型场效应器件及其制作方法 | |
| CN103563050B (zh) | 晶体管和形成晶体管以具有减小的基极电阻的方法 | |
| CN110571153B (zh) | 半导体功率器件及其终端区的制备方法 | |
| CN105321996A (zh) | 半导体装置 | |
| CN115939175A (zh) | 欧姆接触结构及其制作方法、碳化硅器件及其制作方法 | |
| CN107946374A (zh) | 一种带有表面杂质浓度调节区的肖特基整流器及制造方法 | |
| CN110246756B (zh) | 碳化硅静电感应晶体管以及用于制作碳化硅静电感应晶体管的工艺 | |
| US20180138319A1 (en) | Monolithic series switching semiconductor device having low-resistance substrate contact structure and method | |
| GB2589057A (en) | Bipolar semiconductor device and method for manufacturing such a semiconductor device | |
| JP2016072319A (ja) | 半導体装置 | |
| CN117199120B (zh) | Igbt器件结构及其制备方法 | |
| US9735232B2 (en) | Method for manufacturing a semiconductor structure having a trench with high aspect ratio | |
| CN113903813B (zh) | 肖特基二极管及其制备方法、电子设备 | |
| CN103579370B (zh) | 一种具有化学配比失配绝缘材料的电荷补偿半导体结装置 | |
| US11476370B2 (en) | Semiconductor device with embedded Schottky diode and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210312 Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Applicant after: NINGBO BYD SEMICONDUCTOR Co.,Ltd. Address before: 315800 No. 155 West Mount Lu Road, Ningbo Free Trade Zone, Zhejiang Applicant before: NINGBO BYD SEMICONDUCTOR Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |