CN105321996A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105321996A
CN105321996A CN201510098087.5A CN201510098087A CN105321996A CN 105321996 A CN105321996 A CN 105321996A CN 201510098087 A CN201510098087 A CN 201510098087A CN 105321996 A CN105321996 A CN 105321996A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
field plate
type
plate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510098087.5A
Other languages
English (en)
Inventor
末代知子
押野雄一
田中文悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105321996A publication Critical patent/CN105321996A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

实施方式的半导体装置包括：第一导电型的第一半导体层；第二导电型的第二半导体层，在所述第一半导体层上设置在单元部与单元部外侧设置着的终端部的交界；第二导电型的第三半导体层，在所述第一半导体层上设置在所述终端部；第一绝缘层，在所述第一半导体层上设置在所述第三与第二半导体层之间；第二绝缘层，在所述第一半导体层上设置在相对于所述第三半导体层与所述第一绝缘层相反的侧；第一导电型的第四半导体层，设置在所述第一半导体层与所述第二绝缘层之间；层间绝缘膜，在所述第一半导体层上与所述第二、第三半导体层、所述第一、第二绝缘层相接而设置；以及多个场板电极，设置在所述层间绝缘膜内，与所述第一半导体层的距离彼此不同。

Description

半导体装置
[相关申请]
本申请案享有以日本专利申请案2014-158930号(申请日：2014年8月4日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置。
背景技术
IGBT(InsulatedGateBipolarTransistor，绝缘栅双极电晶体)等功率半导体元件(powersemiconductordevice)被用于功率电子技术中。近年来，在要求无限制地且效率优良地使用电力能源中，为了高效率地进行电力转换，功率电子技术或功率半导体元件的开发变得越来越重要。关于所述功率半导体元件，范围较广的耐受电压展开与低开关损耗、高速动作、较广的安全动作区域一起成为必需。
其中，关于耐受电压，元件终端部的耐受电压也与元件动作部即元件本身的耐受电压一起成为必需。元件终端部中，存在根据其结构而产生局部较高的电场，从而产生崩溃(breakdown)的情况。因此，元件终端部的耐受电压设计也重要，迄今为止已提出有VLD(VariationofLateralDoping，横向变化掺杂)结构、RESURF结构、保护环结构等结构。进而，即便基于高温、长时间的电压施加条件，也要求不产生耐受电压变动或漏电流增加等的可靠性。
发明内容
本发明的实施方式提供一种可使耐受电压及可靠性提高的半导体装置。
实施方式的半导体装置包括：第一导电型的第一半导体层；第二导电型的第二半导体层，在所述第一半导体层上，设置在单元部与单元部的外侧设置着的终端部的交界；第二导电型的第三半导体层，在所述第一半导体层上，设置在所述终端部；第一绝缘层，在所述第一半导体层上，设置在所述第三半导体层与所述第二半导体层之间；第二绝缘层，在所述第一半导体层上，设置在相对于所述第三半导体层与所述第一绝缘层相反的侧；第一导电型的第四半导体层，设置在所述第一半导体层与所述第二绝缘层之间；层间绝缘膜，在所述第一半导体层上，与所述第二半导体层、所述第三半导体层、所述第一绝缘层及所述第二绝缘层相接而设置；以及多个场板电极，设置在所述层间绝缘膜内，与所述第一半导体层的距离彼此不同。
附图说明
图1(a)是例示第一实施方式的半导体装置的俯视图，图1(b)是第一实施方式的半导体装置的图1(a)的A-A'线的剖视图。
图2(a)～(c)是例示第一实施方式的半导体装置的制造方法的步骤剖视图，表示图1(a)的A-A'线的剖面。
图3(a)～(c)是例示第一实施方式的半导体装置的制造方法的步骤剖视图，表示图1(a)的A-A'线的剖面。
图4(a)～(c)是例示第一实施方式的半导体装置的制造方法的步骤剖视图，表示图1(a)的A-A'线的剖面。
图5是例示第一实施方式的比较例的半导体装置的相当于图1(a)的A-A'线的剖面的剖视图。
图6(a)是例示第一实施例的比较例的半导体装置的n型漂移层(driftlayer)为低比电阻的情况下的空乏层的扩展的图，图6(b)是例示第一实施例的比较例的半导体装置的n型漂移层为高比电阻的情况下的空乏层的扩展的图。
图7是第二实施方式的半导体装置的剖视图。
图8是第三实施方式的半导体装置的剖视图。
图9是第四实施方式的半导体装置的剖视图。
具体实施方式
以下，一面参照附图一面对本发明的实施方式进行说明。另外，实施方式中，使第一导电型为n型、并使第二导电型为p型而进行说明，也可将两者交换而实施。
首先，对第一实施方式的半导体装置进行说明。
图1(a)是例示本实施方式的半导体装置100的俯视图，图1(b)是图1(a)的A-A'线的剖视图。
如图1(a)所示，在半导体装置100上设置着单元(cell)部100a，在单元部100a的外侧，设置着第一终端部100b及第二终端部100c。即，单元部100a被第一终端部100b包围，进而第一终端部100b被第二终端部100c包围。
如图1(b)所示，在本实施方式的半导体装置100，设置着n型漂移层101(第一半导体层)，与n型漂移层101的上表面相接而设置着层间绝缘膜102。在n型漂移层101的与设置着层间绝缘膜102的面相反的侧，设置着p型集电极层103。在p型集电极层103下设置着集电极125。
另外，在本说明书中，将从n型漂移层101朝向层间绝缘膜102的方向设为“上”，将其相反方向设为“下”，但这只是为了方便，与重力的方向并无关系。
于n型漂移层101的上层部，设置着p型保护环层104、105(第二、三半导体层)、p型主体层106、绝缘层107(第二绝缘层)、绝缘层108(第一绝缘层)及n型区域109。p型保护环层105以横跨第一终端部100b与第二终端部100c的交界区域的方式设置，p型保护环层104以横跨单元部100a与第一终端部100b的交界区域的方式设置。p型主体层106在单元部100a上设置着多个。而且，p型保护环层104、105(第二、三半导体层)以分别与层间绝缘膜102的下表面相接的方式设置。而且，n型区域109设置在第二终端部100c的最外周部分，且与层间绝缘膜102的下表面相接。绝缘层107以位于p型保护环层105与n型区域109之间的方式设置在n型漂移层101上，且与层间绝缘膜102的下表面相接。而且，绝缘层107与p型保护环层105、及n型区域109隔离地设置。在绝缘层107的下表面的n型漂移层101内，设置着n型半导体层110。绝缘层108以位于p型保护环层105与p型保护环层104之间的方式设置在n型漂移层101上，且与层间绝缘膜102的下表面相接。而且，绝缘层108与p型保护环层105、及p型保护环层104隔离地设置。绝缘层108也可设置为与p型保护环层105相接。
关于栅极电极111，上端与层间绝缘膜102相接，下端位于n型漂移层101内，且设置在邻接的p型主体层106之间。而且，在单元部100a的最外周部分，栅极电极111以位于p型主体层106与p型保护环层104之间的方式设置。n型源极层112以分别相接的方式设置在p型主体层106的上部与栅极电极111的上部之间，也与层间绝缘膜102相接。另外，在栅极电极111与n型漂移层101、p型主体层106、n型源极层112、及层间绝缘膜102之间，设置着栅极绝缘膜126。
n型漂移层101例如由硅(Si)、碳化硅(SiC)或氮化镓(GaN)等形成。层间绝缘膜102例如由利用CVD(ChemicalVaporDeposition，化学气相沈积)或热氧化等形成的二氧化硅(SiO2)、PSG(PhosphorusSiliconGlass，磷硅玻璃)、BPSG(BoronPhosphorusSiliconGlass，硼磷硅玻璃)、TEOS(TetraEthylOrthoSilicate，正硅酸四乙酯)等形成。
场板电极113、114、115(第一场板电极)平坦地设置在层间绝缘膜102内。场板电极113、114、115与n型漂移层101隔离，且层间绝缘膜102的一部分介置于场板电极113、114、115与n型漂移层101之间。场板电极113位于第一终端部100b内，场板电极114位于第二终端部100c内，场板电极115位于第二终端部100c内。
从上方观察，场板电极113的内周侧的端部与p型保护环层104的外周侧的端部重叠，场板电极113的外周侧的端部与绝缘层108的内周侧的端部重叠。
而且，从上方观察，场板电极114的内周侧的端部与p型保护环层105的外周侧的端部重叠，场板电极114的外周侧的端部与绝缘层107的内周侧的端部重叠。
进而，而且，从上方观察，场板电极115的内周侧的端部与绝缘层107的外周侧的端部重叠，场板电极115的外周侧的端部与n型区域109的内周侧的端部重叠。
场板电极117、118、119(第二场板电极)平坦地设置在层间绝缘膜102内。场板电极117、118、119与n型漂移层101隔离，层间绝缘膜102的一部分介置于场板电极117、118、119与n型漂移层101之间。场板电极117位于第一终端部100b内，场板电极118及场板电极115位于第二终端部100c内。
从上方观察，场板电极117与绝缘层108的一部分或全部重叠，场板电极117的内周侧的端部与场板电极113的外周侧的端部重叠地设置。
而且，从上方观察，场板电极118与绝缘层107的一部分或全部重叠，场板电极118的内周侧的端部与场板电极114的外周侧的端部重叠。
进而，从上方观察，场板电极119与绝缘层107的一部分或全部重叠地设置，场板电极119的外周侧的端部与场板电极115的内周侧的端部重叠地设置。
场板电极121、122、123(第三场板电极)平坦地设置在层间绝缘膜102上。即，场板电极121、122、123隔着层间绝缘膜102而与n型漂移层101隔离。场板电极121位于第一终端部100b内，场板电极122位于第一终端部100b及第二终端部100c内，场板电极123位于第二终端部100c内。
从上方观察，场板电极121与p型保护环层104、场板电极113、114及绝缘层108重叠。
而且，从上方观察，场板电极122与p型保护环层105、场板电极114、118及绝缘层107的内周侧的一部分重叠。
进而，从上方观察，场板电极123与绝缘层107的外周侧的一部分、场板电极119、115及n型区域109重叠。
如果将场板电极113、114、115与n型漂移层101的最短距离设为a，将场板电极117、118、119与n型漂移层101的最短距离设为b，将场板电极121、122、123与n型漂移层101的最短距离设为c，则距离a短于距离b，距离b短于距离c。
场板电极113、114、115例如可使用多晶硅等。场板电极117、118、119、121、122、123例如可使用钨(W)、铜(Cu)、钼(Mo)、铝(Al)、钌(Ru)等低电阻的金属等。
在最接近单元部100a的第一终端部100b，p型保护环层104、场板电极113、117、121连接于发射极电位。而且，在第一终端部100b的最外周及第二终端部100c的内周部，p型保护环层105、场板电极114、118、122彼此连接。由此，场板电极114、118、122成为浮动状态。进而，在接近第二终端部100c的最外周部分的区域，n型区域109、场板电极115、119、123彼此连接，成为浮动状态。
发射电极124设置在单元部的层间绝缘膜102上。发射电极124与n型漂移层101隔离，层间绝缘膜102的一部分介置于发射电极124与n型漂移层101之间。从上方观察，发射电极124与各p型主体层106、栅极电极111及n型源极层112重叠。发射电极124连接于各p型主体层106及n型源极层112。
然后，对半导体装置100的制造方法进行说明。
图2(a)～图4(c)是例示第一实施方式的半导体装置100的制造方法的步骤剖视图，表示相当于图1(a)的A-A'线的剖面的剖面。
首先，如图2(a)所示，在n型漂移层101的上层部，将光阻剂等作为掩膜而将成为受体的杂质、例如硼(B)等选择性地离子布植及热扩散，由此形成p型保护环层104、105。p型保护环层104以横跨单元部100a与第一终端部100b的交界区域的方式形成，p型保护环层105以横跨第一终端部100b与第二终端部100c的交界区域的方式形成。
然后，如图2(b)所示，在n型漂移层101的上表面，形成例如2处槽部201、202。槽部201在p型保护环层104与p型保护环层105之间，与p型保护环层104和p型保护环层105隔离地形成。槽部202在p型保护环层105与下述的步骤中形成n型区域109的部分、即第二终端部100c的最外周部分之间，与p型保护环层105和形成n型区域109的部分隔离地形成。
然后，如图2(c)所示，利用包括光阻剂等的掩膜203覆盖n型漂移层101的上表面的形成着槽部202的区域以外的区域，并选择性地离子布植成为供体的杂质、例如磷(P)等。其后，将掩膜203去除。
另外，也可在选择性地形成槽部202之后，继续选择性地离子布植磷(P)等，之后形成槽部201。
由此，如图3(a)所示，在n型漂移层101中的槽部202的正下方区域形成n型半导体层110。然后，在槽部201及202内，利用CVD(ChemicalVaporDeposition)法等，堆积例如氧化硅，而形成绝缘层107、108。
然后，如图3(b)所示，在n型漂移层101的单元部100a，以任意的间隔形成多个沟槽204。在单元部100a上，最外周侧的至少一个沟槽204以贯通p型保护环层104的内周侧的端部，到达至n型漂移层101的方式形成。然后，在沟槽204的内面上，形成栅极绝缘膜126，在沟槽204的内部，埋入多晶硅，由此形成栅极电极111。
然后，使用热氧化法或CVD法等、或所述多个方法，形成较薄的层间绝缘膜102a，且在其上利用多晶硅的堆积等形成硅堆积膜。之后，在所需的位置以保留场板电极113、114、115的方式形成光阻剂等，并将其作为掩膜，利用RIE(ReactiveIonEtching，反应式离子蚀刻)法等选择性地将硅堆积膜去除。由此，在层间绝缘膜102a上形成场板电极113、114、115。
然后，如图3(c)所示，在沟槽204之间，形成p型主体层106。
例如，从上方观察，场板电极113形成于如下位置，该位置是如场板电极113的内周侧的端部与p型保护环层104的外周侧的端部重叠、场板电极113的外周侧的端部与绝缘层108的内周侧的端部重叠的位置。而且，从上方观察，场板电极114形成于如下位置，该位置是如场板电极114的内周侧的端部与p型保护环层105的外周侧的端部重叠、场板电极114的外周侧的端部与绝缘层107的内周侧的端部重叠的位置。此外，从上方观察，场板电极115以如下方式形成，即场板电极115的内周侧的端部与绝缘层107的外周侧的端部重叠，场板电极115的外周侧的端部与下述的步骤中形成于第二终端部100c的最外周部分的n型区域109重叠。
另外，p型主体层106也可在形成沟槽204之前形成。
然后，如图4(a)所示，选择性地离子布植成为供体的杂质、例如磷或砷(As)等，由此形成n型区域109及n型源极层112。例如，n型区域109形成于第二终端部100c的最外周部分，n型源极层112以与p型主体层106的上部和栅极绝缘膜126的上部相接的方式形成。
然后，利用CVD法等形成层间绝缘膜102b。将光阻剂等作为掩膜利用RIE法等形成：槽部205、206、207，其在后续步骤中成为场板电极117、118、119；贯通孔211、213、214，其将下述的步骤中形成的场板电极121、122、123与场板电极113、114、115加以连接；贯通孔210、212、215，其将场板电极121、122、123与p型保护环层104、105及n型区域109加以连接；及贯通孔208，其将下述的步骤中形成的发射电极124与p型主体层106加以连接。
例如，从上方观察，槽部205以与绝缘层108的一部分重叠、槽部205的内周侧的端部与场板电极113的外周侧的端部重叠的方式形成。而且，例如，从上方观察，槽部206以与绝缘层107的一部分重叠、槽部206的内周侧的端部与场板电极114的外周侧的端部重叠的方式形成。进而，例如，从上方观察，槽部207以与绝缘层107的一部分重叠、槽部207的外周侧的端部与场板电极115的外周侧的端部重叠的方式形成。此时，如果将场板电极113、114、115与n型漂移层101的最短距离设为a，将槽部205、206、207的底面与n型漂移层101的最短距离设为b，则距离a短于距离b。
而且，贯通孔208以如下方式形成多个，即相对于1个p型主体层106、1个贯通孔208从层间绝缘膜102b的上表面延伸。进而，贯通孔210以如下方式形成，即从层间绝缘膜102b的上表面延伸而到达至p型保护环层104的上表面。进而，贯通孔211以如下方式形成，即从层间绝缘膜102b的上表面延伸而到达至场板电极113的上表面。进而，贯通孔212以如下方式形成，即从层间绝缘层102b的上表面延伸而到达至p型保护环层105的上表面。进而，而且，贯通孔213以如下方式形成，即从层间绝缘膜102b的上表面延伸而到达至场板电极114的上表面。进而，而且，贯通孔214以如下方式形成，即从层间绝缘膜102b的上表面延伸而到达至场板电极115的上表面。进而，而且，贯通孔215以如下方式形成，即从层间绝缘膜102b的上表面延伸而到达至n型区域109的上表面。
然后，如图4(b)所示，向槽部205、206、207埋入低电阻的金属，并利用CMP(ChemicalMechanicalPolishing，化学机械研磨)法等进行平坦化，由此形成场板电极117、118、119。此时，也向各贯通孔埋入低电阻的金属。然后利用CVD法等形成层间绝缘膜102c。层间绝缘膜102包含层间绝缘膜102a、102b、102c。然后，将光阻剂等作为掩膜利用RIE法等形成贯通孔216、217、218。贯通孔216以从层间绝缘膜102的上表面延伸而到达至场板电极117的方式形成。而且，贯通孔217以从层间绝缘膜102的上表面延伸而到达至场板电极118的方式形成。进而，贯通孔119从层间绝缘膜102的上表面延伸。进而，而且，贯通孔208、210、211、212、213、214、215以到达至层间绝缘膜102c的上表面的方式伸长，且向已伸长的贯通孔内，埋入低电阻的金属。
然后，如图4(c)所示，利用溅镀法等堆积金属材料，将光阻剂等作为掩膜利用RIE法等选择性地进行蚀刻，由此形成场板电极121、122、123、及发射电极124。例如，从上方观察，场板电极121以与p型保护环层104、场板电极113、117及绝缘层108重叠的方式形成。而且，例如，从上方观察，场板电极122以与p型保护环层105、场板电极114、118重叠的方式形成，且以场板电极122的外周侧的端部与绝缘层107的内周侧的端部重叠的方式形成。进而，例如，从上方观察，场板电极123以与n型区域109、场板电极115、119重叠的方式形成，且以场板电极123的内周侧的端部与绝缘层107的外周侧的端部重叠的方式形成。进而，例如，从上方观察，发射电极124以与p型主体层106、栅极电极111重叠的方式形成。
由此，场板电极121经由贯通孔210内的金属材料而连接于p型保护环层104，经由贯通孔211内的金属材料而连接于场板电极113，经由贯通孔216内的金属材料而连接于场板电极117。场板电极122经由贯通孔212内的金属材料而连接于p型保护环层105，经由贯通孔213内的金属材料而连接于场板电极114，经由贯通孔217内的金属材料而连接于场板电极118。场板电极123经由贯通孔218内的金属材料而连接于场板电极119，经由贯通孔214内的金属材料而连接于场板电极115，经由贯通孔215内的金属材料而连接于n型区域109。发射电极124经由贯通孔108内的金属材料而连接于p型主体层106。
然后，如图1(b)所示，将n型漂移层101的下层部去除，薄层化为所需的厚度，进而在n型漂移层101的下表面离子布植成为受体的杂质、例如硼(B)等，由此形成p型集电极层103。在p型集电极层103的下方形成集电极125。
此处，存在与p型集电极层103一起也形成n型缓冲层(未图示)的情况。
以上，利用如图2(a)～图4(c)所示的步骤，制造半导体装置100。
所述中说明的制造方法只是一例，例如关于成膜方法，除CVD法以外，也可用能够控制原子层单体上的成长的ALD(AtomicLayerDeposition，原子层沈积)法或真空蒸镀法、涂布法、及喷雾法等进行实施。
然后，对本实施方式的作用进行说明。
根据本实施方式，如果对本实施方式的半导体装置100施加反向偏压的电压，以单元部100a的p型主体层106与n型漂移层101的pn接合界面、及第一终端部100b的连接于发射极电位的p型保护环层104与n型漂移层101的pn接合界面为起点而产生空乏层。该空乏层向连接于发射极电位的场板电极113的正下方、场板电极117的正下方、场板电极121的正下方的n型漂移层101扩展，而从单元部100a扩展至第一终端部100b。此外，该空乏层向处于第一终端部100b的外侧的第二终端部100c扩展，向处于浮动状态的p型保护环层105与n型漂移层101的pn接合界面、处于浮动状态的场板电极114、场板电极118、场板电极122正下方的n型漂移层101扩展，而从第一终端部100b扩展至第二终端部100c。
于此情况下，在单元部100a的外侧设置具有连接于发射极电位的场板的第一终端部100b、及具有处于浮动状态的场板的第二终端部100c，例如于第一终端部100b上，将场板电极113与n型漂移层101的距离a、场板电极117与n型漂移层101的距离b、场板电极121与n型漂移层101的距离c依序增厚，由此电位梯度变缓。而且，通过设置浓度高于n型漂移层101的n型半导体层110，可抑制反向偏压时的空乏层向最外周部的延伸，从而在元件的周缘部抑制元件破坏。
尤其是在n型漂移层101包括高比电阻晶圆、n型漂移层101的杂质浓度较低的情况下，施加反向偏压的电压时的空乏层的延伸变大。此时，假设不设置n型半导体层110，则存在如下情况，即，在场板电极局部缺失的第二终端部100c中，空乏层的延伸被促进，因空乏层到达至最外周部而引起元件破坏。与此相对，根据本实施方式，即便在使用高比电阻的晶圆作为n型漂移层101的情况下，通过设置杂质浓度高于n型漂移层101的n型半导体层110，也可抑制反向偏压时的空乏层向最外周部的延伸，从而抑制元件的周缘部的元件破坏。
如上所述，根据本实施方式，可在终端部获得更高的耐受电压。
而且，即便在使用高比电阻的晶圆作为n型漂移层101的情况下，通过设置浓度高于n型漂移层101的n型半导体层110，也可抑制反向偏压时的空乏层向最外周部的延伸，从而抑制元件的周缘部的元件破坏。
而且，在高耐受电压元件的情况下，在制造时等形成在元件表面的钝化膜或氧化膜与衬底界面等，聚集有外部电荷。因该外部电荷的影响，在接近衬底表面的区域中，容易产生空乏层的电场强度分布的变动。
因此，通过在绝缘层107下设置n型半导体层110，而使电场集中的位置从绝缘层107的下表面向n型半导体层110中移动，由此可抑制因聚集于钝化膜(未图示)或层间绝缘膜102与n型漂移层101之间的外部电荷的影响导致的耐受电压的变动。
进而，而且，通过设置场板电极115、场板电极119、场板电极123，可控制空乏层向外周方向延伸，从而抑制周缘部的元件破坏。即，可提高元件整体上的耐受电压。
在使场板不平坦而为阶梯状的情况下，存在容易引起阶差部上的绝缘层及场板膜的段割(stepcut)而无法电连接的可能性，因此需要以无段割的方式增厚绝缘层及场板膜。然而，通过设置多个平坦的场板，可不引起膜的段割而使绝缘层及场板膜薄膜化，从而可使元件整体的厚度变薄。而且，关于平坦的场板，由于每一场板的材料也可不同，所以可扩大材料选择的范围。
(第一实施方式的比较例)
然后对第一实施方式的比较例进行说明。
图5是例示本比较例的半导体装置的、图1(a)的A-A'线的剖视图。
如图5所示，在本比较例的半导体装置中，在绝缘层107下未设置n型半导体层。除不设置n型半导体层以外，与第一实施方式的半导体装置100相同。
图6(a)是相当于本比较例的半导体装置的n型漂移层、n型区域、设置在n型漂移层的上层部的绝缘层、p型保护环区域、栅极电极及p型主体层的剖面的剖面，是例示于n型漂移层为低比电阻的情况下，对半导体装置施加反向偏压的电压时的空乏层的扩展的图，图6(b)是相当于本比较例的半导体装置的n型漂移层、n型区域、设置在n型漂移层上层的绝缘层、p型保护环区域、栅极电极及p型主体层的剖面的剖面，是例示n型漂移层为高比电阻的情况下，对半导体装置施加反向偏压的电压时的空乏层的扩展的图。
如图6(a)及图6(b)所示，在施加反向偏压的电压时，n型漂移层101为高比电阻的情况比起为低比电阻的情况，空乏层更容易向外周部延伸。因此，在在本比较例的半导体装置中使用高比电阻的n型漂移层101的情况下，存在如下情况，即，空乏层到达至外周部，容易引起电场的集中，而导致耐受电压降低。而且，当空乏层过度延伸时，存在起因于最外周部的晶格缺陷等而产生元件破坏的可能性。
(第二实施方式)
然后对第二实施方式进行说明。
图7是例示第二实施方式的半导体装置的剖视图。
如图7所示，在本实施方式的半导体装置200中，在n型漂移层101与绝缘层108之间，设置着n型半导体层301。n型半导体层301的上表面与绝缘层108相接，且n型半导体层301的下表面及侧面与n型漂移层101相接。
除设置n型半导体层301以外，与第一实施方式所示的半导体装置相同。
然后，对本实施方式的效果进行说明。
根据本实施方式，也在绝缘层108的下表面设置n型半导体层301，由此即便在第一终端部100b中，也可抑制因外部电荷的影响导致的耐受电压的变动。
进而，可同时形成n型半导体层110与n型半导体层301。
(第三实施方式)
然后，对第三实施方式进行说明。
图8是例示第三实施方式的半导体装置的剖视图。
如图8所示，在本实施方式的半导体装置300中，在第二终端部100c的n型区域109与p型保护环层105之间，与n型区域109和p型保护环层105隔离地设置着较深的n型半导体层401。该n型半导体层401作为比第一实施方式中形成的n型半导体层110更广的扩散层而形成，且覆盖绝缘层107的整个下表面及整个侧面。
其他构成与第一实施方式所示的半导体装置相同。
然后，对本实施方式的效果进行说明。
于本实施方式中，首先，在比配置绝缘层107的区域更广的范围将n型半导体层401作为较深的扩散层而形成。然后，在n型半导体层401上形成绝缘层107。此时，由于n型半导体层401比配置绝缘层107的区域形成得更广，所以形成绝缘层107时的位置对准容易。
(第四实施方式)
然后，对第四实施方式进行说明。
图9是例示第四实施方式的半导体装置的剖视图。
如图9所示，在本实施方式的半导体装置400中，在第一终端部100b及第二终端部100c中，在n型漂移层101的上表面的大致整面设置着n型半导体层501及502。该n型半导体层501及502利用例如外延生长而形成。
其他构成与第一实施方式所示的半导体装置相同。
然后，对本实施方式的效果进行说明。
根据本实施方式，可于不在n型漂移层101上形成槽部的情况下形成n型半导体层501、502、第二绝缘层108。而且，也可于不在第二终端部100c上形成槽部的情况下形成绝缘层107。
而且，绝缘层107及绝缘层108向n型半导体层501及502上的配置也容易。
根据以上说明的实施方式，可实现具有耐受电压较高的终端结构的半导体装置。
虽已对本发明的几个实施方式进行了说明，但这些实施方式作为示例而提出，并非意欲限定发明的范围。这些新颖的实施方式能以其他各种形态实施，且可在不脱离发明主旨的范围内，进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其均等的范围内。

Claims (6)

1.一种半导体装置，其特征在于包括：
第一导电型的第一半导体层；
第二导电型的第二半导体层，在所述第一半导体层上，设置在单元部与单元部的外侧设置着的终端部的交界；
第二导电型的第三半导体层，在所述第一半导体层上，设置在所述终端部；
第一绝缘层，在所述第一半导体层上，设置在所述第三半导体层与所述第二半导体层之间；
第二绝缘层，在所述第一半导体层上，设置在相对于所述第三半导体层与所述第一绝缘层相反的侧；
第一导电型的第四半导体层，设置在所述第一半导体层与所述第二绝缘层之间；
层间绝缘膜，在所述第一半导体层上，与所述第二半导体层、所述第三半导体层、所述第一绝缘层及所述第二绝缘层相接而设置；以及
多个场板电极，设置在所述层间绝缘膜内，与所述第一半导体层的距离彼此不同。
2.根据权利要求1所述的半导体装置，其特征在于还包括：第一导电型的第五半导体层，设置在所述第一半导体层与所述第一绝缘层之间。
3.根据权利要求1所述的半导体装置，其特征在于：所述第四半导体层覆盖所述第二绝缘层的上表面以外的表面。
4.根据权利要求1所述的半导体装置，其特征在于还包括：第一导电型的第六半导体层，在所述第一半导体层上，设置在相对于所述第四半导体层与所述第三半导体层相反的侧。
5.一种半导体装置，其特征在于包括：
第一导电型的第一半导体层；
第二导电型的第二半导体层，在所述第一半导体层上，设置在单元部与单元部的外侧设置着的终端部的交界；
第二导电型的第三半导体层，在所述第一半导体层上，设置在所述终端部；
第一绝缘层，在所述第一半导体层上，设置在所述第三半导体层与所述第二半导体层之间；
第二绝缘层，在所述第一半导体层上，设置在相对于所述第三半导体层与所述第一绝缘层相反的侧；
第一导电型的第四半导体层，设置在所述第一半导体层与所述第二绝缘层之间；
第一导电型的第五半导体层，设置在所述第一半导体层与所述第一绝缘层之间；
层间绝缘膜，在所述第一半导体层上，与所述第二半导体层、所述第三半导体层、所述第四半导体层、所述第五半导体层、所述第一绝缘层及所述第二绝缘层相接而设置；以及
多个场板电极，设置在所述层间绝缘膜内，与所述第一半导体层的距离彼此不同。
6.根据权利要求5所述的半导体装置，其特征在于：所述第四半导体层及所述第五半导体层利用外延生长而形成。
CN201510098087.5A 2014-08-04 2015-03-05 半导体装置 Pending CN105321996A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-158930 2014-08-04
JP2014158930A JP2016035989A (ja) 2014-08-04 2014-08-04 半導体装置

Publications (1)

Publication Number Publication Date
CN105321996A true CN105321996A (zh) 2016-02-10

Family

ID=55180881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510098087.5A Pending CN105321996A (zh) 2014-08-04 2015-03-05 半导体装置

Country Status (5)

Country Link
US (1) US9324816B2 (zh)
JP (1) JP2016035989A (zh)
KR (1) KR20160016519A (zh)
CN (1) CN105321996A (zh)
TW (1) TW201607025A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109713032A (zh) * 2018-12-28 2019-05-03 电子科技大学 一种抗辐射半导体器件终端结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818862B2 (en) * 2016-01-05 2017-11-14 Nxp Usa, Inc. Semiconductor device with floating field plates
JP6730078B2 (ja) 2016-04-27 2020-07-29 ローム株式会社 半導体装置
JP2019054170A (ja) 2017-09-15 2019-04-04 株式会社東芝 半導体装置
JP7401416B2 (ja) * 2020-09-11 2023-12-19 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274904B1 (en) * 1998-09-02 2001-08-14 Siemens Aktiengesellschaft Edge structure and drift region for a semiconductor component and production method
JP2008227236A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
CN101859769A (zh) * 2009-04-06 2010-10-13 三菱电机株式会社 半导体装置及其制造方法
CN103681664A (zh) * 2012-09-20 2014-03-26 株式会社东芝 电力用半导体装置以及电力用半导体装置的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469664B2 (ja) 1994-12-14 2003-11-25 三洋電機株式会社 高耐圧半導体装置
DE19535322A1 (de) 1995-09-22 1997-03-27 Siemens Ag Anordnung mit einem pn-Übergang und einer Maßnahme zur Herabsetzung der Gefahr eines Durchbruchs des pn-Übergangs
DE10330571B8 (de) 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
JP4992269B2 (ja) 2006-03-30 2012-08-08 株式会社日立製作所 電力半導体装置
DE102007020658A1 (de) 2007-04-30 2008-11-06 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
JP6050563B2 (ja) * 2011-02-25 2016-12-21 富士通株式会社 化合物半導体装置及びその製造方法
JP2013038329A (ja) 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
US8901604B2 (en) * 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
JP2013149761A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置
JP6101183B2 (ja) * 2013-06-20 2017-03-22 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274904B1 (en) * 1998-09-02 2001-08-14 Siemens Aktiengesellschaft Edge structure and drift region for a semiconductor component and production method
JP2008227236A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
CN101859769A (zh) * 2009-04-06 2010-10-13 三菱电机株式会社 半导体装置及其制造方法
CN103681664A (zh) * 2012-09-20 2014-03-26 株式会社东芝 电力用半导体装置以及电力用半导体装置的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109713032A (zh) * 2018-12-28 2019-05-03 电子科技大学 一种抗辐射半导体器件终端结构

Also Published As

Publication number Publication date
US20160035840A1 (en) 2016-02-04
TW201607025A (zh) 2016-02-16
US9324816B2 (en) 2016-04-26
JP2016035989A (ja) 2016-03-17
KR20160016519A (ko) 2016-02-15

Similar Documents

Publication Publication Date Title
CN103579339B (zh) 半导体器件
US9111770B2 (en) Power semiconductor device and fabrication method thereof
CN104241347B (zh) 半导体装置
JP4883099B2 (ja) 半導体装置及び半導体装置の製造方法
JP5671966B2 (ja) 半導体装置の製造方法および半導体装置
JP5298565B2 (ja) 半導体装置およびその製造方法
CN105321996A (zh) 半导体装置
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
US20170338301A1 (en) Edge termination designs for super junction device
JP6569216B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
JP2017152489A (ja) 化合物半導体装置およびその製造方法
KR101710815B1 (ko) 반도체 디바이스의 제조 방법
US20140147985A1 (en) Methods for the fabrication of semiconductor devices including sub-isolation buried layers
CN102790078A (zh) 半导体装置及半导体装置的制造方法
TWI644428B (zh) Vdmos及其製造方法
CN113725299B (zh) 一种无结型自耗尽晶体管及其制备方法
JP2007053226A (ja) 半導体装置およびその製造方法
CN205376537U (zh) 改善反向恢复特性及雪崩能力的超结mos器件
KR101463078B1 (ko) 쇼트키 배리어 다이오드 및 그의 제조 방법
CN207781611U (zh) 功率半导体器件
CN115148796A (zh) 分离栅结构的半导体器件及其制造方法
CN208173597U (zh) 一种超低正向压降的Trench肖特基器件
CN207781614U (zh) 功率半导体器件
KR101893673B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
CN201629337U (zh) 一种沟槽型半导体整流器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160210

WD01 Invention patent application deemed withdrawn after publication