CN110534475A - 一种阵列基板及其制作方法、显示面板 - Google Patents

一种阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN110534475A
CN110534475A CN201910766043.3A CN201910766043A CN110534475A CN 110534475 A CN110534475 A CN 110534475A CN 201910766043 A CN201910766043 A CN 201910766043A CN 110534475 A CN110534475 A CN 110534475A
Authority
CN
China
Prior art keywords
layer
opening
inoranic membrane
membrane group
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910766043.3A
Other languages
English (en)
Inventor
马伟欣
陈彩琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910766043.3A priority Critical patent/CN110534475A/zh
Priority to PCT/CN2019/115346 priority patent/WO2021031358A1/zh
Priority to US16/769,306 priority patent/US11349108B2/en
Publication of CN110534475A publication Critical patent/CN110534475A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及一种阵列基板及其制作方法、显示面板，该阵列基板的制作方法包括：提供基底，基底包括显示区域以及位于显示区域周边的非显示区域；在基底上形成无机膜组层；在无机膜组层上制作开口，并形成图案化的源漏极层，开口位于非显示区域，源漏极层不覆盖且不填充开口；在无机膜组层上形成有机平坦层，有机平坦层覆盖源漏极层，且填充并覆盖开口。通过这种方式，在位于非显示区域的无机膜组层上制作开口，并在后续平坦层制作工艺中填充开口，减少了采用有机材料填充开口的工艺，进而节省了该工艺的掩膜版，有利于降低成本。

Description

一种阵列基板及其制作方法、显示面板
【技术领域】
本申请涉及显示技术领域，具体涉及一种阵列基板及其制作方法、显示面板。
【背景技术】
有源矩阵有机发光二极体(Active-matrix organic light emitting diode，简称AMOLED)面板因其高对比度、广色域、低功耗、可折叠等特性，逐渐成为新一代显示技术。
目前，柔性AMOLED的阵列基板制程包括10～12道工艺，比刚性AMOLED的阵列基板制程多出2～3道工艺。其中，这多出的工艺主要是对位于非显示弯折区上的应力较差、以及柔韧性不好的无机膜层进行刻蚀挖孔，并采用柔韧性较好的有机材料填充，以提高非显示弯折区的弯曲性能。
但是，上述柔性AMOLED的阵列基板制程存在工艺步骤多、以及成本高的问题。
【发明内容】
本申请的目的在于提供一种阵列基板及其制作方法、显示面板，以减少阵列基板的制程工艺，并降低成本。
为了解决上述问题，本申请实施例提供了一种阵列基板的制作方法，该阵列基板的制作方法包括：提供基底，基底包括显示区域以及位于显示区域周边的非显示区域；在基底上形成无机膜组层；在无机膜组层上制作开口，并形成图案化的源漏极层，开口位于非显示区域，源漏极层不覆盖且不填充开口；在无机膜组层上形成有机平坦层，有机平坦层覆盖源漏极层，且填充并覆盖开口。
其中，在无机膜组层上制作开口，并形成图案化的源漏极层步骤，具体包括：在无机膜组层上形成图案化的源漏极层；在无机膜组层未被源漏极层覆盖的区域上制作开口，开口位于非显示区域。
其中，开口包括在基底上层叠连通的第一孔和第二孔，在无机膜组层上制作开口的步骤，具体包括：通过曝光、刻蚀，在无机膜组层上制作具有第一预设深度的第一孔；通过曝光、刻蚀，经由第一孔，沿靠近基底的方向在无机膜组层上制作具有第二预设深度的第二孔，第二预设深度与第一预设深度之和等于无机膜组层的厚度。
其中，无机膜组层包括依次远离基底的缓冲层、第一栅绝缘层、第二栅绝缘层、以及层间介质层，在基底上形成无机膜组层的步骤，具体包括：在基底上沉积缓冲层；在缓冲层上沉积第一栅绝缘层；在第一栅绝缘层上沉积第二栅绝缘层；在第二栅绝缘层上沉积层间介质层。
其中，在基底上沉积缓冲层的步骤之后，还包括：在缓冲层上形成低温多晶硅层，低温多晶硅层位于显示区域，且第一栅绝缘层覆盖低温多晶硅层；在缓冲层上沉积第一栅绝缘层的步骤之后，还包括：在第一栅绝缘层上形成第一金属层，第一金属层位于显示区域，且第二栅绝缘层覆盖第一金属层；在第一栅绝缘层上沉积第二栅绝缘层的步骤之后，还包括：在第二栅绝缘层上形成第二金属层，第二金属层位于显示区域，且层间介质层覆盖第二金属层。
为了解决上述问题，本申请实施例还提供了一种阵列基板，该阵列基板包括：基底，基底包括显示区域以及位于显示区域周边的非显示区域；位于基底上的无机膜组层，无机膜组层上开设有开口，开口位于非显示区域；位于无机膜组层上的图案化的源漏极层，源漏极层不覆盖且不填充开口；位于无机膜层上的有机平坦层，有机平坦层覆盖源漏极层，且填充并覆盖开口。
其中，非显示区域包括弯折区以及位于弯折区侧边的非弯折区，开口位于弯折区，且为多个。
其中，多个开口在弯折区上呈阵列分布。
其中，开口为凹槽或通孔。
为了解决上述问题，本申请实施例还提供了一种显示面板，该显示面板包括上述任一项的阵列基板。
本申请的有益效果是：区别于现有技术，本申请提供的阵列基板的制作方法，通过在位于非显示区域的无机膜组层上制作开口，并在后续平坦层制作工艺中填充开口，减少了采用有机材料填充开口的工艺，进而节省了该工艺的掩膜版，有利于降低成本。
【附图说明】
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的制作方法的流程示意图；
图2是图1中S12的流程示意图；
图3是本申请实施例提供的阵列基板的制作方法的另一流程示意图；
图4是本申请实施例提供的阵列基板的俯视结构示意图；
图5是沿图4中的线O-O’截取的横截面结构示意图；
图6是本申请实施例提供的阵列基板的另一结构示意图；
图7是本申请实施例提供的阵列基板的另一俯视结构示意图；
图8是图7中无机膜组层的结构示意图；
图9是本申请实施例提供的显示面板的结构示意图。
【具体实施方式】
下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
目前，柔性AMOLED的阵列基板制程存在工艺步骤多、以及成本高的问题。为了解决上述技术问题，本申请采用的技术方案是提供一种阵列基板的制作方法，以减少阵列基板的制程工艺，并降低成本。
请参阅图1，图1是本申请实施例提供的阵列基板的制作方法的流程示意图，该阵列基板的制作方法具体流程可以如下：
S11：提供基底，基底包括显示区域以及位于显示区域周边的非显示区域。
其中，基底为柔性基底，且其材质可以为聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚醚砜基板等有机聚合物中的一种。
S12：在基底上形成无机膜组层。
其中，无机膜组层可以包括依次远离基底的缓冲层、第一栅绝缘层、第二栅绝缘层、以及层间介质层。具体地，如图2所示，S12可以包括：
S121：在基底上沉积缓冲层。
其中，缓冲层的材质可以为SiNx、SiOx或者其他适合的材料。例如，S12可以具体包括：利用化学气相沉积工艺，在基板上依次形成氮化硅层和氧化硅层。
S122：在缓冲层上沉积第一栅绝缘层。
例如，利用化学气相沉积工艺，在缓冲层上形成第一栅绝缘层。其中，第一栅绝缘层的材质可以为SiOx。
S123：在第一栅绝缘层上沉积第二栅绝缘层。
例如，利用化学气相沉积工艺，在第一栅绝缘层上形成第二栅绝缘层。其中，第二栅绝缘层的材质可以为SiNx。
S124：在第二栅绝缘层上沉积层间介质层。
例如，利用化学气相沉积工艺，在第二栅绝缘层上形成层间介电层。其中，层间介电层的材质可以为SiNx和SiOx中的一种或两种。
在一个具体实施例中，在S121之后以及S122之前，还可以包括：
步骤A：在缓冲层上形成低温多晶硅层，低温多晶硅层位于显示区域，且第一栅绝缘层覆盖低温多晶硅层。
例如，步骤A可以具体包括：在显示区域，利用化学气相沉积工艺在缓冲层上形成非晶硅层，然后采用准分子镭射退火工艺对该非晶硅层进行处理，以形成对应的低温多晶硅层。
在S122之后以及S123之前，还可以包括：
步骤B：在第一栅绝缘层上形成第一金属层，第一金属层位于显示区域，且第二栅绝缘层覆盖第一金属层。
其中，第一金属层可以为图案化的栅极层，包括阵列基板中薄膜晶体管的栅极、以及存储电容的下电极。具体地，步骤B可以具体包括：在显示区域，利用物理气相沉积工艺在第一栅绝缘层上铺设第一金属材料层，然后通过曝光、蚀刻工艺将该第一金属材料层图形化，以得到图案化的栅极层。其中，第一金属层的材质可以为钼。
在S123之后以及S124之前，还可以包括：
步骤C：在第二栅绝缘层上形成第二金属层，第二金属层位于显示区域，且层间介质层覆盖第二金属层。
其中，第二金属层包括阵列基板中存储电容的上电极，该上电极与上述第一金属层中的下电极共同构成阵列基板中的存储电容。具体地，步骤C可以具体包括：在显示区域，利用物理气相沉积工艺在第二栅绝缘层上铺设第二金属材料层，然后通过曝光、蚀刻工艺将该第二金属材料层图形化，以得到第二金属层。其中，第二金属层的材质可以为钼。
S13：在无机膜组层上制作开口，并形成图案化的源漏极层，开口位于非显示区域，源漏极层不覆盖且不填充开口。
其中，如图3所示，S13可以具体包括：
S131：在无机膜组层上形成图案化的源漏极层。
在本实施例中，源漏极层包括多条间隔设置的导线，且该导线横跨显示区域和非显示区域，一端与位于显示区域的像素单元连接，另一端与位于非显示区域的驱动器接口连接。
具体地，S131可以包括：利用物理气相沉积工艺在无机膜组层上铺设源漏极材料层，然后通过曝光、蚀刻工艺将该源漏极材料层图形化，以得到图案化的源漏极层。其中，源漏极层的材质可以为铝、铜、银等金属材料。
S132：在无机膜组层未被源漏极层覆盖的区域上制作开口，开口位于非显示区域。
在本实施例中，非显示区域可以包括弯折区以及位于弯折区侧边的非弯折区，具体地，阵列基板可在弯折区发生弯折，以将位于非弯折区的驱动器接口折叠至阵列基板的非发光面，进而实现显示面板的窄边框化。
进一步地，为了提高弯折区的弯折性能，可以对位于弯折区上的无机膜组层进行刻蚀挖孔。例如，S132可以具体包括：对位于弯折区上的无机膜组层的预设位置进行刻蚀，以形成开口，其中，预设位置位于无机膜组层未被源漏极层覆盖的区域。
在一些实施例中，开口的数量可以为多个，且该多个开口可以在弯折区上均匀分布，或者呈阵列分布，以保证弯折区的易弯折性。
在本实施例中，开口可以为凹槽或通孔。当开口为通孔时，开口可以包括在基底上层叠连通的第一孔和第二孔，且该第一孔和第二孔经过两次刻蚀工艺形成，以减小单次刻蚀工艺中需要涂布的光刻胶的厚度，进而减小单次刻蚀工艺中曝光机的能量消耗，有利于降低设备成本。具体地，S132可以包括：
子步骤D：通过曝光、刻蚀，在无机膜组层上制作具有第一预设深度的第一孔。
其中，第一预设深度可以为无机膜组层的厚度的0.3～0.5。例如，若无机膜组层的厚度为1.5μm，则第一预设深度可以为0.45～0.75μm。
具体地，子步骤D可以具体包括：在无机膜组层上涂布具有第一预设厚度的光刻胶；对涂布有光刻胶的无机膜组层进行曝光、显影、以及刻蚀，以形成具有第一预设深度的第一孔，其中，第一预设深度与第一预设厚度对应的值相等。
子步骤E：通过曝光、刻蚀，经由第一孔，沿靠近基底的方向在无机膜组层上制作具有第二预设深度的第二孔，第二预设深度与第一预设深度之和等于无机膜组层的厚度。
其中，第二预设深度等于无机膜组层的厚度与第一预设深度之差。例如，无机膜组层的厚度为1.5μm，第一预设深度为0.45～0.75μm，则第二预设深度可以为0.75～1.05μm。
具体地，子步骤E可以具体包括：在形成有第一孔的无机膜组层上涂布具有第二预设厚度的光刻胶；对涂布有光刻胶的无机膜组层进行曝光、显影、以及刻蚀，以形成具有第二预设深度的第二孔，其中，第二预设深度与第二预设厚度对应的值相等。
值得注意的是，在一些实施例中，还可以先在无机膜组层上制作开口，然后再在无机膜组层上形成图案化的源漏极层，也即，S13可以具体包括：在无机膜组层的非显示区域上制作开口；在无机膜组层除开口以外的区域上形成图案化的源漏极层。并且，具体的实施方式可以参考上述子步骤D和子步骤E，故在此不再赘述。
S14：在无机膜组层上形成有机平坦层，有机平坦层覆盖源漏极层，且填充并覆盖开口。
例如，利用化学气相沉积工艺，在无机膜组层上沉积有机平坦层。其中，有机平坦层的材质可以为聚酰亚胺系树脂、环氧系树脂或亚克力系树脂等有机绝缘材料。
区别于现有技术，本实施例中的阵列基板的制作方法，通过在位于非显示区域的无机膜组层上制作开口，并在后续平坦层制作工艺中填充开口，减少了采用有机材料填充开口的工艺，进而节省了该工艺的掩膜版，有利于降低成本。
请参阅图4和图5，图4是本申请实施例提供的阵列基板的俯视结构示意图，图5是沿图4中的线O-O’截取的横截面结构示意图。如图4和图5所示，该阵列基板40包括基底41、以及在基底41上依次设置的无机膜组层42、图案化的源漏极层43、以及有机平坦层44。其中，基底41包括显示区域C1以及位于显示区域C1周边的非显示区域C2，无机膜组层42上开设有开口421，开口421位于非显示区域C2，源漏极层43不覆盖且不填充开口421，有机平坦层44覆盖源漏极层43，且填充并覆盖开口421。
其中，基底41为柔性基底，且其材质可以为聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚醚砜基板等有机聚合物中的一种。有机平坦层44的材质可以为聚酰亚胺系树脂、环氧系树脂或亚克力系树脂等有机绝缘材料。
具体地，如图6所示，无机膜组层42可以包括依次远离基底41的缓冲层422、第一栅绝缘层423、第二栅绝缘层424和层间介质层425。其中，缓冲层422的材质可以为SiNx、SiOx或者其他适合的材料，第一栅绝缘层423的材质可以为SiOx，第二栅绝缘层424的材质可以为SiNx，层间介电层424的材质可以为SiNx和SiOx中的一种或两种。
请继续参阅图6，阵列基板40还可以包括依次远离基底41的低温多晶硅层45、第一金属层46和第二金属层47。其中，低温多晶硅层45、第一金属层46和第二金属层47均位于显示区域，且低温对晶硅层45位于缓冲层422和第一栅绝缘层423之间，第一金属层46位于第一栅绝缘层423和第二栅绝缘层424之间，第二金属层47位于第二栅绝缘层424和层间介质层425之间。具体地，第一金属层46可以为图案化的栅极层，且其包括阵列基板40中薄膜晶体管的栅极、以及存储电容的下电极，第二金属层47可以包括阵列基板40中存储电容的上电极，且该上电极与上述第一金属层46中的下电极共同构成阵列基板40中的存储电容。
在本实施例中，图案化的源漏极层43可以包括多条间隔设置的导线，且该导线横跨显示区域C1和非显示区域C2，一端与位于显示区域C1的像素单元(图中未示出)连接，另一端与位于非显示区域C2的驱动器接口(图中未示出)连接。其中，源漏极层43的材质可以为铝、铜、银等金属材料。
具体地，如图7所示，非显示区域C2可以包括弯折区W1以及位于弯折区W1侧边的非弯折区W2，具体地，阵列基板40可在弯折区W1发生弯折，以将位于非弯折区W2的驱动器接口(图中未示出)折叠至阵列基板40的非发光面，进而实现显示面板的窄边框化。
进一步地，如图8所示，为了提高弯折区W1的弯折性能，可以对位于弯折区W1上的无机膜组层42进行刻蚀挖孔，以在无机膜组层42未被源漏极层覆盖的区域上形成开口421。具体地，开口421的数量可以为多个，且该多个开口421可以在弯折区W1上均匀分布，或者呈阵列分布，以保证弯折区W1的易弯折性。
在本实施例中，开口421可以为凹槽或通孔。请继续参阅图6，当开口421为通孔时，开口421可以包括在基底41上层叠连通的第一孔4211和第二孔4212，且该第一孔4211和第二孔4212经过两次刻蚀工艺形成，以减小单次刻蚀工艺中需要涂布的光刻胶的厚度，进而减小单次刻蚀工艺中曝光机的能量消耗，有利于降低设备成本。
具体地，第一孔4211位于第二孔4212上，第一孔4211的深度可以为无机膜组层42的厚度的0.3～0.5，例如，若无机膜组层42的厚度为1.5μm，则第一孔4211的深度可以为0.45～0.75μm，第二孔4212的深度等于无机膜组层42的厚度与第一孔4211的深度之差，例如，无机膜组层42的厚度为1.5μm，第一孔4211的深度为0.45～0.75μm，则第二孔4212的深度可以为0.75～1.05μm。
区别于现有技术，本申请提供的阵列基板，通过在位于非显示区域的无机膜组层上制作开口，并在后续平坦层制作工艺中填充开口，减少了采用有机材料填充开口的工艺，进而节省了该工艺的掩膜版，有利于降低成本。
请参阅图9，图9是本申请实施例提供的显示面板的结构示意图。如图9所示，该显示面板80包括上述任一实施例的阵列基板81。
其中，阵列基板81包括基底、以及在基底上依次设置的无机膜组层、图案化的源漏极层、以及有机平坦层。其中，基底包括显示区域以及位于显示区域周边的非显示区域，无机膜组层上开设有开口，开口位于非显示区域，源漏极层不覆盖且不填充开口，有机平坦层覆盖源漏极层，且填充并覆盖开口。
区别于现有技术，本实施例中的显示面板，通过在位于非显示区域的无机膜组层上制作开口，并在后续平坦层制作工艺中填充开口，减少了采用有机材料填充开口的工艺，进而节省了该工艺的掩膜版，有利于降低成本。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
提供基底，所述基底包括显示区域以及位于所述显示区域周边的非显示区域；
在所述基底上形成无机膜组层；
在所述无机膜组层上制作开口，并形成图案化的源漏极层，所述开口位于所述非显示区域，所述源漏极层不覆盖且不填充所述开口；
在所述无机膜组层上形成有机平坦层，所述有机平坦层覆盖所述源漏极层，且填充并覆盖所述开口。
2.根据权利要求1所述的制作方法，其特征在于，在所述无机膜组层上制作开口，并形成图案化的源漏极层步骤，具体包括：
在所述无机膜组层上形成图案化的源漏极层；
在所述无机膜组层未被所述源漏极层覆盖的区域上制作开口，所述开口位于所述非显示区域。
3.根据权利要求1所述的制作方法，其特征在于，所述开口包括在所述基底上层叠连通的第一孔和第二孔，在所述无机膜组层上制作开口的步骤，具体包括：
通过曝光、刻蚀，在所述无机膜组层上制作具有第一预设深度的所述第一孔；
通过曝光、刻蚀，经由所述第一孔，沿靠近所述基底的方向在所述无机膜组层上制作具有第二预设深度的所述第二孔，所述第二预设深度与所述第一预设深度之和等于所述无机膜组层的厚度。
4.根据权利要求1所述的制作方法，其特征在于，所述无机膜组层包括依次远离所述基底的缓冲层、第一栅绝缘层、第二栅绝缘层、以及层间介质层，在所述基底上形成无机膜组层的步骤，具体包括：
在所述基底上沉积缓冲层；
在所述缓冲层上沉积第一栅绝缘层；
在所述第一栅绝缘层上沉积第二栅绝缘层；
在所述第二栅绝缘层上沉积层间介质层。
5.根据权利要求4所述的制作方法，其特征在于，在所述基底上沉积缓冲层的步骤之后，还包括：
在所述缓冲层上形成低温多晶硅层，所述低温多晶硅层位于所述显示区域，且所述第一栅绝缘层覆盖所述低温多晶硅层；
在所述缓冲层上沉积第一栅绝缘层的步骤之后，还包括：
在所述第一栅绝缘层上形成第一金属层，所述第一金属层位于所述显示区域，且所述第二栅绝缘层覆盖所述第一金属层；
在所述第一栅绝缘层上沉积第二栅绝缘层的步骤之后，还包括：
在所述第二栅绝缘层上形成第二金属层，所述第二金属层位于所述显示区域，且所述层间介质层覆盖所述第二金属层。
6.一种阵列基板，其特征在于，包括：
基底，所述基底包括显示区域以及位于所述显示区域周边的非显示区域；
位于所述基底上的无机膜组层，所述无机膜组层上开设有开口，所述开口位于所述非显示区域；
位于所述无机膜组层上的图案化的源漏极层，所述源漏极层不覆盖且不填充所述开口；
位于所述无机膜层上的有机平坦层，所述有机平坦层覆盖所述源漏极层，且填充并覆盖所述开口。
7.根据权利要求6所述的阵列基板，其特征在于，所述非显示区域包括弯折区以及位于所述弯折区侧边的非弯折区，所述开口位于所述弯折区，且为多个。
8.根据权利要求7所述的阵列基板，其特征在于，所述多个开口在所述弯折区上呈阵列分布。
9.根据权利要求6所述的阵列基板，其特征在于，所述开口为凹槽或通孔。
10.一种显示面板，其特征在于，包括如权利要求6-9任一项所述的阵列基板。
CN201910766043.3A 2019-08-19 2019-08-19 一种阵列基板及其制作方法、显示面板 Pending CN110534475A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910766043.3A CN110534475A (zh) 2019-08-19 2019-08-19 一种阵列基板及其制作方法、显示面板
PCT/CN2019/115346 WO2021031358A1 (zh) 2019-08-19 2019-11-04 一种阵列基板及其制作方法、显示面板
US16/769,306 US11349108B2 (en) 2019-08-19 2019-11-04 Array substrate and manufacturing method thereof, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910766043.3A CN110534475A (zh) 2019-08-19 2019-08-19 一种阵列基板及其制作方法、显示面板

Publications (1)

Publication Number Publication Date
CN110534475A true CN110534475A (zh) 2019-12-03

Family

ID=68663677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910766043.3A Pending CN110534475A (zh) 2019-08-19 2019-08-19 一种阵列基板及其制作方法、显示面板

Country Status (3)

Country Link
US (1) US11349108B2 (zh)
CN (1) CN110534475A (zh)
WO (1) WO2021031358A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627386A (zh) * 2020-06-10 2020-09-04 武汉华星光电半导体显示技术有限公司 一种oled显示面板及显示装置
CN111682028A (zh) * 2020-06-11 2020-09-18 合肥维信诺科技有限公司 阵列基板及其制备方法、柔性显示面板
CN112242098A (zh) * 2020-10-14 2021-01-19 Tcl华星光电技术有限公司 基板及其制备方法、显示面板
CN114171539A (zh) * 2021-12-07 2022-03-11 深圳市华星光电半导体显示技术有限公司 一种阵列基板及阵列基板制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192983B (zh) * 2021-04-19 2022-12-06 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658333A (zh) * 2017-10-31 2018-02-02 京东方科技集团股份有限公司 一种柔性显示面板及其制造方法、柔性显示装置
CN108550612A (zh) * 2018-05-29 2018-09-18 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN109659322A (zh) * 2018-12-17 2019-04-19 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601133B (zh) * 2017-02-28 2020-04-14 京东方科技集团股份有限公司 一种柔性显示面板、其制作方法及显示装置
KR102333671B1 (ko) * 2017-05-29 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN107424957B (zh) * 2017-06-16 2020-01-31 武汉华星光电半导体显示技术有限公司 柔性tft基板的制作方法
KR102370406B1 (ko) * 2017-07-10 2022-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102416038B1 (ko) * 2017-11-30 2022-07-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
CN112820766B (zh) * 2018-03-28 2024-07-09 上海天马微电子有限公司 一种柔性显示面板及显示装置
KR102640726B1 (ko) * 2018-04-18 2024-02-27 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658333A (zh) * 2017-10-31 2018-02-02 京东方科技集团股份有限公司 一种柔性显示面板及其制造方法、柔性显示装置
CN108550612A (zh) * 2018-05-29 2018-09-18 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN109659322A (zh) * 2018-12-17 2019-04-19 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627386A (zh) * 2020-06-10 2020-09-04 武汉华星光电半导体显示技术有限公司 一种oled显示面板及显示装置
CN111682028A (zh) * 2020-06-11 2020-09-18 合肥维信诺科技有限公司 阵列基板及其制备方法、柔性显示面板
CN112242098A (zh) * 2020-10-14 2021-01-19 Tcl华星光电技术有限公司 基板及其制备方法、显示面板
CN112242098B (zh) * 2020-10-14 2022-08-05 Tcl华星光电技术有限公司 基板及其制备方法、显示面板
CN114171539A (zh) * 2021-12-07 2022-03-11 深圳市华星光电半导体显示技术有限公司 一种阵列基板及阵列基板制作方法

Also Published As

Publication number Publication date
US11349108B2 (en) 2022-05-31
US20210083232A1 (en) 2021-03-18
WO2021031358A1 (zh) 2021-02-25

Similar Documents

Publication Publication Date Title
CN110534475A (zh) 一种阵列基板及其制作方法、显示面板
US10714624B2 (en) Thin-film transistor fabrication method for reducing size of thin-film transistor and pixel area
CN110082977B (zh) 一种tft阵列基板及显示面板
CN103489876B (zh) 一种阵列基板及其制备方法、显示装置
US20210210528A1 (en) Thin film transistor, manufacturing method thereof, array substrate, and display panel
US10347660B2 (en) Array substrate and manufacturing method thereof
TW201013279A (en) Liquid crystal display and method of manufacturing the same
KR20080034301A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
WO2018209761A1 (zh) 阵列基板及其制造方法、液晶显示面板
CN103515375B (zh) 阵列基板及其制造方法、以及显示装置
CN109671722B (zh) 有机发光二极管阵列基板及其制造方法
CN104867877A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN110233155A (zh) 一种阵列基板及其制作方法、显示面板
TW200818399A (en) Thin film transistor substrate, manufacturing method of thin film transistor, and display device
CN102254861B (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
CN109755260A (zh) 一种显示面板、显示面板的制造方法和显示装置
CN110061013A (zh) 阵列基板及其制备方法
CN100530551C (zh) 薄膜晶体管制造方法及其栅极制造方法
CN109037241A (zh) Ltps阵列基板及其制造方法、显示面板
US9515101B2 (en) Array substrate and method for manufacturing the same, and display device
CN111446261A (zh) 一种显示面板及其制备方法、显示装置
KR20070104090A (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR20020054848A (ko) 액정표시장치의 제조방법
US20080231782A1 (en) Pixel structure and manufacturing method thereof
US11705464B1 (en) Display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191203

RJ01 Rejection of invention patent application after publication