CN110491340B - 微显示像素装置、微显示装置及补偿方法 - Google Patents

微显示像素装置、微显示装置及补偿方法 Download PDF

Info

Publication number
CN110491340B
CN110491340B CN201910679321.1A CN201910679321A CN110491340B CN 110491340 B CN110491340 B CN 110491340B CN 201910679321 A CN201910679321 A CN 201910679321A CN 110491340 B CN110491340 B CN 110491340B
Authority
CN
China
Prior art keywords
coupled
transistor
pole
light emitting
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910679321.1A
Other languages
English (en)
Other versions
CN110491340A (zh
Inventor
张敏
曾韦玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN201910679321.1A priority Critical patent/CN110491340B/zh
Publication of CN110491340A publication Critical patent/CN110491340A/zh
Application granted granted Critical
Publication of CN110491340B publication Critical patent/CN110491340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及一种微显示像素装置，包括：发光器件；显示驱动模块，其耦合到所述发光器件，配置为接收扫描信号和数据信号以及驱动所述发光器件，其至少包括耦合到所述发光器件的驱动晶体管；以及反馈补偿模块，其耦合到所述发光器件和所述显示驱动模块，配置为通过电容耦合对所述驱动模块进行反馈补偿，其至少包括耦合到所述驱动晶体管控制极的第一存储电容。本发明还涉及一种微显示装置和一种微显示像素装置的补偿方法。

Description

微显示像素装置、微显示装置及补偿方法
技术领域
本发明涉及一种电路，特别地涉及一种微显示像素电路。
背景技术
微显示装置由于其体积小，便于携带等特点，成为目前显示研究领域的一个热点问题。但是由于微显示装置显示面积小，距离使用者眼睛非常近，为了达到与大屏显示的同等分辨率，在微显示装置中单个像素的面积的尺寸就非常小，只有几百微米。因此在微显示装置的单个像素电路中的存储电容也非常小，一般只在fF级别。由于像素电路中开关晶体管漏电流的存在，使得在一帧时间内存储电容的电压变化幅度会过大，由于发光器件在存储电容电压变化的情况下发光，因此存储电容上的电压如果变化过大的话会影响显示面板的正常显示。传统常用的方法是通过提取发光器件例如OLED两端的电压，通过反馈补偿存储电容中电荷的变化，但这样做会使得像素电路的驱动晶体管产生的电流在一定程度上受到发光器件例如OLED老化的影响。
发明内容
针对现有技术中存在的技术问题，本发明提出了一种微显示像素装置采用电容耦合作用来补偿存储电容的电荷的变化，进而减小晶体管漏电流对像素电路的影响。
本发明技术方案如下：一种微显示像素装置，包括：发光器件；显示驱动模块，其耦合到所述发光器件，配置为接收扫描信号和数据信号以及驱动所述发光器件，其至少包括耦合到所述发光器件的第一驱动晶体管；以及反馈补偿模块，其至少一个输入端和输出端都耦合到所述第一驱动晶体管的控制极，配置为通过电容耦合对所述驱动模块进行反馈补偿，其至少包括耦合到所述第一驱动晶体管控制极的第一存储电容。
特别的，所述反馈补偿模块还包括：第一反馈晶体管，其第一极耦合至第一公共电位，控制极耦合至所述第一驱动晶体管控制极；第一开关晶体管，其第一极耦合至所述第一反馈晶体管的第二极，其第二极和控制极耦合并接地；所述第一存储电容耦合在所述第一反馈晶体管的控制极和第二极之间。
特别的，所述反馈补偿模块还包括第二开关晶体管，其第一极耦合至第一公共电位，其控制极配置为接收补偿控制信号，其第二极耦合至所述第一反馈晶体管第一极。
特别的，所述显示驱动模块还包括：第一显示开关晶体管，其控制极配置为接收扫描信号，其第一极配置为接收数据信号；所述驱动晶体管的第一极耦合至第一公共电位，其控制极耦合至所述第一显示开关晶体管第二极，其第二极耦合至所述发光器件阳极；以及第二存储电容，其耦合到所述第一驱动晶体管的控制极和第一极之间。
本发明还涉及一种微显示装置，包括：像素阵列，其中所述像素阵列包括至少一个或多个如权利要求1-4所述的微显示像素装置；与所述像素阵列耦合的提供数据信号的数据驱动电路及提供扫描信号的栅极驱动电路；以及与所述像素阵列耦合的采样补偿电路，配置为对所述数据驱动电路提供的数据信号进行采样并判断针对特定的数据信号是否启动所述像素电路中的补偿模块。
特别的，所述采样补偿电路包括：发光器件；显示驱动模块，其耦合到所述发光器件，配置为接收扫描信号和数据信号以及驱动所述发光器件；初始采样模块，其耦合到所述采样补偿电路中的发光器件和所述采样补偿电路中的显示驱动模块，配置为采样某一灰阶对应的发光器件驱动电压，并将采样到的结果与预设阈值进行比较，从而判断是否要对该灰阶进行补偿；以及存储模块，其配置为存储所述初始采样模块输出的判断结果。
特别的，所述初始采样模块包括：第三开关晶体管，其第一极耦合至第一公共电位，其控制极配置为接收第一初始化信号；第四开关晶体管，其第一极耦合至所述发光器件阳极，其控制极配置为接收所述第一初始化信号；第五开关晶体管，其第一极耦合至所述发光器件阳极，其第二极耦合至所述第三开关晶体管第二极，其控制极配置为接收第二初始化信号，其中所述第一和第二初始化信号彼此互补或有效电平不重叠；第三存储电容，其耦合在地电平和所述第四开关晶体管第二极之间；以及迟滞比较器，所述迟滞比较器的同相端耦合至所述第五开关晶体管第二极，反相端耦合至第四开关晶体管第二极，其中所述预设阈值为所述迟滞比较器的窗口电压，其为所有所述显示驱动模块任意两个灰阶对应的发光器件驱动电压之差中的最小值；当其配置为当所述迟滞比较器反相端电压与同相端电压差小于所述窗口电压时，所述判断结果为针对该灰度不需要进行补偿；当所述迟滞比较器反相端与同相端电压差大于所述窗口电压时，所述判断结果为针对该灰度需要进行补偿。
特别的，所述显示驱动模块包括：第二显示开关晶体管，其控制极耦合到扫描信号，其第一极耦合到数据信号；第二驱动晶体管，其第一极耦合至第一公共电位，控制极耦合至所述第二场显示开关晶体管第二极，其第二极耦合至发光器件阳极；第四存储电容，其耦合到所述第二驱动晶体管的控制极和第一极之间。
特别的，所述采样补偿电路还包括采样反馈补偿模块，所述采样反馈补偿模块包括：第二反馈晶体管，其第一极耦合至第一公共电位，其控制极耦合至所述第四开关晶体管第二极；第六开关晶体管，其第一极耦合至所述第二反馈晶体管的第二极，其第二极和控制极耦合并接地；第五存储电容，其耦合在所述第二反馈晶体管的控制极和第二极之间。
本发明还涉及一种微显示像素装置的补偿方法，包括：采样侦测用于微显示装置的全部灰阶对应的数据信号，判断每一灰阶对应数据信号是否需要补偿，并存储所述侦测结果；在扫描信号的控制下接收与特定灰阶信号对应的数据信号；以及根据所存储的侦测结果判断针对当前数据信号是否需要进行补偿，并输出相应补偿控制信号，以控制对微显示装置中像素阵列中各像素的补偿情况。
本申请所提供的像素结构以及相应的采用补偿电路和补偿方法提供了一种动态并且有针对性的补偿机制，可以针对不同的灰度动态的判断是否需要的对特定像素进行补偿。相较于不区分灰度不区分具体情况而进行统一补偿的结构，本申请所提供的微显示设备的功耗更低。另外，本申请中的设计利用了像素电路中原有的空余面积来安排该补偿模块，因此并不会增加原有像素的面积。
附图说明
下面，将结合附图对本发明的优选实施方式进行进一步详细的说明，其中：
图1为传统OLED显示像素电路示意图；
图2为根据本发明的一个实施例微显示像素装置示意图；
图3为根据本发明的一个实施例微显示像素装置工作时序图；
图4为根据本发明一个实施例微显示像素装置在特定灰度下的仿真结果图；
图5为根据本发明另一个实施例微显示像素装置在特定灰度下的仿真结果图；
图6为根据本发明一个实施例微显示装置的采样补偿电路示意图；
图7为根据本发明一个实施例微显示装置的采样补偿电路工作时序图；
图8为根据本发明一个实施例微显示装置的架构图；
图9为根据本发明一个实施例微显示装置像素电路的补偿方法流程图；
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
本申请中，晶体管可指任何结构的晶体管，例如场效应晶体管(FET)或者双极型晶体管(BJT)。当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极；当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极。迟滞比较器可以是同相迟滞比较器或者反相迟滞比较器。发光器件可以是有机发光二极管(OLED)、量子点发光二极管(QLED)、无机发光二极管(LED)等等。
图1为传统显示像素电路示意图。
如图所示，电路包括驱动晶体管111、显示开关晶体管112、存储电容器113和发光器件114。扫描控制信号线SCAN上的扫描控制信号用于控制显示开关晶体管112来接收数据信号线DATA上的数据电压信息并存储到存储电容器113。当晶体管112截止时，存储电容器113上的电压将用来驱动驱动晶体管111，使得发光器件114发光。然而，由于开关晶体管112存在漏电流，会对存储电容113的电压造成影响，进而影响发光器件114的发光强度。
针对上述问题，本发明提出了一种具有反馈补偿机制的像素电路。下面以晶体管为P型场效应晶体管，发光器件为有机发光二极管OLED为例对本申请做详细的说明。可以理解的是，在其它实施例中，晶体管也可以是双极型晶体管，发光器件也可以是量子点发光二极管，等其它发光器件。
图2为依据本发明一个实施例微显示像素装置示意图。该电路包括彼此耦合的显示驱动模块21、反馈补偿模块22和发光器件23。其中，反馈补偿模块22可以配置为根据显示驱动模块21中的晶体管漏电流情况来相应的进行补偿。
根据一个实施例，显示驱动模块21可以包括驱动晶体管211、显示开关晶体管212、第一存储电容213。
驱动晶体管211的第一极耦合配置为接收第一电位信号VCC，第二极耦合至发光器件23的阳极，控制极耦合至显示开关晶体管212的第二极。显示开关晶体管212的第一极耦合至数据信号线，以接收数据电压Vdata，显示开关晶体管212的控制极耦合至扫描信号线，以接收扫描电压Vscan。存储电容213耦合在驱动晶体管211的控制极和第一极之间。发光器件23的阴极耦合至第二电极Vcom。根据一个实施例，这个Vcom是可以根据发光显示的需求，以及发光器件的情况变化的一个低电位，其中Vcom＜VCC。
根据一个实施例，反馈补偿模块22可以包括开关晶体管221、反馈晶体管222、开关晶体管223以及电容224。
开关晶体管221的第一极配置为接收高电位信号VCC，第二极耦合至反馈晶体管222第一极，控制极配置为接收补偿控制信号Vctrl。根据一个实施例，当需要对驱动模块21进行补偿的时候，Vctrl可以被***调整到可以使开关晶体管221导通的水平，反之则保持在使晶体管221截止的水平。反馈晶体管222的控制极耦合至驱动晶体管211的控制极和节点A，第二极耦合至第二开关晶体管223第一极和节点B。开关晶体管223的第二极和控制极耦合并接地，其经配置可以等效为一个二极管,与电容224形成充放电回路。电容224耦合在节点A及节点B之间。
根据另一个实施例，可选择的，其中开关晶体管223还可替换为一个恒流源，与电容224形成充放电回路，同样能达到上述目的。
图3是根据本发明的一个实施例微显示像素装置工作时序图，下面结合图2和图3详细描述本发明第一实施例工作原理。此处以晶体管为PMOS晶体管为例进行说明。当然，如本领域技术人员所知的，本实施例是的晶体管也可以是NMOS管。
如图3所示，根据一个实施例，在数据写入阶段，当Vscan为低电平时，开关晶体管212导通，带有显示灰阶信息的数据信号Vdata被存储到电容213中。
随后，在发光阶段，Vscan跳变到高电平，开关晶体管212断开，电容213放电，驱动晶体管211导通，发光器件23发光。
根据一个实施例，如图3所示，如果***认为在当前灰阶下不需要对驱动模块21进行补偿，则可以将Vctrl设为例如高电平，开关晶体管221关断，反馈补偿模块22不工作。
根据另一个实施例，如果***认为当前灰阶下需要对驱动模块21进行补偿，则可以将Vctrl设为例如低电平，开关晶体管221导通，反馈补偿模块22工作。由于开关晶体管212漏电，使得节点A的电压升高时，反馈晶体管222的控制极电压升高，因此流过反馈晶体管222的电流降低，使得节点B的电压下降，在节点B和电容224下极板之间产生电压差，因此电容224存储的多余电荷通过开关晶体管223流出，使得电容224下极板的电压降低。进而，通过电容224和电容213的电容耦合，使得A点电压下降。
图4为根据本发明一个实施例微显示像素装置在特定灰度下的仿真结果图，即驱动晶体管211的控制极电压和流经驱动晶体管211的电流的仿真结果图。其中，当前帧的数据电压(即电容213中存储的电荷)对应最低灰阶，开关晶体管212截止，下一帧的数据信号(即在Vdata数据线上接收到的待写入电压)对应最高灰阶，这样可以最大限度的体现晶体管漏电流对像素电路的影响。
图4所示为根据本申请一个实施例的像素电路在经过图2所示的电路中反馈补偿模块22补偿后和未经过反馈补偿时驱动晶体管211栅极电压以及流过驱动晶体管211在频率为60HZ的一帧图像内的变化情况。图4中，曲线401代表图2所示电路在反馈补偿模块22没有启动的情况下的驱动晶体管211栅极电压随时间的变化，曲线402代表图2所示电路在反馈补偿模块22启动的情况下的驱动晶体管211栅极电压随时间变化，曲线404代表图2所示电路在反馈补偿模块22没有启动的情况下的流经发光器件23的电流随时间的变化，曲线403代表图2所示电路在反馈补偿模块22启动的情况下流经发光器件23的电流随时间的变化。
根据实验测得，反馈补偿模块22没有启动的状态下，在开关晶体管212产生漏电影响的前后，驱动晶体管栅极电压升高256.815mV，驱动电流升高5989pA。反馈补偿模块22启动的状态下，在开关晶体管212产生漏电影响的前后，驱动晶体管栅极电压升高18.834mV，驱动电流升高497.2pA。远低于没有启动补偿模块的情况。
图5为根据本发明另一个实施例微显示像素装置在特定灰度下的仿真结果图，即驱动晶体管211的控制极电压和流经驱动晶体管211的电流的仿真结果图。其中，当前帧的数据电压(即电容213中存储的电荷)对应最高灰阶，开关晶体管212截止，下一帧的数据信号(即在Vdata数据线上接收到的待写入电压)对应最低灰阶，这样同样可以最大限度的体现晶体管漏电流对像素电路的影响。
图5所示为根据本申请一个实施例的像素电路在经过图2所示的电路中反馈补偿模块22补偿后和未经过反馈补偿时驱动晶体管211栅极电压以及流过驱动晶体管211在频率为60HZ的一帧图像内的变化情况。图5中，曲线501代表图2所示电路在反馈补偿模块22没有启动的情况下的驱动晶体管211栅极电压随时间的变化，曲线502代表图2所示电路在反馈补偿模块22启动的情况下的驱动晶体管211栅极电压随时间变化，曲线504代表图2所示电路在反馈补偿模块22没有启动的情况下的流经发光器件23的电流随时间的变化，曲线503代表图2所示电路在反馈补偿模块22启动的情况下流经发光器件23的电流随时间的变化。
根据实验测得，未补偿状态下驱动晶体211管栅极电压升高174.714mV，驱动电流升高87.49pA。有补偿状态下驱动晶体管栅极电压升高35.599mV，驱动电流升高54.66pA。
由图4、图5和仿真数据可知，在例如采用PMOS的根据本申请一个实施例的像素电路中，当图2所示电路中产生的晶体管漏电流使得驱动晶体管211控制极电压不断增大，流过驱动晶体管211的电流不断减小时，在反馈补偿模块22启动的情况下，驱动晶体管211的控制极电压和流过驱动晶体管211的电流变化幅度远小于反馈补偿模块22没有启动的情况。
所以依据本发明一个实施例，通过对驱动晶体管211的反馈补偿，能有效减少晶体管漏电流对像素电路中发光器件23的影响，使得像素电路的工作更稳定。并且反馈补偿电路直接作用于存储电容213，不会受到发光器件老化影响。
如上所述，在图2所示像素电路中，是通过补偿控制信号Vctrl来控制像素电路反馈补偿模块的开启或关闭的。补偿控制信号Vctrl的实现有多种方法，下面详细描述其中一种实现方法和电路结构。
本发明还提出一种采样补偿电路，用于为微显示装置内部的像素阵列提供相应的补偿模块的补偿控制信号。该采样补偿电路的大致工作原理是，可以在微显示装置初始化阶段记录作为示例的像素电路在各显示灰度下所需要进行补偿的情况，并且在微显示装置正式工作的时候根据上述记录来对像素电路中的反馈补偿模块进行相应的控制。
下面以晶体管为P型场效应晶体管，发光器件为有机发光二极管为例对本申请做详细的说明。可以理解的是，在其它实施例中，晶体管也可以是双极型晶体管，发光器件也可以是量子点发光二极管，等其它发光器件。
在利用本申请实施例所提供的像素电路组成像素阵列的显示装置中，可以包括一个如上所述的采样补偿电路。根据一个实施例，该采样电路可以包括彼此耦合的显示驱动模块61、初始采样模块62、存储控制模块63和发光器件65。
根据一个实施例，显示驱动模块61可以包括驱动晶体管611、显示开关晶体管612、存储电容613。
如图6所示，驱动晶体管611的第一极配置为接收高电平信号VCC，其第二极耦合至发光器件65的阳极，其控制极耦合至显示开关晶体管612的第二极。显示开关晶体管612的第一极耦合至数据信号线，以接收数据电信号Vdata，其控制极耦合至扫描信号线，以接收扫描信号Vscan。存储电容613耦合在驱动晶体管211的控制极和其第一极之间。发光器件65的阴极配置为接收公共电位信号Vcom。根据一个实施例，这个Vcom是可以根据发光显示的需求，以及发光器件的情况变化的一个低电位。
根据一个实施例，初始采样模块62可以包括开关晶体管621、开关晶体管622、开关晶体管623、迟滞比较器624和存储电容625。所谓迟滞比较器，当正负输入之差在大小门限之差或窗口电压Vw的范围以内时，保持其输出不变，否则输出翻转。采用迟滞比较器可以避免因微小的电压波动而开启补偿功能，可以确保是在确实出现晶体管漏电流的情况才开启补偿功能。因此，可以根据用户的需要选择具有相应的窗口电压的迟滞比较器。
如图6所示，开关晶体管621的第一极配置为接收高电位信号VCC，其第二极耦合至迟滞比较器624的同相端节点C，其控制极配置为接收初始化信号电压ViniA。开关晶体管622的第一极耦合至驱动晶体管611的第二极，其第二极耦合至迟滞比较器624的反相端节点D，其控制极配置为接收初始化信号电压ViniA。开关晶体管623的第一极耦合至驱动晶体管611的第二极，其第二极耦合至迟滞比较器624的同相端节点C，其控制极配置为接收初始化信号电压ViniB。
根据一个实施例，如图6所示，迟滞比较器624的输出端耦合至存储控制模块63的输入端。存储电容625可以耦合在地电平和迟滞比较器624的反相端节点D之间，同时迟滞比较器624的反相端节点D还可以耦合到反馈补偿模块64的输入端。
根据一个实施例，存储控制模块63可以包括寄存器631。如图6所示，寄存器631的输入端可以耦合至迟滞比较器624的输出端。根据一个实施例，寄存器631的输出端可以耦合至微显示装置像素阵列中像素电路的反馈补偿模块。(图6中未示出)
根据一个实施例，其中迟滞比较器624的窗口电压值Vw定义成为灰阶最小梯度差，这个电压差是待显示的所有灰阶中彼此差异最小的两个灰阶在理想情况下(即不存在晶体管漏电流或晶体管漏电流未产生影响的情况下)所对应的发光器件阳极的电位之差。而在采样发光过程中，延迟比较器的正负输入端的电位差是在呈现特定灰度时在理想状态和在存在晶体管漏电流的情况下的发光器件阳极电位之差。
将窗口电压Vw设为灰阶最小梯度差，是为了防止晶体管漏电流导致灰阶显示错误。当迟滞比较器624同相端电压与反相端电压之差小于迟滞比较器624窗口电压Vw时，即|VD-VC|＜Vw时,迟滞比较器624可以输出例如高电平，迟滞比较器624输出值Cout＝1给存储模块63，储存该灰度与其相应的Cout值的对应关系；当迟滞比较器624同相端电压VC与反相端电压VD电压差大于迟滞比较器624窗口电压Vw的时候，即|VD-VC|≥Vw时，迟滞比较器624输出翻转为例如低电平，迟滞比较器624输出值Cout＝0给存储模块63，储存该灰度与其相应的Cout值的对应关系。
根据一个实施例，可选择的，如图6所示，采样补偿电路还可以包括反馈补偿模块64，用于对电容625进行补偿，避免错误采样。根据一个实施例，该反馈补偿模块64可以具有与像素电路中的反馈补偿模块类似的电路结构。例如，该反馈补偿模块64可以包括反馈晶体管641、开关晶体管642和电容643。
反馈晶体管641的控制极作为反馈控制模块64的输入端耦合至迟滞比较器624的反相输入端节点D以及电容625的上极板，其第一极配置为接收高电位信号VCC，其第二极耦合至开关晶体管642第一极。开关晶体管642的第二极和控制极彼此耦合并共同接地，其经配置可以等效为一个二极管，与电容643形成放电回路。电容643耦合在反馈晶体管641的控制极和第二极之间。根据一个实施例，其中开关晶体管643还可替换为一个恒流源，与电容644形成放电回路，同样能达到上述目的。
图7为图6所示电路的示例性工作时序图。VC迟滞比较器为同相端电压，VD为迟滞比较器反相端电压，Vw为迟滞比较器窗口电压，Cout为迟滞比较器输出值。下面结合图6、图7来详细描述根据本申请一个实施例的显示装置的初始化过程。
可以将图7中的工作时序分为预跳变阶段P1、采样工作阶段P2。
(1)预跳变阶段P1
在这个阶段，Vscan处在低电平，显示开关晶体管612处于导通状态。对应于特定灰阶的数据信号Vdata被写入，驱动晶体管611导通。初始化信号ViniA处在低电平，ViniB处在高电平。此时开关晶体管621和开关晶体管622处于导通状态，开关晶体管623处于截止状态。此时迟滞比较器624同相端配置为接收高电平信号VCC。
由于此时驱动晶体管611导通不久，所以晶体管漏电流影响可以被忽略，因此迟滞比较器624反相端电压VD可以被认为是理想状态该特定灰阶对应的发光器件阳极电压。在这个阶段，迟滞比较器624两输入端电压差(基本上等于晶体管611的阈值电压)小于迟滞比较器624窗口电压，即|VC-VD|＜Vw。因此，迟滞比较器624可以配置为例如输出为高电平，即输出值Cout＝1。
设置预跳变阶段的目的是对迟滞比较器624两输入端进行预充电，将反相端充电到理想状态下的发光器件阳极电压并保持，用于采用阶段进行比较使用；将同相输入端充电到高电平，以保证迟滞比较器624在采样阶段及时翻转的可能性。否则，迟滞比较器624的同相端会经历一段电压从0V升高到发光器件实际阳极电压的过程。在同相端电压攀升到发光器件实际阳极电压以前的大部分时间中，迟滞比较器输出值可能为0，即无论晶体管漏电流影响是否大到需要进行补偿，迟滞比较器的输出的结果均为需要补偿。这会导致对补偿控制信号的错误设置，浪费不必要的功耗。在预跳变阶段对迟滞比较器同相端充电到高电平可以使迟滞比较器的同相端更快的达到发光器件的阳极实际电压。
(2)采样工作阶段P2
在这个阶段，Vscan处在高电平，显示开关晶体管612的截止。初始化信号ViniA跳转为高电平，ViniB跳转为低电平。此时开关晶体管621和开关晶体管622处于截止状态，开关晶体管623导通。
根据一个实施例，由于开关晶体管622处于截止状态，此时迟滞比较器624反相端电压VD由电容625提供，即当前灰阶发光器件在理想状态下的阳极电压，且VD在反馈补偿模块64的作用下保持稳定。迟滞比较器624同相端电压VC为在晶体管漏电流影响充分的情况下在当前灰阶发光器件的实际阳极电压。由于晶体管漏电流的存在，这时的VC会低于VD。
如果|VD-VC|＜Vw，迟滞比较器624输出为高电平，即Cout＝1，即意味着对当前灰阶不需要进行补偿。如果|VD-VC|≥Vw，迟滞比较器624输出为低电平，即Cout＝0，即意味着对当前灰阶需要进行补偿。
在对当前灰阶采样完毕后，采样电路接收对应下一个灰阶的数据信号，并再次执行P1和P2，直到寄存器631存储了全部灰阶对应的Cout值。
在初始化阶段完成后，显示装置可以进入工作阶段。显示装置的控制模块会根据当前灰阶查找存储设备63内存储的相应Cout值，并将该值作为图2中补偿控制信号Vctrl，以控制像素电路中的补偿模块是否启动(例如Cout＝Vctrl＝1，不启动补偿模块；Cout＝Vctrl＝0，启动补偿模块)。
本发明还提出一种微显示装置。图8为根据本发明一个实施例的微显示装置的架构图。如图8所示，微显示装置可以包括数据驱动电路801、栅极驱动电路802、采样补偿电路803以及像素阵列804。
像素阵列804包括排列成行和列的多个显示像素电路，每个像素阵列均包含根据本申请实施例所提供的像素电路。数据驱动电路801经由多条数据线向像素阵列804提供数据电压信息，栅极驱动电路802经由多条扫描线向像素阵列804提供开关信号，从而使得像素阵列804能够在控制电路802的控制下基于数据电压信息来发出相应强度的光。
采样补偿电路803在微显示装置初始化阶段工作，对全部灰阶信号进行采样，判断这些灰阶对应的数据信号中，哪些需要或不需要补偿，并将判断结果输出至存储设备。初始化阶段结束后，微显示装置进入工作阶段，根据存储设备中当前灰阶将对应的值来确定像素电路补偿模块的控制信号Vctrl。
具有上述结构的微显示装置能有效减少晶体管漏电流对像素电路的影响，而且减少晶体管漏电流的影响过程不受到发光器件老化影响。微显示装置中采样补偿电路能控制像素电路中反馈补偿模块是否开启，能有效减少电路功耗。
本发明还提出了一种由本申请实施例所介绍的微显示装置像素电路的补偿方法。图9为该方法示意性流程图。
步骤901：采样侦测用于微显示装置的全部灰阶对应的数据信号，判断每一灰阶对应数据信号是否需要补偿，并存储所述侦测结果。
步骤902：在扫描信号的控制下接收与特定灰阶信号对应的数据信号。
步骤903根据所存储的侦测结果判断针对当前数据信号是否需要进行补偿，并输出相应补偿控制信号，以控制对微显示装置中像素阵列中各像素的补偿情况。
本申请所提供的像素结构以及相应的采用补偿电路和补偿方法提供了一种动态并且有针对性的补偿机制，可以针对不同的灰度动态的判断是否需要的对特定像素进行补偿。相较于不区分灰度不区分具体情况而进行统一补偿的结构，本申请所提供的微显示设备的功耗更低。另外，本申请中的设计利用了像素电路中原有的空余面积来安排该补偿模块，因此并不会增加原有像素的面积。
上述实施例仅供说明本发明之用，而并非是对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本发明公开的范畴。

Claims (9)

1.一种微显示像素装置，包括：
发光器件；
显示驱动模块，其耦合到所述发光器件，配置为接收扫描信号和数据信号以及驱动所述发光器件，其至少包括耦合到所述发光器件的第一驱动晶体管；以及
反馈补偿模块，其至少一个输入端和输出端都耦合到所述第一驱动晶体管的控制极，配置为通过电容耦合对所述驱动模块进行反馈补偿，其至少包括耦合到所述第一驱动晶体管控制极的第一存储电容；
其中所述反馈补偿模块还包括：
第一反馈晶体管，其第一极耦合至第一公共电位，控制极耦合至所述第一驱动晶体管控制极；
第一开关晶体管，其第一极耦合至所述第一反馈晶体管的第二极，其第二极和控制极耦合并接地；
所述第一存储电容耦合在所述第一反馈晶体管的控制极和第二极之间。
2.根据权利要求1所述的微显示像素装置，其中所述反馈补偿模块还包括第二开关晶体管，其第一极耦合至第一公共电位，其控制极配置为接收补偿控制信号，其第二极耦合至所述第一反馈晶体管第一极。
3.根据权利要求2所述的微显示像素装置，其中所述显示驱动模块还包括：
第一显示开关晶体管，其控制极配置为接收扫描信号，其第一极配置为接收数据信号；
所述驱动晶体管的第一极耦合至第一公共电位，其控制极耦合至所述第一显示开关晶体管第二极，其第二极耦合至所述发光器件阳极；以及
第二存储电容，其耦合到所述第一驱动晶体管的控制极和第一极之间。
4.一种微显示装置，包括：
像素阵列，其中所述像素阵列包括至少一个或多个如权利要求2或3所述的微显示像素装置；
与所述像素阵列耦合的提供数据信号的数据驱动电路及提供扫描信号的栅极驱动电路；以及
与所述像素阵列耦合的采样补偿电路，配置为对所述数据驱动电路提供的数据信号进行采样并判断针对特定的数据信号是否启动所述微显示像素装置中的反馈补偿模块；
控制模块，配置为利用所述采样补偿电路的判断结果作为所述像素阵列中微显示像素装置的补偿控制信号。
5.根据权利要求4所述装置，其中所述采样补偿电路包括：
发光器件；
显示驱动模块，其耦合到所述发光器件，配置为接收扫描信号和数据信号以及驱动所述发光器件；
初始采样模块，其耦合到所述采样补偿电路中的发光器件和所述采样补偿电路中的显示驱动模块，配置为采样某一灰阶对应的发光器件驱动电压，并将采样到的结果与预设阈值进行比较，从而判断是否要对该灰阶进行补偿；以及
存储模块，其配置为存储所述初始采样模块输出的判断结果。
6.根据权利要求5所述装置，其中所述初始采样模块包括：
第三开关晶体管，其第一极耦合至第一公共电位，其控制极配置为接收第一初始化信号；
第四开关晶体管，其第一极耦合至所述发光器件阳极，其控制极配置为接收所述第一初始化信号；
第五开关晶体管，其第一极耦合至所述发光器件阳极，其第二极耦合至所述第三开关晶体管第二极，其控制极配置为接收第二初始化信号，其中所述第一和第二初始化信号彼此互补或有效电平不重叠；
第三存储电容，其耦合在地电平和所述第四开关晶体管第二极之间；以及
迟滞比较器，所述迟滞比较器的同相端耦合至所述第五开关晶体管第二极，反相端耦合至第四开关晶体管第二极，其中所述预设阈值为所述迟滞比较器的窗口电压，其为所有所述显示驱动模块任意两个灰阶对应的发光器件驱动电压之差中的最小值；
当其配置为当所述迟滞比较器反相端电压与同相端电压差小于所述窗口电压时，所述判断结果为针对该灰阶不需要进行补偿；当所述迟滞比较器反相端与同相端电压差大于所述窗口电压时，所述判断结果为针对该灰阶需要进行补偿。
7.根据权利要求5所述装置，其中所述显示驱动模块包括：
第二显示开关晶体管，其控制极耦合到扫描信号，其第一极耦合到数据信号；
第二驱动晶体管，其第一极耦合至第一公共电位，控制极耦合至所述第二显示开关晶体管第二极，其第二极耦合至发光器件阳极；
第四存储电容，其耦合到所述第二驱动晶体管的控制极和第一极之间。
8.根据权利要求6所述装置，其中所述采样补偿电路还包括采样反馈补偿模块，所述采样反馈补偿模块包括：
第二反馈晶体管，其第一极耦合至第一公共电位，其控制极耦合至所述第四开关晶体管第二极；
第六开关晶体管，其第一极耦合至所述第二反馈晶体管的第二极，其第二极和控制极耦合并接地；
第五存储电容，其耦合在所述第二反馈晶体管的控制极和第二极之间。
9.一种微显示像素装置的补偿方法，包括：
采样侦测用于如权利要求2或3所述微显示像素装置的全部灰阶对应的数据信号，判断每一灰阶对应数据信号是否需要补偿，并存储侦测结果；
在扫描信号的控制下接收与特定灰阶信号对应的数据信号；以及
根据所存储的侦测结果判断针对当前数据信号是否需要进行补偿，并输出相应补偿控制信号，以控制对微显示装置中像素阵列中各像素的补偿情况。
CN201910679321.1A 2019-07-25 2019-07-25 微显示像素装置、微显示装置及补偿方法 Active CN110491340B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910679321.1A CN110491340B (zh) 2019-07-25 2019-07-25 微显示像素装置、微显示装置及补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910679321.1A CN110491340B (zh) 2019-07-25 2019-07-25 微显示像素装置、微显示装置及补偿方法

Publications (2)

Publication Number Publication Date
CN110491340A CN110491340A (zh) 2019-11-22
CN110491340B true CN110491340B (zh) 2021-03-19

Family

ID=68548298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910679321.1A Active CN110491340B (zh) 2019-07-25 2019-07-25 微显示像素装置、微显示装置及补偿方法

Country Status (1)

Country Link
CN (1) CN110491340B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113781951B (zh) * 2020-06-09 2022-10-04 京东方科技集团股份有限公司 一种显示面板及驱动方法
CN114220369B (zh) * 2022-01-06 2023-08-01 苏州华星光电技术有限公司 驱动电路、驱动方法及显示终端
CN116543704B (zh) * 2023-07-07 2023-09-01 惠科股份有限公司 补偿电路、补偿方法和显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050134715A1 (en) * 2003-12-19 2005-06-23 Fowler Boyd A. Dark reduction via feedback control of photodiode bias
CN102890910A (zh) * 2012-10-15 2013-01-23 北京大学 同异步双栅tft-oled像素驱动电路及其驱动方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803555B1 (en) * 2001-09-07 2004-10-12 Indigo Systems Corporation Two-stage auto-zero amplifier circuit for electro-optical arrays
GB0318613D0 (en) * 2003-08-08 2003-09-10 Koninkl Philips Electronics Nv Electroluminescent display devices
US8279180B2 (en) * 2006-05-02 2012-10-02 Apple Inc. Multipoint touch surface controller
KR100952827B1 (ko) * 2007-12-04 2010-04-15 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
US9747834B2 (en) * 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
CN102768821B (zh) * 2012-08-07 2015-02-18 四川虹视显示技术有限公司 Amoled显示器及其驱动方法
KR102153131B1 (ko) * 2014-02-26 2020-09-08 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 전계 발광 표시 장치
CN104050918B (zh) * 2014-06-16 2016-02-03 上海和辉光电有限公司 像素单元驱动电路及显示装置
CN104715723B (zh) * 2015-03-19 2017-08-29 北京大学深圳研究生院 显示装置及其像素电路和驱动方法
US9983604B2 (en) * 2015-10-05 2018-05-29 Samsung Electronics Co., Ltd. Low drop-out regulator and display device including the same
CN107068059B (zh) * 2017-05-27 2019-10-08 北京大学深圳研究生院 像素装置、驱动像素装置的方法和显示设备
CN108711400B (zh) * 2018-05-31 2020-08-07 京东方科技集团股份有限公司 像素电路及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050134715A1 (en) * 2003-12-19 2005-06-23 Fowler Boyd A. Dark reduction via feedback control of photodiode bias
CN102890910A (zh) * 2012-10-15 2013-01-23 北京大学 同异步双栅tft-oled像素驱动电路及其驱动方法

Also Published As

Publication number Publication date
CN110491340A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
JP5037795B2 (ja) 表示装置
CN110491340B (zh) 微显示像素装置、微显示装置及补偿方法
JP5037858B2 (ja) 表示装置
EP2226786B1 (en) Image display device and method of controlling the same
EP2581899B1 (en) Light emitting display device
CN108877611B (zh) 像素驱动电路感测方法及像素驱动电路
US11482148B2 (en) Power supply time sequence control circuit and control method thereof, display driver circuit, and display device
US8299728B2 (en) Precharge controlling method and display device using the same
JP6232595B2 (ja) 表示装置及びその制御方法
CN107808636B (zh) 一种像素驱动电路及液晶显示装置
CN108766360B (zh) 显示面板的驱动方法和显示装置
CN109754754B (zh) 驱动像素驱动电路的驱动控制电路及显示装置
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
US10796640B2 (en) Pixel circuit, display panel, display apparatus and driving method
CN108597451B (zh) 像素驱动电路
CN111583862B (zh) 像素驱动电路和oled显示面板
CN110570820B (zh) Amoled显示装置及其驱动方法
US11961481B2 (en) Integrated circuit for driving pixel of display panel, pixel driving device, and pixel defect detecting method
JP5015428B2 (ja) 表示装置
CN111583860A (zh) Oled显示面板
CN113421524B (zh) 电压提供单元、电压提供方法和显示装置
JP2005173142A (ja) 画像表示装置
CN100428312C (zh) 电致发光显示装置及其驱动方法
CN109256088B (zh) 像素电路、显示面板、显示装置和像素驱动方法
CN112365846B (zh) 像素电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant