CN110459161B - 接收装置、驱动芯片、显示装置及电子设备 - Google Patents
接收装置、驱动芯片、显示装置及电子设备 Download PDFInfo
- Publication number
- CN110459161B CN110459161B CN201910785181.6A CN201910785181A CN110459161B CN 110459161 B CN110459161 B CN 110459161B CN 201910785181 A CN201910785181 A CN 201910785181A CN 110459161 B CN110459161 B CN 110459161B
- Authority
- CN
- China
- Prior art keywords
- clock signal
- clock signals
- clock
- data
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本公开涉及一种接收装置、驱动芯片、显示装置及电子设备,所述装置包括:时钟信号产生模块,用于基于接收的数据或基础时钟信号产生占空比不同的多个第一时钟信号;处理模块,电连接于所述时钟信号产生模块,用于利用所述多个第一时钟信号传输所述数据。通过利用占空比不同的多个第一时钟信号传输数据,可以避免产生EMI,从而保证输出数据不受干扰。这样,在显示设备按照多个第一时钟信号接收到所述数据时,可以利用所述数据展示清晰的画面,提高用户的体验。
Description
技术领域
本公开涉及显示技术领域,尤其涉及一种接收装置、驱动芯片、显示装置及电子设备。
背景技术
随着科技的不断发展,带有显示功能的电子设备越来越普及,并且显示设备的清晰度也越来越高。为了得到清晰的画质,提高用户的体验,需要对输出到显示设备的数据进行精确控制,从而使得显示设备正常工作。然而,相关技术在对接收的数据进行输出时,常常会产生电磁干扰(Electromagnetic Interference,EMI)干扰,导致显示设备接收的数据收到干扰,而无法正常显示,给用户带来不好的体验。
发明内容
有鉴于此,本公开提出了一种接收装置,所述装置包括:
时钟信号产生模块,用于基于接收的数据或基础时钟信号产生占空比不同的多个第一时钟信号;
处理模块,电连接于所述时钟信号产生模块,用于利用所述多个第一时钟信号传输所述数据。
在一种可能的实施方式中,所述时钟信号产生模块包括:
第一时钟信号产生子模块,用于利用所述数据或基础时钟信号产生一个或多个第二时钟信号;
第一占空比调整子模块,电连接于所述第一时钟信号产生子模块,用于调整所述一个或多个第二时钟信号的占空比,得到所述多个第一钟信号。
在一种可能的实施方式中,在所述第二时钟信号为一个的情况下,所述第一占空比调整子模块,还用于利用噪声产生器对所述一个第二时钟信号的下降沿产生多次随机扰动,得到所述多个第一时钟信号。
在一种可能的实施方式中,在所述第二时钟信号为多个的情况下,所述第一占空比调整子模块,还用于利用噪声产生器对所述多个第二时钟信号的下降沿分别产生随机扰动,得到所述多个第一时钟信号。
在一种可能的实施方式中,所述时钟信号产生模块,包括:
第二时钟信号产生子模块,用于利用所述数据或基础时钟信号产生相位不同的多个第三时钟信号;
第二占空比调整子模块,电连接于所述第二时钟信号产生子模块,用于对所述多个第三时钟信号的占空比进行调整,得到所述多个第一时钟信号,所述多个第一时钟信号的相位不同和/或占空比不同。
在一种可能的实施方式中,所述对所述多个第三时钟信号的占空比进行调整,包括:
根据第M-N个时钟信号的上升沿时间确定第N个时钟信号的下降沿时间,从而确定第N个时钟信号的占空比,其中,M为第三时钟信号的总数,N<M,M、N均为正整数。
在一种可能的实施方式中,所述对所述多个第三时钟信号的占空比进行调整,包括:
利用随机数生成器产生随机数,以控制所述多个第三时钟信号的下降沿时间,对所述多个第三时钟信号的占空比进行调整。
在一种可能的实施方式中,所述时钟信号产生模块,包括:
第三时钟信号产生子模块,用于利用所述数据或基础时钟信号产生占空比不同的多个第四时钟信号;
相位调整子模块,电连接于所述第三时钟信号产生子模块,用于对所述多个第四时钟信号的相位进行调整,得到所述多个第一时钟信号,所述多个第一时钟信号的相位不同和/或占空比不同。
在一种可能的实施方式中,所述处理模块,包括:
数据选择器,包括多个数据端、控制端及输出端,所述多个数据端用于输入所述多个第一时钟信号,所述控制端用于输入控制信号,所述输出端用于根据所述控制信号选择第一时钟信号输出。
在一种可能的实施方式中,所述处理模块,还包括:
控制信号产生器,电连接于所述数据选择器的控制端,用于产生所述控制信号,其中,所述控制信号产生器包括随机数生成器、向上计数器、向下计数器的任意一种。
在一种可能的实施方式中,所述时钟信号产生模块还用于从时间控制器TCON接收所述数据和/或所述基础时钟信号。
根据本公开的另一方面,提出了一种驱动芯片,所述芯片包括:
所述的接收装置;
多个源极驱动器。
根据本公开的另一方面,提出了一种显示装置,所述显示装置包括:
显示组件;
所述的驱动芯片,或,所述的接收装置。
在一种可能的实施方式中,所述显示组件包括液晶显示组件、发光二极管显示组件、有机发光二极管显示组件、微发光二极管显示组件(micro led或mini led)的至少一种。
根据本公开的另一方面,提出了一种电子设备,所述电子设备包括所述的显示面板。
本公开可以基于接收的数据或基础时钟信号产生占空比不同的多个第一时钟信号,利用所述多个第一时钟信号传输所述数据。本公开的多个第一时钟信号的占空比不同,通过利用占空比不同的多个第一时钟信号传输数据,可以避免产生EMI,从而保证输出数据不受干扰。这样,在显示设备按照多个第一时钟信号接收到所述数据时,可以利用所述数据展示清晰的画面,提高用户的体验。
相较于相关技术中采用固定占空比的时钟信号传输数据的方式,本公开利用占空比不同的多个第一时钟信号可以避免产生EMI,从而确保传输数据时的准确性。
根据下面参考附图对示例性实施例的详细说明,本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面,并且用于解释本公开的原理。
图1示出了根据本公开一实施方式的接收装置的框图。
图2示出了根据本公开一实施方式的接收装置的框图。
图3-1、图3-2、图3-3、图3-4、图3-5、图3-6、图3-7示出了根据本公开实施方式的接收装置的示意图。
图4示出了根据本公开一实施方式的利用接收装置的效果示意图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外,为了更好的说明本公开,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本公开同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本公开的主旨。
请参阅图1,图1示出了根据本公开一实施方式的接收装置的框图。
如图1所示,所述装置包括:
时钟信号产生模块10,用于基于接收的数据或基础时钟信号产生占空比不同的多个第一时钟信号;
处理模块20,电连接于所述时钟信号产生模块10,用于利用所述多个第一时钟信号传输所述数据。
通过以上装置,本公开可以基于接收的数据或基础时钟信号产生占空比不同的多个第一时钟信号,利用所述多个第一时钟信号传输所述数据。本公开的多个第一时钟信号的占空比不同,通过利用占空比不同的多个第一时钟信号传输数据,可以避免产生EMI,从而保证输出数据不受干扰。这样,在显示设备按照多个第一时钟信号接收到所述数据时,可以利用所述数据展示清晰的画面,提高用户的体验。
相较于相关技术中采用固定占空比的时钟信号传输数据的方式,本公开利用占空比不同的多个第一时钟信号可以避免产生EMI,从而确保传输数据时的准确性。
在一种可能的实施方式中,所述时钟信号产生模块还用于从时间控制器TCON(Timing Controller)接收所述数据和/或所述基础时钟信号。
应该说明的是,时间控制器TCON可以从数据源(例如存储器、CPU/GPU等)获取数据、基础时钟,从而将数据、基础时钟发送到接收装置。
本公开对时间控制器TCON的具体实现方式不做限定,本领域技术人员可以根据需要选择相关技术中的时间控制器TCON,或者设计新的时间控制器TCON,对此本公开不走限定。
本公开将利用所述多个第一时钟信号传输的所述数据传输到各种显示设备、显示组件,例如LED、LCD等,可以用于对显示组件的源极驱动器(Source Driver)进行控制,或者对其他类型的显示组件直接进行控制,从而在显示组件上显示清晰的画面。
在各种可能的实施方式中,时钟信号产生模块10的实现方式可以包括多种,也就是说,根据本公开,可以采用多种方式基于从时间控制器TCON(Timing Controller)接收的数据或基础时钟信号产生占空比不同的多个第一时钟信号,下面将对时钟信号产生模块10的各种可能的实现方式进行介绍。
请参阅图2,图2示出了根据本公开一实施方式的接收装置的框图。
在一张可能的实施方式中,如图2所示,所述时钟信号产生模块10包括:
第一时钟信号产生子模块101,用于利用所述数据或基础时钟信号产生一个或多个第二时钟信号;
第一占空比调整子模块102,电连接于所述第一时钟信号产生子模块101,用于调整所述一个或多个第二时钟信号的占空比,得到所述多个第一钟信号。
通过第一时钟信号产生子模块101,本公开可以利用数据或基础时钟信号产生一个或多个第二时钟信号。
通过第一占空比调整子模块102,本公开可以对一个或多个第二时钟信号的占空比进行调整,得到占空比不同的多个第一时钟信号。
在一种可能的实施方式中,所述多个第二时钟信号的相位可以相同。
应该说明的是,由于时间控制器TCON传来的数据包含有时间信息,因此,本公开可以根据所述数据产生一个或多个第二时钟信号。
在一种可能的实施方式中,可以利用时钟与数据复原电路(Clock and DataRecovery Circuit,CDR)基于所述数据得到一个或多个第二时钟信号。CDR电路可以有多种实现方式,本公开对CDR电路的实现方式不做限定,本领域技术人员可以根据需要选择各种类型的CDR电路(例如PLL型)。
时间控制器TCON可以将一个基础时钟信号传输到接收装置中,第一时钟信号产生子模块101可以利用基础时钟信号产生一个或多个第二时钟信号。在一个示例中,第一时钟信号产生子模块101可以对所述基础时钟进行放大、降噪等处理,从而产生一个第二时钟信号,在其他示例中,第一时钟信号产生子模块101可以对基础时钟信号进行分频处理,得到多个第二时钟信号。本公开对利用基础时钟信号产生一个或多个第二时钟信号的电路的实现方式不走限定,本领域技术人员可以选择相关技术中的CLK产生电路实现,或根据需要进行设计,对此,本公开不做限定。
在一种可能的实施方式中,在所述第二时钟信号为一个的情况下,所述第一占空比调整子模块102,还可以用于利用噪声产生器对所述一个第二时钟信号的下降沿产生多次随机扰动,得到所述多个第一时钟信号。
本公开提出的第一占空比调整子模块102,可以将第一时钟信号产生子模块101产生的一个第二时钟信号的下降沿进行多次随机扰动,从而产生占空比不同的多个第二时钟信号。
在一种可能的实施方式中,在所述第二时钟信号为多个的情况下,所述第一占空比调整子模块102,还用于利用噪声产生器对所述多个第二时钟信号的下降沿分别产生随机扰动,得到所述多个第一时钟信号。
本公开提出的第一占空比调整子模块102,可以将第一时钟信号产生子模块101产生的多个第二时钟信号的下降沿分别进行随机扰动,从而产生占空比不同的多个第二时钟信号。
本公开对噪声产生器的实现方式不做限定,本领域技术人员可以根据需要选择噪声产生器,只要其可以实现对一个第二时钟信号的下降沿产生多次随机扰动,或对多个第二时钟信号的下降沿分别产生随机扰动,以得到占空比不同的多个第二时钟信号即可。
本公开虽然以噪声产生器为例进行了说明,但是应该明白的是,本公开不限于此,在其他的实施方式中,也可以采用其他的方式对一个或多个时钟信号的下降沿时间进行控制,从而得到占空比不同的多个第二时钟信号。
例如,第一占空比调整子模块102还可以根据外界输入的控制信息直接设置每个时钟信号的占空比(可以通过软件设定)。
例如,第一占空比调整子模块102还可以利用延时器等器件对每个时钟信号的下降沿时间进行控制,从而得到占空比不同的多个第一时钟信号。
例如,第一占空比调整子模块102还可以利用随机数生成器生成的随机数对每个第二时钟信号的下降沿进行控制,从而得到占空比不同的多个第一时钟信号。
当然,以上描述是示例性的,不能视为对本公开的限制,并且,在其他的实现方式中,第一占空比调整子模块102还可以利用其他方式对第二时钟信号的占空比进行调整,以得到占空比不同的多个第一时钟信号。
以上介绍了利用第一时钟信号产生子模块101及第一占空比调整子模块102产生占空比不同的多个第一时钟信号的情况,第一时钟信号产生子模块101及第一占空比调整子模块102产生的多个第一时钟信号,相位可以相同。下面将对产生占空比不同,且相位也不同的多个第一时钟信号的方案进行介绍。
在一种可能的实施方式中,所述时钟信号产生模块10,可以包括:
第二时钟信号产生子模块103,用于利用所述数据或基础时钟信号产生相位不同的多个第三时钟信号;
第二占空比调整子模块104,电连接于所述第二时钟信号产生子模块103,用于对所述多个第三时钟信号的占空比进行调整,得到所述多个第一时钟信号,所述多个第一时钟信号的相位不同和/或占空比不同。
通过以上装置,本公开可以利用所述数据或基础时钟信号产生相位不同的多个第三时钟信号,对所述多个第三时钟信号的占空比进行调整,得到所述多个第一时钟信号,所述多个第一时钟信号的相位不同和/或占空比不同。
在一种可能的实施方式中,第二时钟信号产生子模块103可以是基于CDR实现,或基于其他方式实现的时钟信号产生器。本公开对第二时钟信号产生子模块103的具体实现方式不做限定,本领域技术人员可以根据需要选择相关技术中已有的时钟信号产生器,或者,可以根据需要进行设计,只要其可以利用所述数据或基础时钟信号产生相位不同的多个第三时钟信号即可。
在一种可能的实施方式中,所述对所述多个第三时钟信号的占空比进行调整,可以包括:
根据第M-N个时钟信号的上升沿时间确定第N个时钟信号的下降沿时间,从而确定第N个时钟信号的占空比,其中,M为第三时钟信号的总数,N<M,M、N均为正整数。
在一种可能的实施方式中,对多个第三时钟信号的占空比进行调整,可以是调整每个第三时钟信号的下降沿时间,当第二时钟信号产生子模块103产生M个第三时钟信号的情况下,每个第三时钟信号的相位不同,因此每个第三时钟信号上升沿的时间不同。
假设第二时钟信号产生子模块103对一个时钟信号进行M-1次延时,从而得到M个第三时钟信号,且在经过M-1次延时后,第M-1个第三时钟信号再经过一次延时得到的时钟信号(第M个)与第一个时钟信号重叠(N=1)。即,M可以为时钟信号的变化周期。
因此,在本示例中,根据第M-N个时钟信号的上升沿时间确定第N个时钟信号的下降沿时间,从而确定第N个时钟信号的占空比,可以多个第一时钟信号,且每个第一时钟信号的占空比不同。
当然,虽然本公开根据第M-N个时钟信号的上升沿时间确定第N个时钟信号的下降沿时间为例进行了说明,但是,应该明白的是,本领域技术人员也可以采用其他的方式确定每个时钟信号的下降沿时间,从而确定每个时钟信号的占空比,只要得到的每个第一时钟信号的占空比不同即可。例如,本领域技术人员可以不重复地从选择多个第三时钟信号的上升沿时间,以确定每个时钟信号的下降沿时间。
在一种可能的实施方式中,所述对所述多个第三时钟信号的占空比进行调整,可以包括:
利用随机数生成器(Pseudo Random Selector)产生随机数,以控制所述多个第三时钟信号的下降沿时间,对所述多个第三时钟信号的占空比进行调整。
可以假设每个随机数生成器产生的随机数不同,从而利用每个随机数对每个第三时钟信号的下降沿时间进行确定,得到占空比不同的多个第一时钟信号。
本公开可以先产生相位不同的多个第三时钟信号,然后对每个第三时钟信号的占空比进行调整,从而得到占空比不同且相位不同的多个第一时钟信号,也可以先产生占空比不同的多个第四时钟信号,再对每个第四时钟信号的相位进行调整,从而得到相位不同且占空比不同的多个第一时钟信号。
在一种可能的实施方式中,所述时钟信号产生模块,可以包括:
第三时钟信号产生子模块105,用于利用所述数据或基础时钟信号产生占空比不同的多个第四时钟信号;
相位调整子模块106,电连接于所述第三时钟信号产生子模块105,用于对所述多个第四时钟信号的相位进行调整,得到所述多个第一时钟信号,所述多个第一时钟信号的相位不同和/或占空比不同。
通过以上装置,本公开可以利用所述数据或基础时钟信号产生占空比不同的多个第四时钟信号,并对所述多个第四时钟信号的相位进行调整,得到所述多个第一时钟信号。
在一种可能的实施方式中,在第三时钟信号产生子模块105产生的多个第四时钟信号的相位可以相同,本公开的第三时钟信号产生子模块105可以是基于CDR实现,或基于其他方式实现的时钟信号产生器。在利用所述数据或基础时钟信号产生时钟信号时,本公开可以利用噪声产生器对时钟信号的下降沿进行随机扰动,从而得到所述多个第四时钟信号;或者,可以利用随机数生成器生成随机数对每个时钟信号的下降沿进行控制,从而得到所述多个第四时钟信号,还可以通过软件直接设置每个时钟信号的占空比。
应该明白的是,以上描述是示例性的,不应视为是对本公开的限制,在其他的实施方式中,本领域技术人员可以采取其他的方式产生相位相同、占空比不同的多个第四时钟信号,对此,本公开不做限制。
本公开对第三时钟信号产生子模块105的具体实现方式不做限定,本领域技术人员可以根据需要选择相关技术中已有的时钟信号产生器,或者,可以根据需要进行设计,只要其可以利用所述数据或基础时钟信号产生相位不同的多个第三时钟信号即可。
在一种可能的实施方式中,所述相位调整子模块106可以包括任意数目的延时器,以对每个第四时钟信号进行延时处理,得到不同相位、不同占空比的多个第一时钟信号。
以上对时钟信号产生模块10进行了介绍,下面对处理模块20进行介绍。
请继续参阅图2。
在一种可能的实施方式中,如图2所示,所述处理模块20,可以包括:
控制信号产生器201,电连接于所述数据选择器202的控制端(未示出),用于产生所述控制信号,其中,所述控制信号产生器201包括随机数生成器、向上计数器、向下计数器的任意一种。
数据选择器202,包括多个数据端、控制端及输出端(未示出),所述多个数据端用于输入所述多个第一时钟信号,所述控制端用于输入控制信号,所述输出端用于根据所述控制信号选择第一时钟信号输出。
本公开通过控制信号产生器201产生所述控制信号,控制数据选择器202选择第一时钟信号输出,以实现利用不同占空比和/或不同相位的第一时钟信号传输数据,从而可以降低EMI干扰,使得显示设备/显示组件显示清晰、准确的画面。
本公开以随机数生成器、向上计数器、向下计数器为例对控制信号产生器进行了示例性说明,应该明白的是,本公开不限于此,在其他的实施方式中,本领域技术人员可以利用其他已有器件或专门设计的器件实现控制信号产生器201的功能。
本公开对数据选择器202的具体实现方式不做限定,本领域技术人员可以根据需要选择合适的数据选择器。
下面将结合具体的示例对本公开的各种可能的实施方式进行说明,应该明白的是,以下对接收装置的描述是示例性的,不应视为是对本公开的限制。
应该说明的是,本公开虽然以相位相同的时钟信号及相位不同的时钟信号进行了描述,但是,在对时钟信号的相位进行调整时,无论是对相位相同的时钟信号的占空比进行调整,还是对相位不同的时钟信号进行调整,对占空比调整的实施方式可以通用,例如,对相位不同的时钟信号的占空比的调整的技术方案,可以应用于相位相同的情形,以对相位相同的时钟信号的占空比进行调整,从而得到多个第一时钟信号。对应的,对相位相同的时钟信号的占空比的调整的技术方案,也可以应用在相位不同的情形,以对相位不同的时钟信号占空比进行调整,从而得到多个第一时钟信号。
请参阅图3-1、图3-2、图3-3、图3-4、图3-5、图3-6、图3-7,图3-1、图3-2、图3-3、图3-4、图3-5、图3-6、图3-7示出了根据本公开实施方式的接收装置的示意图。
如图3-1、图3-2、图3-3、图3-4、图3-5、图3-6、图3-7所示,接收装置可以包括数据缓存器,将从TCON接收的数据依次缓存起来。
如图3-1所示,时钟信号产生器(时钟信号产生模块)可以根据从TCON接收的基础时钟信号CLK_IN产生不同占空比的多个第一时钟信号(CLK1,CLK2,..,CLKN),然后,数据选择器可以根据随机数生成器输出的随机数选择第一时钟信号输出,从而控制数据缓存器中的数据输出(例如,可以是先入先出FIFO的方式)。
在本示例中,多个第一时钟信号的相位可以是相同的。
如图3-2所示,时钟信号产生器(时钟信号产生模块)可以根据从TCON接收的基础时钟信号CLK_IN产生不同占空比的多个第一时钟信号(CLK1,CLK2,..,CLKN),然后数据选择器可以根据向上计数器输出的控制信号选择第一时钟信号输出,从而控制数据缓存器中的数据输出。
如图3-3所示,时钟信号产生器(时钟信号产生模块)可以根据从TCON接收的基础时钟信号CLK_IN产生不同占空比的多个第一时钟信号(CLK1,CLK2,..,CLKN),然后数据选择器可以根据向下计数器输出的控制信号选择第一时钟信号输出,从而控制数据缓存器中的数据输出。
如图3-4所示,时钟信号产生器(时钟信号产生模块)可以根据从TCON接收的基础时钟信号CLK_IN产生一个时钟信号CLK,然后利用噪声产生器对时钟信号CLK的下降沿进行多次扰动,得到不同占空比的时钟信号CLK_OUT(CLK1,CLK2,..,CLKN)。
在一个示例中,噪声产生器可以对时钟信号CLK的下降沿进行多次扰动,得到不同占空比的第一时钟信号(CLK1,CLK2,..,CLKN),然后利用数据选择器选择第一时钟信号输出(未示出)。
在一个示例中,噪声产生器可以在每需要输出一个数据的情况下,就对时钟信号CLK的下降沿进行一次扰动,从而得到多个第一时钟信号。
在一个示例中,时钟信号产生器也可以利用CLK_IN产生多个时钟信号,噪声产生器可以多每个产生的时钟信号进行扰动,从而得到不同占空比的第一时钟信号(CLK1,CLK2,..,CLKN)。
当然,应该明白的是,以上描述是示例性的,不应视为是对本公开的限制。
如图3-5所示,时钟信号产生器(时钟信号产生模块)可以根据从TCON接收的数据Data产生不同占空比的多个第一时钟信号(CLK1,CLK2,..,CLKN),然后数据选择器可以根据随机数生成器输出的随机数选择第一时钟信号输出,从而控制数据缓存器中的数据输出。
在本示例中,多个第一时钟信号的相位可以是相同的。
如图3-6所示,时钟信号产生器(时钟信号产生模块)可以根据从TCON接收的数据Data产生不同占空比的多个第一时钟信号(CLK1,CLK2,..,CLKN),从而控制数据缓存器中的数据输出。
在本示例中,多个第一时钟信号的相位可以是不同的。
在一个示例中,时钟信号产生器可以利用Data先产生多个相位不同的时钟信号,再对每个时钟信号的占空比进行设置,从而得到不同占空比、不同相位的多个第一时钟信号。
在一个示例中,时钟信号产生器可以利用Data先产生多个占空比不同的时钟信号,再对每个时钟信号的相位进行设置,从而得到不同占空比、不同相位的多个第一时钟信号。
在一个示例中,时钟信号产生器可以利用Data在产生多个相位不同的时钟信号的同时,对每个时钟信号的占空比进行设置,从而得到不同占空比、不同相位的多个第一时钟信号。
当然,应该明白的是,以上描述是示例性的,不应视为是对本公开的限制。
如图3-7所示,时钟信号产生器(时钟信号产生模块)可以根据从TCON接收的数据Data产生不同相位的多个时钟信号,然后利用随机数生成器产生的随机数对多个时钟信号的占空比分别进行调整(例如,根据随机数确定每个时钟信号的下降沿),得到多个不同占空比、不同相位的第一时钟信号,从而控制数据缓存器中的数据输出。
以上介绍了本公开接收装置的各个示例,但是,以上描述并非穷举,不应视为是对本公开的限制。
请参阅图4,图4示出了根据本公开一实施方式的利用接收装置的效果示意图。
以接收装置输出的数据驱动源极驱动器为例,可以看出,在主频为100MHz的情况下,利用传统方式产生的EMI干扰为-75.3dB,而利用本公开的接收装置驱动源极驱动器产生的EMI干扰为-77.2dB,利用本公开所述的装置,可以在100MHz降低1.9dB的干扰,将1.9dB进行转换(10^(1.9/20)=1.244),因此,通过模拟对电流做FFT可以确认主频的EMI可降低约19.6%(1-1/1.244),可见,相较于相关技术,本公开提出的接收装置具有较大的降低EMI干扰的作用。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (13)
1.一种接收装置,其特征在于,所述装置包括:
时钟信号产生模块,用于基于接收的数据或基础时钟信号产生占空比不同的多个第一时钟信号;
处理模块,电连接于所述时钟信号产生模块,用于利用所述多个第一时钟信号传输所述数据,
所述时钟信号产生模块,包括:
第二时钟信号产生子模块,用于利用所述数据或基础时钟信号产生相位不同的多个第三时钟信号,包括:对所述数据或基础时钟信号中的时钟信号进行M-1次延时,得到M个第三时钟信号,其中,该时钟信号在经过M-1次延时后,第M-1个第三时钟信号再经过一次延时得到的时钟信号与第一个时钟信号重叠;
第二占空比调整子模块,电连接于所述第二时钟信号产生子模块,用于对所述多个第三时钟信号的占空比进行调整,得到所述多个第一时钟信号,包括:根据第M-N个时钟信号的上升沿时间确定第N个时钟信号的下降沿时间,从而确定第N个时钟信号的占空比,其中,M为第三时钟信号的总数,N<M,M、N均为正整数,其中,所述多个第一时钟信号的相位不同和/或占空比不同。
2.根据权利要求1所述的装置,其特征在于,所述时钟信号产生模块包括:
第一时钟信号产生子模块,用于利用所述数据或基础时钟信号产生一个或多个第二时钟信号;
第一占空比调整子模块,电连接于所述第一时钟信号产生子模块,用于调整所述一个或多个第二时钟信号的占空比,得到所述多个第一钟信号。
3.根据权利要求2所述的装置,其特征在于,在所述第二时钟信号为一个的情况下,所述第一占空比调整子模块,还用于利用噪声产生器对所述一个第二时钟信号的下降沿产生多次随机扰动,得到所述多个第一时钟信号。
4.根据权利要求2所述的装置,其特征在于,在所述第二时钟信号为多个的情况下,所述第一占空比调整子模块,还用于利用噪声产生器对所述多个第二时钟信号的下降沿分别产生随机扰动,得到所述多个第一时钟信号。
5.根据权利要求1所述的装置,其特征在于,所述对所述多个第三时钟信号的占空比进行调整,包括:
利用随机数生成器产生随机数,以控制所述多个第三时钟信号的下降沿时间,对所述多个第三时钟信号的占空比进行调整。
6.根据权利要求1所述的装置,其特征在于,所述时钟信号产生模块,包括:
第三时钟信号产生子模块,用于利用所述数据或基础时钟信号产生占空比不同的多个第四时钟信号;
相位调整子模块,电连接于所述第三时钟信号产生子模块,用于对所述多个第四时钟信号的相位进行调整,得到所述多个第一时钟信号,所述多个第一时钟信号的相位不同和/或占空比不同。
7.根据权利要求1所述的装置,其特征在于,所述处理模块,包括:
数据选择器,包括多个数据端、控制端及输出端,所述多个数据端用于输入所述多个第一时钟信号,所述控制端用于输入控制信号,所述输出端用于根据所述控制信号选择第一时钟信号输出。
8.根据权利要求7所述的装置,其特征在于,所述处理模块,还包括:
控制信号产生器,电连接于所述数据选择器的控制端,用于产生所述控制信号,其中,所述控制信号产生器包括随机数生成器、向上计数器、向下计数器的任意一种。
9.根据权利要求1-8任一项所述的装置,其特征在于,所述时钟信号产生模块还用于从时间控制器TCON接收所述数据和/或所述基础时钟信号。
10.一种驱动芯片,其特征在于,所述芯片包括:
如权利要求1-9任一项所述的接收装置;
多个源极驱动器。
11.一种显示装置,其特征在于,所述显示装置包括:
显示组件;
如权利要求10所述的驱动芯片,或,如权利要求1-9任一项所述的接收装置。
12.根据权利要求11所述的显示装置,其特征在于,所述显示组件包括液晶显示组件、发光二极管显示组件、有机发光二极管显示组件、微发光二极管显示组件的至少一种。
13.一种电子设备,其特征在于,所述电子设备包括如权利要求11或12所述的显示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910785181.6A CN110459161B (zh) | 2019-08-23 | 2019-08-23 | 接收装置、驱动芯片、显示装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910785181.6A CN110459161B (zh) | 2019-08-23 | 2019-08-23 | 接收装置、驱动芯片、显示装置及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110459161A CN110459161A (zh) | 2019-11-15 |
CN110459161B true CN110459161B (zh) | 2023-04-07 |
Family
ID=68488856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910785181.6A Active CN110459161B (zh) | 2019-08-23 | 2019-08-23 | 接收装置、驱动芯片、显示装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110459161B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113963651A (zh) * | 2021-11-10 | 2022-01-21 | 集创北方(珠海)科技有限公司 | 数据接收电路、显示驱动芯片及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008032701A1 (en) * | 2006-09-13 | 2008-03-20 | Nec Corporation | Clock adjusting circuit and semiconductor integrated circuit device |
CN104143975A (zh) * | 2014-08-01 | 2014-11-12 | 西安华芯半导体有限公司 | 一种dll延时链及减小延时锁相环时钟占空比失真的方法 |
CN105406838A (zh) * | 2015-12-02 | 2016-03-16 | 重庆西南集成电路设计有限责任公司 | 数字倍频电路及修正时钟占空比的方法 |
CN105577142A (zh) * | 2016-02-26 | 2016-05-11 | 昆腾微电子股份有限公司 | 时钟占空比调整装置及方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002072973A (ja) * | 2000-08-29 | 2002-03-12 | Fujitsu Ltd | クロック信号生成回路及び表示装置 |
JP3779687B2 (ja) * | 2003-01-29 | 2006-05-31 | Necエレクトロニクス株式会社 | 表示装置駆動回路 |
JP2004348573A (ja) * | 2003-05-23 | 2004-12-09 | Renesas Technology Corp | クロック生成回路およびそれを含むシステム |
CN104980126A (zh) * | 2014-04-01 | 2015-10-14 | 中兴通讯股份有限公司 | 一种时钟占空比调整电路及多相位时钟产生器 |
CN105719612B (zh) * | 2016-04-08 | 2018-08-14 | 深圳市华星光电技术有限公司 | 液晶面板的驱动电路及其驱动方法 |
US20180040267A1 (en) * | 2016-08-04 | 2018-02-08 | Raydium Semiconductor Corporation | Display apparatus and driving circuit thereof |
CN108123705B (zh) * | 2016-11-29 | 2021-01-19 | 比亚迪股份有限公司 | 信号的同步控制方法和装置 |
-
2019
- 2019-08-23 CN CN201910785181.6A patent/CN110459161B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008032701A1 (en) * | 2006-09-13 | 2008-03-20 | Nec Corporation | Clock adjusting circuit and semiconductor integrated circuit device |
CN104143975A (zh) * | 2014-08-01 | 2014-11-12 | 西安华芯半导体有限公司 | 一种dll延时链及减小延时锁相环时钟占空比失真的方法 |
CN105406838A (zh) * | 2015-12-02 | 2016-03-16 | 重庆西南集成电路设计有限责任公司 | 数字倍频电路及修正时钟占空比的方法 |
CN105577142A (zh) * | 2016-02-26 | 2016-05-11 | 昆腾微电子股份有限公司 | 时钟占空比调整装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110459161A (zh) | 2019-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101466850B1 (ko) | 데이터 전송 장치 | |
KR100856123B1 (ko) | Emi 방출을 감소시킬 수 있는 데이터 처리장치와 그방법 | |
JP2023504128A (ja) | 信号生成装置、駆動チップ、表示システム及びled表示の駆動方法 | |
US9613665B2 (en) | Method for performing memory interface control of an electronic device, and associated apparatus | |
JP2017112427A (ja) | 受信回路、表示ドライバ及び表示装置 | |
US20060092100A1 (en) | Display controlling device and controlling method | |
JP2009164718A (ja) | 出力バッファ回路、差動出力バッファ回路、調整回路及び調整機能付き出力バッファ回路並びに伝送方法 | |
CN110867154A (zh) | 包括振荡器频率控制器的显示驱动器集成电路 | |
US10192515B2 (en) | Display device and data driver | |
JP2004233581A (ja) | 表示装置駆動回路 | |
CN110459161B (zh) | 接收装置、驱动芯片、显示装置及电子设备 | |
CN113948030A (zh) | 一种显示信号产生装置、驱动装置、显示装置 | |
CN106935174B (zh) | 栅极驱动集成电路及包括栅极驱动集成电路的显示装置 | |
US9354274B2 (en) | Circuit test system electric element memory control chip under different test modes | |
JP2013009118A (ja) | 差動入力インターフェース回路、表示ドライバic、表示パネルモジュールおよび画像表示装置 | |
TWI420535B (zh) | 降低記憶體存取所引起之電磁干擾之積體電路及其方法 | |
WO2012017732A1 (ja) | 送信装置、受信装置および送受信システム | |
KR101552983B1 (ko) | 액정표시장치의 구동회로 및 구동방법 | |
JP2011097354A (ja) | 伝送装置、信号送信装置、信号受信装置及び伝送方法、信号送信方法、信号受信方法 | |
US20230018128A1 (en) | Power management integrated circuit and its driving method | |
JP2007243601A (ja) | 半導体集積回路 | |
KR20100077736A (ko) | 평판 표시 소자의 확산 스펙트럼 클럭킹 인터페이스 장치 | |
US10943518B2 (en) | Timing control circuit and operating method thereof | |
KR102504613B1 (ko) | 표시 장치 및 이의 구동 방법 | |
JP2002072973A (ja) | クロック信号生成回路及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |