CN110431526A - 用于自动化动态字线开始电压的设备与方法 - Google Patents

用于自动化动态字线开始电压的设备与方法 Download PDF

Info

Publication number
CN110431526A
CN110431526A CN201780088421.6A CN201780088421A CN110431526A CN 110431526 A CN110431526 A CN 110431526A CN 201780088421 A CN201780088421 A CN 201780088421A CN 110431526 A CN110431526 A CN 110431526A
Authority
CN
China
Prior art keywords
memory device
page
block
wordline
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780088421.6A
Other languages
English (en)
Other versions
CN110431526B (zh
Inventor
D·斯里尼瓦桑
J·M·蔡
A·摩哈马萨德
T·M·格伦济基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110431526A publication Critical patent/CN110431526A/zh
Application granted granted Critical
Publication of CN110431526B publication Critical patent/CN110431526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

本发明涉及用于自动化动态字线开始电压ADWLSV的设备及方法。实例设备包含控制器及存储器装置。所述存储器装置经配置以在所述存储器装置内部维持所述存储器装置中的数个开放块的状态。所述状态可包含在所述相应数目个开放块中起始编程操作。响应于从所述控制器接收引导对字线的所述编程操作的起始的请求，确定相对于与所述字线相关联的其它存储器单元群组而首先编程的与所述字线相关联的存储器单元群组，且在包含于开放块的所述状态中的情况下，维持所述存储器单元群组在其下是待编程的第一群组的电压。

Description

用于自动化动态字线开始电压的设备与方法
技术领域
本发明大体上涉及半导体存储器及方法，且更特定来说，涉及用于一种自动化动态字线开始电压的设备及方法。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性存储器及非易失性存储器。易失性存储器可需要电力来维持其数据且尤其包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)。非易失性存储器可通过在未通电时保留所存储的数据而提供永久数据，且可尤其包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)及磁阻随机存取存储器(MRAM))。
存储器装置可被组合在一起以形成存储器***的存储容量，例如固态驱动器(SSD)。固态驱动器可包含非易失性存储器(例如NAND快闪存储器及NOR快闪存储器)，及/或可包含易失性存储器(例如DRAM及SRAM)，以及各种其它类型的非易失性及易失性存储器。
SSD可用于取代硬盘驱动作为计算机的主存储容量，这是因为固态驱动器可在性能、大小、重量、耐用性、操作温度范围及电力消耗方面优于硬驱动。例如，SSD可归因于其无移动部件(其可避免与磁盘驱动相关联的搜索时间、延时及其它机电延迟)而具有比磁盘驱动优异的性能。
应用到存储器装置(例如SSD)的存储器单元的积累编程及擦除(P/E)循环可导致所述存储器单元的编程时间随着P/E循环的数目增加而变得更快。所述存储器单元相对于在第一P/E循环附近使用的编程电压变得以逐渐减小的编程电压编程可促成所述编程时间变得更快。因而，在所述存储器单元的使用寿命内将字线开始电压匹配到编程速度的尝试可为有用的。
附图说明
图1是根据本发明的数个实施例的呈用于执行自动化动态字线开始电压(ADWLSV)操作的计算***形式的设备的框图。
图2是根据本发明的数个实施例的呈经配置以执行ADWLSV操作的存储器装置形式的设备的框图。
图3是根据本发明的数个实施例的呈经配置以执行ADWLSV操作的多平面存储器装置形式的设备的框图。
图4说明表，所述表说明根据本发明的数个实施例的经组合成超级块的多平面存储器装置的特定存储器单元块的实例。
图5说明表，所述表说明根据本发明的数个实施例的在所述多平面存储器装置内部维持的ADWLSV开放块列表的实例。
图6说明表，所述表说明根据本发明的数个实施例的在主机内部维持的设置特征接口的实例。
具体实施方式
本发明涉及用于自动化动态字线开始电压(ADWLSV)的设备及方法。如本文中所描述，字线开始电压希望意味着施加到字线(在本文中也称为“存取线”)用于编程(例如，执行写入操作到)与所述字线相关联(例如，耦合到所述字线)的存储器单元的开始电压(例如，选自一序列脉冲电压)。
实例设备包含控制器及存储器装置。所述存储器装置经配置以在所述存储器装置内部维持所述存储器装置中的数个开放块的状态。所述状态可包含在相应数目个开放块起始的编程操作。响应于从所述控制器接收引导对字线的所述编程操作的起始的请求，确定相对于与所述字线相关联的其它存储器单元群组而首先编程的与所述字线相关联的存储器单元群组，且包含于开放块的状态中的情况下，维持在其下所述存储器单元群组是待编程的第一群组的电压。
在数个实施例中，所述第一存储器单元群组在其下编程的所述电压可包含在其下所述第一存储器单元群组首先超过编程阈值的电压。所述编程阈值可(例如)是在存储器单元群组(例如，页)中转变(例如，从0到1，或反之亦然)到或超过阈值数目的单电平单电平单元(SLC)的数目。在数个实施例中，所述阈值数目可为总数目个存储器单元的特定数目个存储器单元及/或所述存储器单元的百分比以及其它可能阈值。
在本发明的以下详细描述中，参考形成本发明的一部分的附图，且在附图中以说明方式展示可如何实践本发明的数个实施例。这些实施例被足够详细地描述以使所属领域的一般技术人员能够实践本发明的所述实施例，且应理解可利用其它实施例；及可在不脱离本发明的范围的情况下作出过程、电及/或结构变化。
如本文中所使用，“数个”特定事物可指代此类事物中的一或多者(例如，数个存储器装置可指代一或多个存储器阵列)。“多个”希望指代一个以上此类事物。此外，可以允许意义(即，具有可能，能够)而非以强制性意义(即，必须)贯穿本申请案使用字“可(can/may)”。术语“包含”及其衍生词意味着“包含(但不限于)”。术语“耦合(coupled及coupling)”意味着直接或间接物理上连接或存取及移动(传输)命令及/或数据，如适用于上下文。
本文中的图遵循编号惯例，其中第一数字或前几个数字对应于图编号且其余数字识别图式中的元件或组件。可通过使用类似数字而识别不同图之间的类似元件或组件。例如，104可指代图1中的元件“04”，且类似元件可在图2中被称为204。如将了解，在本文中的各种实施例中所展示的元件可新增、交换及/或免除以便提供本发明的数个额外实施例。另外，如将了解，图中所提供元件的比例及相对尺度希望说明本发明的实施例，且不应被理解为限制意义。
图1是根据本发明的数个实施例的呈用于ADWLSV的计算***100形式的设备的框图。如本文中所使用，主机(例如，102)、存储器装置***(例如，104)、主机控制器(例如，***控制器118)、存储器装置控制器(例如，装置控制器120)或ADWLSV开放块列表(例如，122)也可各自被单独视为“设备”。
计算***100包含通过装置接口108耦合到主机102的存储器装置***104(例如，SSD)。如本文中所使用，“耦合到”希望指代组件之间的连接，其可为间接通信连接或直接通信连接(例如，无中介组件)，无论有线或无线，包含例如电、光学、磁性等的连接。存储器装置***104可(例如)为使用数个SSD实施的固态存储设备。除在所述主机内部的所述控制器(例如，***控制器118)外，计算***100可包含在存储器装置***104内部的控制器(例如，装置控制器120)。装置控制器120可经由数个适合存储器接口(未展示)耦合到存储器装置***104中的数个存储器资源。在数个实施例中，所述存储器资源可包含数个SSD存储器资源，例如易失性存储器装置124及/或非易失性存储器装置126。
应用到所述存储器装置(例如SSD)的存储器单元的P/E循环越多，针对所述存储器单元的编程时间(例如，如通过实耗时间、速度及/或编程速率测量)可相对于在所述存储器装置的使用寿命中的第一P/E循环附近的编程时间变得越快。所述存储器单元变得相对于在所述第一P/E循环附近使用的编程电压以逐渐减小的编程电压编程可促成所述编程时间变得更快。所述编程时间可进一步受施加到所选择的字线以达到针对所述存储器单元的阈值电压(Vt)(例如，所述Vt也可在减小)的数个编程脉冲的影响。
在一些现有实施方案中，固定字线开始电压可被设置为经预计以在所述存储器单元的经预计最后P/E循环附近使用的电压。在一些现有实施方案中，可贯穿所述存储器装置的使用寿命使用相同数目个编程脉冲以维持针对所述存储器单元的恒定编程时间。然而，在各种考虑中，与存储器单元的不同分组相关联及/或在字线的不同位置处(例如，如本文中所描述的页、块、超级块)的存储器单元的Vt可在所述存储器装置的使用寿命中的相同点处变化，借此影响针对存储器的所述不同分组及/或所述字线的所述不同位置处的适当字线开始电压。
贯穿所述存储器装置的使用寿命，本文中所描述的所述ADWLSV将字线开始电压动态地匹配到与所述字线相关联的所述存储器单元。所述匹配可包含(例如)对存储器单元群组(例如，存储器单元页)的Vt移动进行动态地取样(例如，通过施加脉冲电压序列)。此可通过所述存储器装置(例如，而非主机)跟踪与所述字线相关联的所述存储器单元的Vt且相应地动态地调整(例如，增加)所述字线开始电压而改进(例如，减小)所述编程时间。
例如，可通过增加所述字线开始电压以更接近地匹配与所述字线相关联及/或在页块中的待编程的第一(例如，最快)存储器单元群组(例如，页)且针对其它页使用相同的增加的字线开始电压而减小所述编程时间。针对待编程的所述第一页确定适当字线开始电压可允许绕过(例如，跳过)脉冲电压序列中的较低字线开始电压，借此将所述字线开始电压增加到更接近待编程的所述第一页的字线开始电压。如本文中所描述，利用针对待编程的所述第一页确定的增加的字线开始电压可实现不利用所述脉冲电压序列来确定针对与相同字线相关联及/或在相同块中的其它页的适当字线开始电压。此外，利用待编程的第一页指示有效用于编程所述第一页的所述脉冲电压序列的低(例如，最低)脉冲电压被所选择的作为针对所有页的字线开始电压，借此减小过冲针对其它页的存储器单元的Vt的可能性。
ADWLSV开放块列表(例如，122)可与在存储器装置***104内部的装置控制器120相关联(例如，形成为其部分)。在数个实施例中，条目可存储于ADWLSV开放块列表中(例如，如在522处所展示且结合图5所描述)直到被移除(例如，擦除)。
与现有方法比较，本发明的数个实施例可提供例如改进对存储器单元群组(例如，页、块及/或超级块)的编程性能(例如，写入、读取、擦除、更新操作以及对存储器单元执行的其它可能编程操作)的益处。如本文中所描述，块可指代经配置以存储多个数据页(例如，逻辑页)的物理存储器单元块。
“开放”块可指代物理存储器单元块，其中响应于接收引导对耦合到所述块的字线的编程操作的起始(例如，起始写入操作的命令)的请求，存储经起始编程操作的指示符(例如，条目)以记录所述块是开放的。在数个实施例中，所述块及/或超级块可保持开放直到所述块及/或所述超级块中的最后页被编程，接收引导对已经编程块及/或超级块的第一页的编程操作的起始的请求(例如，写入命令)，及/或接收移除(例如，清除、擦除、覆写)块及/或超级块的特定条目的命令。
在数个实施例中，超级块可指代在多平面存储器装置中作为与字线相关联的第一页群组的第一平面中的第一块及作为与所述字线相关联的第二页群组的第二平面中的第二块。如本文中所使用，可利用例如第一、第二等的术语来区分一个元件与类似元件(例如，多平面存储器装置的所述平面)，且可不(如适合于上下文)表示此类元件的序数序列及/或此元件在此类元件的序列中的位置(例如，“第一块”的引述可不意味着所述块是块序列的开始或结束处的第一块)。另外，多平面存储器装置可包含两个以上平面(例如，如343处所展示及结合图3所描述的四个平面)。例如，在数个实施例中，多平面存储器装置可包含2、4、8、16等个平面以及其它可能数目个平面。
在数个实施例中，可经由主机控制器(例如，***控制器118)将引导所述编程操作的起始的所述请求从主机102发布到存储器装置控制器(例如，装置控制器120)。设置特征接口(例如，119)可与***控制器118相关联(例如，形成为其部分)。在619处展示且结合图6描述设置特征接口119的实施例。
实例主机102可包含膝上型计算机、个人计算机、数码相机、数字记录及播放装置、移动电话、PDA(个人数字助理)、存储器卡读取器及接口集线器以及其它主机***。主机接口106可包含串行高级技术附件(SATA)、***组件互连快速(PCIe)或通用串行总线(USB)以及用于与主机组件交互的其它连接器及接口。一般来说，与装置接口108组合的主机接口106可提供用于在存储器装置***104与主机102之间传递控制、地址、数据及其它信号的接口。
主机102可包含耦合到存储器及总线控制107的数个处理器105(例如，并行处理器、协同处理器、中央处理单元(CPU)等)。处理器105可为(例如)数个微处理器或一些其它类型的控制电路，例如数个专用集成电路(ASIC)。计算***100的其它组件也可具有处理器。存储器及总线控制107可具有耦合到其的存储器116及/或其它组件。在此实例中，存储器及总线控制107耦合到主机存储器116，其在数个实施例中可包含易失性存储器(例如，DRAM)及/或非易失性存储器(例如，NAND)以及其它类型的存储器。在此实例中，***设备及总线控制109可耦合(例如，经由主机接口106)到主机存储器116、快闪驱动(未展示)(例如，经由通用串行总线(USB)接口)、非易失性存储器主机控制接口(NVMHCI)快闪存储器(未展示)及/或存储器装置***104(例如，经由***控制器118且通过装置接口108)。在数个不同计算***中，存储器装置***104可作为硬盘驱动(HDD)的补充或替代而使用。图1中所说明的计算***100是此***的一个实例；然而，本发明的实施例不限于图1中所展示的配置。
作为一个实例，存储器装置***104可为SSD。存储器装置***104可包含经由总线耦合到数个存储器资源(例如，易失性存储器装置124及/或非易失性存储器装置126)的装置控制器120(例如，存储器控制电路、固件及/或软件)。结合图2及3进一步描述SSD存储器资源的实例。在232处展示且结合图2描述用于将装置控制器120耦合到单个单元存储器装置230的总线(例如，引脚)的实例(例如，作为输入/输出(I/O)线I/O 0、I/O 1…、I/O 7，但此类I/O线的数目不限于8个I/O线)。在342处展示且结合图3描述用于将装置控制器120耦合到多平面存储器装置340(包含多个平面343)的总线(例如，引脚)的实例(例如，作为数据(DQ)总线DQ 0、DQ 1、…、DQ 7，尽管此类DQ总线的数目不限于8个I/O线)。通过实例呈现图2中所展示的具有I/O线232的单个单元存储器装置230及图3中所展示的具有DQ总线342的多平面存储器装置340；然而，本发明的实施例不限于总线的这些实例。
***控制器118包含用于与主机102通信的主机接口106及在易失性存储器资源124及/或非易失性存储器资源126中经由总线232及/或342以及其它可能性与刚刚所描述的存储器装置230及/或340通信的装置接口108。各种总线也可在存储器装置140及/或其装置控制器120与***控制器118之间发送及/或接收各种信号(例如，尤其数据信号、控制信号及/或地址信号)。
尽管图1中所说明的实例包含充当总线的单个装置接口108，但存储器装置***104可包含单独数据总线(DQ总线)、控制总线及/或地址总线。此类总线可具有各种类型的总线结构，包含(但不限于)与以下相关的总线结构：开放NAND快闪接口(ONFI)、紧凑快闪接口、多媒体卡(MMC)、安全数字(SD)、CE-ATA、工业标准架构(ISA)、微通道架构(MSA)、扩展ISA(EISA)、智能型驱动电子装置(IDE)、VESA局部总线(VLB)、***组件互连(PCI)、卡片总线、通用串行总线(USB)、高级图形端口(AGP)、个人计算机存储器卡国际协会总线(PCMCIA)、火线(IEEE 1394)及小型计算机***接口(SCSI)。***控制器118可经配置以支持与存储器装置***140相关联的各种数据接口类型(NV-DDR、NV-DDR2、NV-DDR3等)。
在数个实施例中，***控制器118可包含转译组件(未展示)，所述转译组件可为(例如)与在主机102与存储器装置***104之间的逻辑-物理地址转译相关联的快闪转译层(FTL)。例如，所述转译组件可包含逻辑块地址(LBA)到物理块地址(PBA)的映射表。本文中所描述的页、块、平面、超级块及/或相关联字线也可从逻辑地址映射到物理地址(例如，通过装置控制器120)。例如，如表中记录所展示且结合图4及5所描述的超级块446及551、块552及平面443的状态可各自包含到其物理地址的链路，其与到与所述物理地址相关联(例如，耦合)的所述字线中的每一者的地址组合。尽管图1中未展示，但装置控制器120还可包含实施为硬件、固件及/或软件且与存储器装置***104的管理相关联的各种其它组件。
图2是根据本发明的数个实施例的呈经配置以执行ADWLSV操作的存储器装置230形式的设备的框图。图2中所说明的存储器装置230展示可在数个实施例中用于执行ADWLSV操作的单个单元存储器装置的实例，如本文中所描述。存储器装置230可经配置为易失性存储器资源(例如，DRAM以及其它易失性存储器装置配置)或为非易失性存储器资源(例如，NAND以及其它非易失性存储器装置配置)。
如结合图1所描述，图2中所说明的存储器装置230可包含数个总线232(例如，I/O0、I/O 1、…、I/O 7)，其用于耦合到在包含存储器装置230的存储器装置***104内部的装置控制器120(例如，用于如通过在主机102内部的***控制器118经由装置接口106引导的编程操作的输入及/或输出)。在数个实施例中，存储器装置230可包含多个块，如本文中所描述。作为一个实例，单个块(例如，231)可包含与数个字线(未展示)相关联的64个页。在此实例中，各自与单个字线相关联的八个页针对单个块231产生64个页，其中每一字线耦合到单个总线(例如，图2中的八个总线232)。在数个实施例中，每一页可具有2048(2K)字节的数据存储容量且存储器装置230可具有1024(1K)个块；然而，本发明的实施例不限于图2中所展示的配置。
结合图2所描述的每一字线可耦合到总线232。在数个实施例中，每一总线可耦合到一或多个字线。例如，每总线232的多个字线可在块231中经垂直定向(例如，堆叠)以形成总线数目(例如，图2中的八个)乘以每总线232的多个字线数目的倍数作为每块231的字线数目。
图3是根据本发明的数个实施例的呈经配置以执行ADWLSV操作的多平面存储器装置340形式的设备的框图。图3中所说明的多平面存储器装置340展示可在数个实施例中用于执行ADWLSV操作的四平面存储器装置(例如，如343处所展示的平面0、平面1、平面2及平面3，尽管实施例可包含2、4、8、16等个平面)的实例。多平面存储器装置340的多个平面的组合可被称为逻辑单元(LUN)。多平面存储器装置340可经配置为易失性存储器资源(例如，DRAM以及其它易失性存储器设备配置)或为非易失性存储器资源(例如，NAND以及其它非易失性存储器装置配置)。为明确起见，下文在非易失性NAND配置中描述图3中所说明的多平面存储器装置340。
在数个实施例中，LUN 340可提供结合图1所展示且描述的存储器装置***104的存储容量。平面343可为裸片或芯片，其在被组合时可被称为LUN 340。例如，平面343可为各自包含数个裸片的多芯片封装(MCP)。所述裸片可为(例如)包含数个NAND快闪存储器单元阵列及相关联***电路(例如，写入电路、读取电路、I/O电路、缓冲器等)的NAND裸片。
如结合图1所描述，图3中所说明的LUN 340可包含用于耦合到在存储器装置***104内部的装置控制器120的数个总线342(例如，数据总线DQ 0、DQ 1、…、DQ 7)(例如，用于如通过在主机102内部的***控制器118经由装置接口106引导的编程操作的输入及/或输出)。在数个实施例中，存储器平面343中的每一者可包含多个块，如本文中所描述。作为一个实例，每一平面中的单个块(例如，341)可包含与数个字线(未展示)相关联的128个页。在此实例中，各自与单个字线相关联的16个页针对每一平面343中的单个块341产生128个页，其中每一字线耦合到单个总线(例如，图3中的八个总线342)。在数个实施例中，每一页可具有8192(8K)字节的数据存储容量且LUN 340的每一平面343可具有2048(2K)个块。如图3中所说明，LUN的所述平面的组合可包含8192(8K)个块(4个平面乘以每平面2048个块等于8192个块)；然而，本发明的实施例不限于图3中所展示的配置。
***控制器118及/或装置控制器120可将LUN 340的所述块(连同其中的所述页)的组合寻址为单个单元(例如，超级块，如446处所展示且结合图4所描述)。例如，针对图3中所展示的包含8192个块的四个平面LUN 340，平面0可包含块0、4、…、8188，平面1可包含块1、5、…、8189，平面2可包含块2、6、…、8190及平面3可包含块3、7、…、8191。因此，作为一个实例，超级块可寻址于对应平面0、1、2及3的块0、块1、块2及块3处用于执行编程操作，其包含执行ADWLSV操作。
结合图3所描述的每一字线可耦合到总线342。在数个实施例中，每一总线可耦合到一或多个字线。例如，每总线342的多个字线可在每一平面343的每一块341中经垂直定向(例如，堆叠)以形成总线数目(例如，图3中的八个)乘以每总线342的多个字线数目的倍数作为每块341的字线数目。
在图3中所展示的实例中，每一块0、1、…、8191及/或由来自时钟0、1、2及3中的每一者的块形成的超级块包含可作为一单元一起被擦除的存储器单元(例如，每一物理块中的所述单元可作为一擦除单元以基本上同时的方式被擦除)。每一块可包含可各自耦合到相应字线(例如，存取线)的数个存储器单元物理行。每一块中的行的数目可为32、64、128，但实施例不限于特定数目个行，其可被统称为每块的行。
如所属领域的一般技术人员将了解，耦合到字线的每一行可包含单元的数个物理页。单元的物理页可指代可一起或作为功能群组被编程及/或写入的数个存储器单元。例如，每一行可包含单元的多个物理页(例如，偶数页与耦合到偶数个位线的单元相关联且奇数页与耦合到奇数个位线的单元相关联)。另外，针对包含多电平单元的实施例，物理页可存储多个数据逻辑页，其中在物理页中的每一单元朝向逻辑下部页贡献一位，朝向逻辑上部页贡献一位且朝向相应数目个逻辑中间页贡献一或多个位。
在数个实施例中，经描述为针对图2中所说明的存储器装置230及/或图3中所说明的LUN 340的实例存储器资源的NAND存储器装置可包含NAND裸片(例如，NAND快闪阵列)，所述NAND裸片具有经配置以存储单个数据单元(例如，一个位)的单电平单元(SLC)及/或经配置以存储一个以上数据单元的多电平单元(MLC)。另外，所述单元可能可经由各种不同编程过程编程，其可取决于每单元存储的数据单元的数量；然而，经配置以存储每单元的特定数量的数据单元(例如，2个位、3个位、4个位等)的单元可能可经由不同编程过程编程。例如，3位MLC可能可经由两阶段编程过程(例如，4-8过程，其中第一编程阶段基于下部页及中间页数据状态将所述单元的阈值电压从擦除状态放置于四个分布中的一者中且其中第二编程阶段基于上部页数据状态将所述单元的阈值电压从四个分布中的一者放置于八个分布中的一者中)或三阶段编程过程(例如，2-4-8过程)编程。
本发明的实施例不限于图3中所展示的实例。例如，根据本发明的实施例的存储器***可包含每LUN 340四个以上或四个以下平面343且不限于特定存储器阵列架构(例如，NAND、NOR、DRAM、PCM等)。另外，尽管图1中展示每存储器装置***的一个装置控制器120，但实施例可包含图2中的每存储器装置230的装置控制器120及/或图3中每LUN 340或其平面343的装置控制器120(例如，每NAND裸片的一个控制器)。
存储器装置230及/或340连同存储器装置***104的装置控制器120经配置以跟踪及/控制编程操作(例如，写入操作)。在数个实施例中，装置控制器120(例如，与在522处所展示且结合图5所描述的相关联ADWLSV开放块列表组合)可在存储器装置***104内部维持存储器装置中的数个开放块的状态(例如，ADWLSV开放块列表522)。所述状态可包含(例如，通过ADWLSV开放块列表522中出现的块)在相应数目个开放块中起始的编程操作。响应于(例如，从***控制器118)接收引导对字线的所述编程操作的起始的请求，可在ADWLSV开放块列表522中记录所述状态。此外，响应于所述请求，可确定与所述字线相关联的第一存储器单元群组(例如，存储器单元的页、块及/或超级区域，如本文中所描述)以相对于与所述字线相关联的其它存储器单元群组而首先编程。
在包含于开放块的状态中的情况下，可维持所述第一存储器单元群组在其下编程的电压。如本文中所描述，在数个实施例中，所述第一存储器单元群组在其下编程的所述电压可为所述第一存储器单元群组在其下首先超过编程阈值的电压。所述状态可进一步包含开放块列表，所述开放块列表包含指示ADWLSV开放块列表522中的页、块、平面、超级块及/或所述开放块的相关联字线的数个逻辑及/或物理地址(例如，到其的链路)的存储。
存储器装置***104的装置控制器120可经进一步配置以将一序列脉冲电压施加到所述字线以确定与所述字线相关联的所述第一存储器单元群组在其下首先编程(例如，经由对Vt移动进行动态取样)的所述序列中的特定电压。所述第一存储器单元群组在其下编程的所述电压可用作为施加到与所述字线相关联的第二存储器单元群组的电压用于对所述第二存储器单元群组执行的编程操作。例如，如555处所展示，在ADWLSV开放块列表522中，超级块1可具有经确定为(例如，在经组合以形成超级块1的块4、9、10及11之间)首先编程的块的块11(例如，在522处记录)。在包含于ADWLSV开放块列表522的状态中的信息(例如，在553处所记录)间可包含在其下确定块11是第一顶部程序的电压。所述第一存储器单元群组在其下编程的所述电压可用作为用于对与所述字线相关联的第二存储器单元群组(例如，块4、9及10)执行的编程操作的ADWLSV。
存储器装置***104的装置控制器120可经进一步配置以将脉冲电压序列施加到所述字线且在(例如，在ADWLSV开放块列表522中的)所述开放块的状态中将用于编程操作的ADWLSV自动地(例如，动态地)更新为所述第一存储器单元群组在其下编程的电压。在数个实施例中，可对应于与所述开放块中的字线相关联的块的移除(例如，擦除)，针对所述字线动态地更新所述ADWLSV。例如，所述块可被移除，这是因为所述块已被确定为不再是首先编程的块。可使用脉冲电压序列的应用已经确定为首先编程的另一块自动地取代所述块。
如本文中所描述，存储器装置***104的装置控制器120可经进一步配置以利用所述第一存储器单元群组在其下编程的电压来在对第二存储器单元群组执行编程操作中绕过(例如，跳过)施加到与所述字线相关联的所述第二存储器单元群组的脉冲电压序列中的数个开始电压。利用待编程的所述第一页及/或块的所述字线开始电压可允许绕过所述脉冲电压序列中的较低字线电压来将所述字线开始电压调整(例如，增加)为更接近首先编程的开始电压。利用经调整字线开始电压可实现不利用所述脉冲电压序列来确定与所述相同字线相关联的其它页及/或区域的适当字线开始电压。
在数个实施例中，***控制器118可经由主机接口106耦合到主机102(例如，所述主机的组件，如本文中所描述)且经由装置接口108进一步耦合到(例如，在存储器装置***104内部的)数个存储器装置。***控制器118可经配置以引导对与字线相关联的块的页的写入操作的起始。实例存储器装置(例如，如230及/或340处所展示)可包含经配置以存储数据页的多个块。所述存储器装置可经配置以使所述块开放且响应于从***控制器118接收引导所述写入操作的起始的写入请求而确定首先编程的所述开放块的特定页。所述存储器装置可经进一步配置以在所述存储器装置内部维持所述存储器装置中的数个开放块的状态。在数个实施例中，所述状态可包含相应数目个开放块中的经起始写入操作及所述特定页(例如，所述页是特定块的部分)在其下是在所述相应数目个开放块中编程的所述第一页的电压。
与装置控制器120对比，在数个实施例中，***控制器118未经配置以跟踪对应于所述存储器装置的页的开放块。***控制器118还未经配置以更新开放块的状态以包含用于写入操作的DWLSV作为所述第一页在其下编程的所述电压。进一步与装置控制器120对比，所述***控制器可包含经配置以引导在所述存储器装置内部维持的ADWLSV开放块列表522中的条目554的移除的设置特征接口(例如，如图1中的119处及图6中的619处所展示)。所述条目可包含供所述第一页使所述开放块开放的ADWLSV 553。
与***控制器118对比，内部装置控制器120可经配置以跟踪对应于所述存储器装置的页的开放块。进一步与***控制器118对比，装置控制器120可经配置以动态地更新用于经跟踪开放块的ADWLSV信息553，其包含特定页在其下是待编程的第一页的电压。
在数个实施例中，所述写入请求(例如，来自***控制器118)可包含块标识符及/或页标识符(例如，用于引导所述写入操作的所述块及/或页的物理地址)。然而，当发送所述写入请求时，***控制器118可不知晓所述块标识符是否对应于开放块。相比来说，特定块是开放的状态可通过作为与装置控制器120相关联的ADWLSV开放块列表522中的块及/或超级块551的条目554而记录。
在数个实施例中，耦合到主机102的***控制器118可为可经由总线(例如，装置接口108)进一步耦合到所述存储器装置的内部SSD装置控制器(例如，作为装置控制器120操作)的***SSD控制器。在数个实施例中，耦合到所述内部SSD装置控制器的存储器装置***104中的所述存储器装置可为经配置为易失性存储器资源(例如，如124处所展示且结合图1及本文中别处所描述)及/或为非易失性存储器资源(例如，如126处所展示且结合图1及本文中别处所描述)的数个SSD。
非易失性存储器资源的实例可经配置为非易失性多平面存储器资源(例如，结合图3所描述的LUN 340)。所述多平面存储器资源可经配置以形成可各自包含多个平面443的超级块(例如，结合图4所描述的超级块446)。超级块的实例可包含作为与字线相关联的第一页群组的第一平面(例如，平面1)中的第一块及作为与所述字线相关联的第二页群组的第二平面(例如，平面2)中的第二块。所述第一平面中的所述第一块及所述第二平面中的所述第二块可经配置以如通过所述存储器装置***内部的所述SSD控制器所引导而同时执行写入操作。如本文中所描述，所述存储器装置(例如，所述存储器装置***内部的所述SSD控制器)可经进一步配置以利用所述第一平面中的所述第一页或所述第二平面中的所述第二页在其下首先编程的电压作为在对与所述字线相关联的其它平面中的另一存储器单元群组的写入操作中施加的电压。
图4说明表，所述表说明根据本发明的数个实施例的组合成超级块446的多平面存储器装置343的特定存储器单元块的实例。根据本发明的数个实施例，存储器单元群组可被组织为数个物理块。作为图3中所说明的一个实例，物理块的数目可被组织为多平面存储器装置340的平面0中的块0、4、…、8188、平面1中的块1、5、…、8189、平面中的块2、6、…、8190及平面3中的块3、7、…、8191。
图4中所说明的所述表展示数个实例超级块446，所述超级块446组合来自已被利用或可潜在地被利用的平面0、1、2及3中的每一者的一个块以在编程操作(例如，写入操作)中形成开放超级块。如本文中所描述，超级块(例如，超级块0、1、…、8)可经历ADWLSV操作的执行以确定针对每一超级块(例如，如522处所展示且结合图5所描述)的适当字线开始电压。
在数个实例中，块的各种组合可经组合以形成超级块。图4说明几个这些实施例；然而，本发明的实施例不限于图4中所展示的所述超级块的配置。例如，超级块0经展示以在对应平面0、1、2及3中包含块0、块5、块6及块7。超级块1经展示以在对应平面0、1、2及3中包含块4、块9、块10及块11。在其它超级块中，所述表还展示超级块8在对应平面0、1、2及3中包含块816、块817、块818及块819。
在图4中将形成超级块446的块的组合数目展示为九；然而，实施例不限于所述表中所列示的超级块的特定数目。例如，如由表中的省略号所指示，可在所述表中列示来自适当平面0、1、2及3的块0、1、…、8191的任意组合。另外，为明确起见，所述超级块被列示为超级块号0、1、…、8。然而，如由超级块3与4及超级块5与6之间的省略号所指示，在这些连续列示的超级块之间可存在任何数目个超级块，且在超级块8之后，其可影响编号序列及/或超级块的总数目。
图5说明表，其说明根据本发明的数个实施例的在多平面存储器装置内部维持的ADWLSV开放块列表522的实例。
如本文中所描述，开放块可指代物理存储器单元块，其中响应于接收引导对耦合到所述块的字线的编程操作的起始的请求，存储经起始编程操作的指示符(例如，条目)以记录所述块是开放的。在数个实施例中，所述块及/或超级块可保持开放直到所述块及/或超级块中的最后页经编程，接收引导对已经编程块及/或超级块的第一页的编程操作的起始的请求(例如，经由装置控制器120来自***控制器118的写入命令)，及/或接收移除(例如，擦除)块及/或超级块的特定条目的命令。在数个实施例中，可利用设置特征接口(例如，如119及619处所展示且结合图6进一步描述)经由装置控制器120从***控制器118接收移除数个条目的命令。
存储器装置***104可经配置以在存储器装置***104内部的ADWLSV开放块列表522中维持存储器装置***104中的数个开放块的状态。所述状态可包含编程操作已通过特定块列示于所述ADWLSV开放块列表中而在数个开放块中起始(例如，响应于接收引导对字线的编程操作的起始的请求)。
如本文中所描述，在数个实施例中，开放块列表可包含存储于其中直到被移除的数个条目554。作为一个实例，图5中所说明的ADWLSV开放块列表522可允许(例如，限于)八个条目(例如，条目0、条目1、…、条目7)；然而，ADWLSV开放块列表的实施例不限于图5中所展示的条目的数目。例如，ADWLSV开放块列表可经配置以允许4、8、16、32等个开放块条目以及其它可能数目个条目。ADWLSV开放块列表522中的条目数目可由所述存储器装置及/或其控制器中的可用面积、其复杂性及/或成本以及其它考虑所确定。
在数个实施例中，可在存储器装置***104内部维持图5中所说明的实例ADWLSV开放块列表522及/或与多平面存储器装置(例如，图3中所展示且结合图3描述的LUN340)相关联(例如，耦合到其)的装置控制器(例如，存储器装置***104中所展示且结合图1所描述的装置控制器120)内部，所述存储器装置***104包含所述装置控制器。ADWLSV开放块列表522可列示数个开放超级块551，在任何时间点，取决于编程活动LUN 304，所述开放超级块551可不包含开放超级块、可包含一个开放超级块或多个开放(例如，如图5中所展示的超级块0、…、7)。
针对每一开放超级块551，存储器装置***104可确定(例如，经由对Vt移动进行动态地取样)相对于与所述字线相关联且包含于所述超级块中的其它块首先编程的存储器群组(例如，块552)。首先编程的块552可与向其引导编程操作(例如，写入操作)的特定字线相关联。块552的指示符(例如，如结合图4的平面0、1、2及3所展示及描述的块数目)可维持(例如，记录)在ADWLSV开放块列表522中作为每一条目544及/或每一开放超级块551的状态的部分。此外，在数个实施例中，ADWLSV信息(info)可在ADWLSV开放块列表522中记录为每一条目544及/或每一开放超级块551的状态的部分。作为一个实例，另外ADWLSV info 553可包含特定块552在其下是编程的第一块的特定电压。
例如，在第一时间点(例如，在下部ADWLSV开放块列表522被记录之前)记录的上部ADWLSV开放块列表522的条目1(如555处加粗所展示)说明将超级块1(例如，如图4中所展示)记录为开放的条目1。如图4中所展示，块11是在平面3中且是超级块1的部分，其与来自平面0的块4、来自平面1的块9及来自平面2的块10组合。图5中的555处的条目1将522处的块11展示为相对于超级区域1的其它块4、9及10首先编程。块11ADWLSV info 553包含在其下确定块11为编程的第一块的特定电压。因而，块11的特定电压可用作用于编程(例如，对其执行写入操作)与所述字线相关联(例如，耦合到其)及/或与块11组合以形成超级块1的其它块中的存储器单元的字线开始电压。
下部ADWLSV开放块列表522(其可为与如在第二时间点(在上部ADWLSV开放块列表522被记录之后)记录的上部列表中所展示相同的开放块列表)的条目1(如556处加粗展示)说明将超级块8(例如，如图4中所展示)记录为开放的条目1。如图4中所展示，块817是在平面1中且是超级区域8的部分，其与来自平面0的块816、来自平面2的块818及来自平面3的块819组合。图5中的556处的条目1将522处的块817展示为相对于超级块8的其它块816、818及819首先编程。块817ADWLSV info 553包含在其下确定块817为编程的第一块的特定电压。因而，针对块817的特定电压可用作为用于编程与所述字线相关联及/或与块817组合以形成超级块8的其它块中的存储器单元的字线开始电压。
可在各种时间点动态地记录(例如，更新)关于其它开放块及/或超级块(例如，针对条目0、1、…、7中的每一者)的类似状态信息(例如，以动态地记录LUN 304的编程活动)。例如，可通过关于当前开放的超级块(例如，超级块8)的条目(例如，在相同条目1处)自动地取代针对关于不再开放且借此已从ADWLSV开放块列表522自动地移除(例如，擦除)的超级块(例如，超级块1)的条目(例如，条目1)的信息。在至少一些实施例中，可通过使用关于当前开放超级块的信息覆写先前记录的状态信息而取代条目。
当ADWLSV开放块列表522的经允许条目(例如，八个条目)全部被利用时，可不允许关于额外开放超级块条目(例如，超级块8)的信息(例如，状态)直到(例如，归因于不再开放)移除关于已在ADWLSV开放块列表522中记录的所述条目中的至少一者(例如，超级块1)的信息。在数个实施例中，可(例如，在缓冲器中)存储关于额外开放超级块的信息直到移除关于已存储于ADWLSV开放块列表522中的条目的信息。替代地或另外，在数个实施例中，装置控制器120及/或***控制器118(例如，在619处所展示且结合图6所描述的所述设置特征接口)可经配置以引导在存储器装置***104内部维持的ADWLSV开放块列表522中允许的条目的数目的调整。
在数个实施例中，归因于(例如)对超级块的多个块的写入操作经完成(例如，所述超级块的最后块中的最后页经编程)，可移除关于已在ADWLSV开放块列表522中记录的条目的信息(例如，关于超级块的状态)。在数个实施例中，可响应于经接收移除(例如，清除、擦除、覆写)关于块及/或超级块的特定条目的信息的命令而移除关于ADWLSV开放块列表522中的条目的信息。可(例如，经由装置控制器120)从***控制器118接收移除关于特定条目的信息的命令。在一个实例中，***控制器118可经由在619处所展示且结合图6所描述的设置特征接口而引导关于特定条目的信息的移除。
可由接收引导对已经编程块及/或超级块的第一页的编程操作的起始的请求(例如，写入命令)所致而移除ADWLSV开放块列表522中的条目。经引导以编程已经编程块及/或超级块的第一页可被视为起始所述块及/或超级块的另一P/E循环。起始另一P/E循环可促使对所述超级块的页及/或块的Vt移动进行取样的另一回合的执行，其导致已经记录的状态信息的移除且用经更新状态信息替换已经记录的状态信息。针对所述超级块的经更新状态信息可包含具有不同ADWLSV info 553的不同块552的记录，所述ADWLSV info 553包含待基于Vt移动的动态取样而编程的第一块的经修正(例如，增加)电压。
存储器装置***104内部的装置控制器120可经配置以从外部控制器(例如，***控制器118)接收写入命令到包含形成为多个块及/或超级块的存储器单元阵列的存储器装置(例如，存储器装置230及/或340)。
作为一个实例，可将写入命令发布到字线的第一页。发布所述写入命令可导致确定与所述字线相关联的特定页在其下相对于与所述字线相关联的其它页首先编程的一序列经施加脉冲电压中的特定电压。可将所述特定电压新增到ADWLSV开放块列表522的条目(例如，在553中记录)的状态。发布到所述字线的后续页的写入命令可导致在执行所述写入操作期间将所述特定电压作为所述ADWLSV自动地施加到所述字线的所述后续页。
所述写入命令的起始可导致数个块被开放且在所述存储器装置(例如，装置控制器120)内部维持所述存储器装置中的数个开放块的状态。所述状态(例如，如在ADWLSV开放块列表522中所记录)可包含所述相应数目个开放块中的经起始写入操作；所述相应数目个开放块中的特定块在其下包含待编程的第一页的电压(例如，如553处所展示)；及在所述相应数目个开放块中的哪个块(例如，通过记录所述块数目)包含待编程的所述第一页的指示(例如，如552处所展示)。
在写入所述块之前，所述存储器装置(例如，装置控制器120)可从所述状态确定所述第一页在其下编程的电压。所述存储器装置可在执行所述写入操作期间将经确定电压作为ADWLSV施加到特定开放块及相应数目个开放块的剩余部分(例如，在超级块中)。
维持在所述存储器装置内部的相应数目个开放块中(例如，在与装置控制器120相关联的ADWLSV开放块列表522中)的哪个块包含待编程的所述第一页的指示可代替(例如，取代)从与所述写入请求相关联的所述外部控制器(例如，在主机102内部的***控制器118)接收所述指示的所述存储器装置。例如，各种现有方法可涉及跟踪所述存储器装置的开放块及/或管理关于字线开始电压的信息的主机及/或***控制器118。然而，主机102及/或***控制器118中的可用面积、复杂性及/或其成本以及其它考虑可限制在所述主机中执行这些操作的适当性。
相比来说，此类操作可通过存储器装置***104内部的存储器装置及/或装置控制器执行且与此类操作相关联的信息可存储(记录)于存储器装置***104内部的所述存储器装置及/或装置控制器中。来自***控制器118用于执行所述编程操作的命令可包含与页、块、超级块及/或字线相关的地址信息。此类地址信息可由存储器装置***104内部的所述存储器装置及/或装置控制器利用以执行跟踪所述开放块及/或管理关于字线开始电压的信息。
在数个实施例中，外部控制器可为***SSD控制器且所述存储器装置可为包含内部SSD控制器(例如，存储器装置***104内部的装置控制120)的多平面存储器装置。基于数个开放块的状态，内部SSD控制器可确定所述第一页在其下在多个开放块中编程的数个不同电压的哪个作为所述ADWLSV来施加。可通过将包含于所述写入命令中的超级块字线地址匹配到与在超级块地址处的所述相应数目个开放块中的哪个块包含待编程的所述第一页的所述指示相关联的所述超级块地址而作出此确定。
当起始到所述存储器装置的所述写入命令时，可将包含对应于所述写入命令的块地址的第一条目(例如，如ADWLSV开放块列表522中的555处所展示)自动地新增到所述存储器装置内部的所述ADWLSV开放块列表。ADWLSV开放块列表522可经配置以允许特定数目个条目(例如，如图5中所展示的实例中所展示的八个条目)。在发生将所述写入命令发布到对应于所述条目的字线的第一页或执行所述写入命令导致执行从所述块的所述第一页到最后页的所述写入操作之后，可从ADWLSV开放块列表522自动地移除(例如，擦除或覆写)第二条目(例如，其可与所述第一条目不同或相同)。在数个实施例中，可将所述第一条目自动地新增到ADWLSV开放块列表522取代经移除第二条目。作为实例，所述第二条目可使ADWLSV开放块列表522中的条目数目成经允许的特定数目且所述第一条目被新增的发生可取决于所述第二条目被移除。
图6说明表，所述表说明根据本发明的数个实施例的在主机102内部维持的设置特征接口619的实例。如119处所展示且结合图1所描述，主机102内部的设置特征接口619可与***控制器118相关联(例如，形成为其的部分)。
与存储器装置***104内部的装置控制器120经配置以(例如)主动地引导跟踪针对与字线相关联的所述存储器单元的Vt且主动地引导相应地调整(例如，增加)所述字线开始电压对比，***控制器118的设置特征接口619可替代地经配置以监测及/或控制此类操作。在数个实施例中，图6中所展示的设置特征接口619的表可包含数个特征661，其中数个特征具有多个选项662。可经由输入命令而可选择地启用(例如，施加)设置特征接口619中的特征661及/或选项662。在各种实施例中，可从处理器105、存储器及总线控制107、***设备及总线控制109、主机存储器116、***控制器118及/或用户(未展示)以及其它可能性输入所述命令。
设置特征接口619中的特征661的实例可为引导从ADWLSV开放块列表移除663块及/或超级块(例如，如522处所展示且结合图5所描述)。在数个实施例中，可选择地对特定I/O线232及/或数据总线342(例如，642处所展示的DQ 0、DQ 1、…、DQ 7)及相关联页、块、超级块及/或字线地址启用(例如，引导)此移除。
例如，可任选地针对来自ADWLSV开放块列表522的数据总线DQ 6及DQ 7不启用664(例如，作为默认选项662)块的移除663。可通过在设置特征接口619中键入特定数据总线的0数据值或使条目与默认值保持不变而实现不启用选项。从ADWLSV开放块列表522移除所选择的块及/或超级块665是可被启用的另一选项662。例如，所选择的块及/或超级块的移除可针对DQ 7启用(例如，通过键入1数据值)且可针对DQ 6停用(例如，通过键入0数据值)。从ADWLSV开放块列表522移除全部块及/或超级块666是可经启用的另一选项662。例如，全部块及/或超级块的移除可针对DQ 6启用(例如，通过键入1数据值)且可针对DQ 7停用(例如，通过键入0数据值)。
设置特征接口619中的特征661的另一实例可为读取667ADWLSV开放块列表522的状态的引导。在数个实施例中，可对特定DQ(例如，642处所展示的DQ 0、DQ 1、…、DQ 7)及相关联页、块、超级块及/或字线地址可选择地启用(例如，引导)此状态的读取。例如，当数个条目仍可用时(例如，基于尚未被利用的经允许数目个条目)，选项668(例如，默认选项)可为读取ADWLSV开放块列表522的状态。可通过在设置特征接口619中键入针对特定数据总线的0数据值(例如，如由装置控制器120所引导)或使条目与默认值保持不变而实现所述默认选项。例如，DQ 7启用默认选项。当全部经允许的条目被利用时，可被启用的另一选项669是读取ADWLSV开放块列表522的状态。例如，可通过针对DQ 7键入1数据值(例如，如由装置控制器120所引导)而实现此选项。在数个实施例中，***控制器118可基于刚刚所描述的由装置控制器120所启用的所述选项中的任一者而存取(例如，读取)ADWLSV开放块列表522的状态。
其它特征661及/或选项662可在设置特征接口619中可用(例如，如由“保留”所指示)。另外，可针对计算***100维持一个以上设置特征接口619及/或ADWLSV开放块列表522。例如，在数个实施例中，当存储器装置***104包含多个易失性存储器资源124及/或非易失性存储器资源124时，可维持多个设置特征接口619及/或ADWLSV开放块列表522。
尽管已在本文中说明及描述特定实施例，但所属领域的一般技术人员将了解，经计算以实现相同结果的布置可取代所展示的特定实施例。本发明希望涵盖本发明的若干实施例的调适或变化。应理解，上述描述已以说明性方式且非限制性方式作出。所属领域的技术人员在审阅上述描述后将明白上述实施例及未在本文中具体描述的其它实施例的组合。本发明的数个实施例的范围包含其中使用上述结构及方法的其它应用。因此，应参考所附权利要求书以及此类权利要求所授权的等效物的全部范围而确定本发明的数个实施例的范围。
在前述具体实施方式中，为简化本发明的目的将一些特征一起集合于单个实施例中。本发明的此方法不应被解释为反映本发明的所揭示实施例必须使用比明确陈述于每一权利要求中更多的特征的意图。而是，如所附权利要求反映，发明标的物可存在少于单个所揭示实施例的所有特征。因此，所附权利要求特此并入实施方式中，其中每一权利要求单独作为独立实施例。

Claims (26)

1.一种设备，其包括：
控制器；及
存储器装置，其经配置以：
在所述存储器装置内部维持所述存储器装置中的数个开放块的状态，所述状态包括在所述相应数目个开放块中的经起始编程操作；
响应于从所述控制器接收引导对字线的所述编程操作的起始的请求，确定相对于与所述字线相关联的其它存储器单元群组首先编程的与所述字线相关联的第一存储器单元群组；及
在包含于开放块的状态中的情况下，维持所述第一存储器单元群组在其下编程的电压。
2.根据权利要求1所述的设备，其中所述第一存储器单元群组在其下编程的所述电压包括所述第一存储器单元群组在其下首先超过编程阈值的所述电压。
3.根据权利要求1所述的设备，其中所述状态进一步包括开放块列表，所述开放块列表包含存储指示所述开放块的所述字线的地址。
4.根据权利要求1所述的设备，其中所述存储器装置经进一步配置以：
将一序列脉冲电压施加到所述字线以确定与所述字线相关的所述第一存储器单元群组在其下首先编程的所述序列中的特定电压。
5.根据权利要求1所述的设备，其中所述存储器装置经进一步配置以：
利用所述第一存储器单元群组在其下编程的所述电压作为施加到与所述字线相关联的第二存储器单元群组的所述电压用于对所述第二存储器单元群组执行编程操作。
6.根据权利要求1所述的设备，其中所述存储器装置经进一步配置以：
利用所述第一存储器单元群组在其下编程的所述电压作为自动化动态字线开始电压用于对与所述字线相关的第二存储器单元群组执行编程操作。
7.根据权利要求1所述的设备，其中所述存储器装置经进一步配置以：
将一序列脉冲电压施加到所述字线；及
在所述开放块的所述状态中自动地更新用于编程操作的自动化动态字线开始电压ADWLSV作为所述第一存储器单元群组在其下编程的所述电压；及
其中对应于移除与所述字线相关联的块，针对所述开放块中的字线动态地更新所述ADWLSV。
8.根据权利要求1所述的设备，其中所述存储器装置经进一步配置以：
在对所述第二存储器单元群组执行编程操作中，利用所述第一存储器单元群组在其下编程的所述电压来绕过施加到与所述字线相关联的第二存储器单元群组的脉冲电压序列中的开始电压。
9.一种设备，其包括：
控制器，其经由主机接口耦合到主机且经由装置接口进一步耦合到存储器装置；
其中所述控制器经配置以引导对与字线相关联的块的页的写入操作的起始；
其中所述存储器装置包括经配置以存储数据页的多个块；
其中所述存储器装置经配置以使所述块开放且响应于从所述控制器接收引导所述写入操作的所述起始的写入请求而确定首先编程的所述开放块的特定页；
其中所述存储器装置经进一步配置以在所述存储器装置内部维持所述存储器装置中的数个开放块的状态，所述状态包括：
在所述相应数目个开放块中的经起始写入操作；及
所述特定页在其下是在所述相应数目个开放块中待编程的第一页的电压。
10.根据权利要求9所述的设备，其中耦合到所述主机的所述控制器是***控制器且经由总线进一步耦合到所述存储器装置的内部装置控制器。
11.根据权利要求10所述的设备，其中所述***控制器并不跟踪对应于所述存储器装置的页的开放块。
12.根据权利要求10所述的设备，其中所述***控制器并不更新开放块的所述状态以包含用于写入操作的动态字线开始电压DWLSV作为所述第一页在其下编程的所述电压。
13.根据权利要求10所述的设备，其中：
所述***控制器包含经配置以引导移除所述存储器装置内部维持的开放块列表中的条目的设置特征接口；及
所述条目包含用于供所述第一页开放所述开放块的自动化动态字线开始电压。
14.根据权利要求9所述的设备，其中所述存储器装置包括：
内部装置控制器，其经配置以：
跟踪对应于所述存储器装置的页的开放块；及
动态地更新用于经跟踪开放块的自动化动态字线开始电压信息，其包含特定页在其下是待编程的所述第一页的所述电压。
15.根据权利要求9所述的设备，其中：
所述写入请求包含块标识符及页标识符；及
当发送所述写入请求时，所述控制器不知晓所述块标识符是否对应于开放块。
16.根据权利要求9所述的设备，其中所述存储器装置是经配置为易失性存储器资源的固态驱动器SSD。
17.根据权利要求9所述的设备，其中所述存储器装置是经配置为非易失性存储器资源的固态驱动器SSD。
18.根据权利要求9所述的设备，其中：
所述存储器装置是经配置为非易失性多平面存储器资源的固态驱动器SSD；
所述多平面存储器资源经配置以形成超级块，所述超级块包括作为与所述字线相关联的第一页群组的第一平面中的第一块及作为与所述字线相关联的第二页群组的第二平面中的第二块；及
所述第一平面中的所述第一块及所述第二平面中的所述第二块经配置以同时执行如所述存储器装置内部的SSD控制器所引导的写入操作。
19.根据权利要求18所述的设备，其中所述存储器装置经进一步配置以：
利用所述第一平面中的所述第一页或所述第二平面中的所述第二页在其下是首先编程的所述电压作为在写入操作中施加到与所述字线相关联的另一平面中的另一存储器单元群组的所述电压。
20.一种方法，其包括：
从外部控制器接收对包括形成为多个块的存储器单元阵列的存储器装置的写入命令，其中所述写入命令的起始导致数个块被开放；
在所述存储器装置内部维持所述存储器装置中的数个开放块的状态，所述状态包括：
在所述相应数目个开放块中的经起始写入操作；
所述相应数目个开放块中的特定块的电压在其下包含待编程的第一页；
在所述相应数目个开放块中的哪个块包含待编程的所述第一页的指示；及
在写入所述块之前，所述存储器装置从所述状态确定所述第一页在其下编程的所述电压；及
在执行所述写入操作期间将所述经确定电压作为自动化动态字线开始电压ADWLSV施加到所述特定开放块及所述相应数目个开放块的其余部分。
21.根据权利要求20所述的方法，其中：
维持在所述存储器装置内部的所述相应数目个开放块中的哪个块包含待编程的所述第一页的所述指示取代所述存储器装置从与所述写入请求相关联的所述外部控制器接收所述指示。
22.根据权利要求20所述的方法，其中：
所述外部控制器是***固态驱动器SSD控制器；
所述存储器装置是包括内部SSD控制器的多平面存储器装置；且
所述方法包含：
通过以下方式经由所述内部SSD控制器基于所述数个开放块的所述状态而确定所述第一页在其下在多个开放块中编程的数个不同电压的哪个作为所述ADWLSV来施加：
将包含于所述写入命令中的超级块字线地址匹配到与在超级块地址处的所述相应数目个开放块中的哪个块包含待编程的所述第一页的所述指示相关联的所述超级块地址。
23.根据权利要求20所述的方法，其进一步包括：
在起始对所述存储器装置的所述写入命令时，将包含对应于所述写入命令的块地址的第一条目自动地新增到在所述存储器装置内部的开放块列表。
24.根据权利要求23所述的方法，其进一步包括：
所述开放块列表允许特定数目个条目；及
在发生以下任一者时，从所述开放块列表自动地移除第二条目：
将所述写入命令发布到对应于所述条目的字线的第一页；及
所述写入命令的执行导致从所述块的所述第一页到最后页的所述写入操作的执行。
25.根据权利要求24所述的方法，其进一步包括将所述第一条目自动地新增到所述开放块列表以代替所述经移除第二条目。
26.根据权利要求20所述的方法，其进一步包括：
将写入命令发布到字线的第一页；
确定与所述字线相关联的特定页在其下相对于与所述字线相关联的其它页首先编程的一序列经施加脉冲电压中的特定电压；
将所述特定电压新增到所述存储器装置中的开放块列表的条目的所述状态；
将写入命令发布到所述字线的后续页；及
在执行所述写入操作期间，将所述特定电压作为所述ADWLSV自动地施加到所述字线的所述后续页。
CN201780088421.6A 2017-03-21 2017-03-21 用于自动化动态字线开始电压的设备与方法 Active CN110431526B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/023402 WO2018174857A1 (en) 2017-03-21 2017-03-21 Apparatuses and methods for automated dynamic word line start voltage

Publications (2)

Publication Number Publication Date
CN110431526A true CN110431526A (zh) 2019-11-08
CN110431526B CN110431526B (zh) 2023-09-29

Family

ID=63584593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780088421.6A Active CN110431526B (zh) 2017-03-21 2017-03-21 用于自动化动态字线开始电压的设备与方法

Country Status (7)

Country Link
US (3) US10388379B2 (zh)
EP (1) EP3602266A4 (zh)
JP (1) JP6802933B2 (zh)
KR (1) KR102299186B1 (zh)
CN (1) CN110431526B (zh)
TW (1) TWI699759B (zh)
WO (1) WO2018174857A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114817095A (zh) * 2021-01-27 2022-07-29 美光科技公司 自动字线状态旁路管理

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102351649B1 (ko) * 2017-06-07 2022-01-17 삼성전자주식회사 저장 장치 및 그것의 동작 방법
US10552254B2 (en) 2017-08-15 2020-02-04 Micron Technology, Inc. Partially written superblock treatment
CN110489051A (zh) * 2018-05-14 2019-11-22 慧荣科技股份有限公司 数据储存装置及***信息的编程方法
KR20200055281A (ko) * 2018-11-13 2020-05-21 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US11132303B2 (en) 2020-02-04 2021-09-28 Micron Technology, Inc. Memory sub-system management of firmware block record and device block record
CN114287032A (zh) * 2021-01-26 2022-04-05 美光科技公司 基于字线启动电压的动态控制的存储器子***管理
KR20230009991A (ko) * 2021-03-11 2023-01-17 양쯔 메모리 테크놀로지스 씨오., 엘티디. 메모리 디바이스의 판독 동작에서의 개방 블록-기반 판독 오프셋 보상
CN116700880A (zh) * 2022-02-25 2023-09-05 戴尔产品有限公司 ***功能管理方法、电子设备和计算机程序产品
KR20240002134A (ko) 2022-06-28 2024-01-04 가톨릭대학교 산학협력단 테노포비르 알라페나미드를 포함하는 비알콜성 지방간염 예방, 개선 또는 치료용 조성물

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100008138A1 (en) * 2008-07-10 2010-01-14 Hynix Semiconductor, Inc. Method of programming nonvolatile memory device
CN101689404A (zh) * 2007-06-18 2010-03-31 美光科技公司 固态存储器中的编程速率识别及控制
CN102341793A (zh) * 2009-03-04 2012-02-01 美光科技公司 存储器块选择
US20130054880A1 (en) * 2011-08-26 2013-02-28 Stec, Inc. Systems and methods for reducing a number of close operations in a flash memory
JP2013143155A (ja) * 2012-01-06 2013-07-22 Powerchip Technology Corp 不揮発性半導体記憶装置とその書き込み方法
US20150170751A1 (en) * 2013-12-13 2015-06-18 Micron Technology, Inc. Adjusted read for partially programmed block
JP2016501413A (ja) * 2012-12-07 2016-01-18 ウェスタン デジタル テクノロジーズ インコーポレーテッド ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898634A (en) 1997-06-17 1999-04-27 Micron Technology, Inc. Integrated circuit with supply voltage detector
JP2002025282A (ja) 2000-07-12 2002-01-25 Hitachi Ltd 不揮発性半導体記憶装置
US6459629B1 (en) 2001-05-03 2002-10-01 Hrl Laboratories, Llc Memory with a bit line block and/or a word line block for preventing reverse engineering
US7139864B2 (en) 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
KR100684873B1 (ko) 2004-11-22 2007-02-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법
US7330373B2 (en) * 2006-03-28 2008-02-12 Sandisk Corporation Program time adjustment as function of program voltage for improved programming speed in memory system
US7599223B2 (en) 2006-09-12 2009-10-06 Sandisk Corporation Non-volatile memory with linear estimation of initial programming voltage
EP2074630B1 (en) 2006-11-16 2013-01-23 SanDisk Technologies Inc. Controlled boosting in non-volatile memory soft programming
US7817467B2 (en) 2007-09-07 2010-10-19 Micron Technology, Inc. Memory controller self-calibration for removing systemic influence
US8254177B2 (en) 2008-10-24 2012-08-28 Sandisk Technologies Inc. Programming non-volatile memory with variable initial programming pulse
US8130556B2 (en) 2008-10-30 2012-03-06 Sandisk Technologies Inc. Pair bit line programming to improve boost voltage clamping
DE112009004900T5 (de) * 2009-06-10 2012-08-16 Micron Technology, Inc. Vertagen von Speicheroperationen zum Reduzieren von Leselatenz in Speicherfeldern
US8111549B2 (en) 2009-07-13 2012-02-07 Intel Corporation Dynamic wordline start voltage for nand programming
KR101620025B1 (ko) * 2010-02-19 2016-05-24 삼성전자주식회사 데이터 저장 시스템 및 그것의 오픈 블록 관리 방법
JP5364750B2 (ja) * 2011-03-25 2013-12-11 株式会社東芝 メモリシステム、及び不揮発性メモリデバイスの制御方法
JP2013122793A (ja) * 2011-12-09 2013-06-20 Toshiba Corp 不揮発性半導体記憶装置
TWI494930B (zh) 2012-05-03 2015-08-01 Macronix Int Co Ltd 記憶體裝置之數個操作
KR20140013383A (ko) * 2012-07-23 2014-02-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US9329797B2 (en) * 2013-12-30 2016-05-03 Sandisk Technologies Inc. Method and system for adjusting block erase or program parameters based on a predicted erase life
US9564212B2 (en) * 2014-05-06 2017-02-07 Western Digital Technologies, Inc. Solid-state memory corruption mitigation
KR102263046B1 (ko) * 2014-10-29 2021-06-09 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
US9563504B2 (en) * 2014-12-05 2017-02-07 Sandisk Technologies Llc Partial block erase for data refreshing and open-block programming
KR102282947B1 (ko) * 2014-12-15 2021-07-30 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US9727276B2 (en) 2014-12-22 2017-08-08 Sandisk Technologies Llc Measuring memory wear and data retention individually based on cell voltage distributions
TWI536386B (zh) * 2015-02-16 2016-06-01 群聯電子股份有限公司 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置
US9530517B2 (en) * 2015-05-20 2016-12-27 Sandisk Technologies Llc Read disturb detection in open blocks
US9891847B2 (en) * 2015-07-28 2018-02-13 Sandisk Technologies Llc Block management in a dual write memory system
US9792998B1 (en) * 2016-03-29 2017-10-17 Sandisk Technologies Llc System and method for erase detection before programming of a storage device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689404A (zh) * 2007-06-18 2010-03-31 美光科技公司 固态存储器中的编程速率识别及控制
US20100008138A1 (en) * 2008-07-10 2010-01-14 Hynix Semiconductor, Inc. Method of programming nonvolatile memory device
CN102341793A (zh) * 2009-03-04 2012-02-01 美光科技公司 存储器块选择
US20130054880A1 (en) * 2011-08-26 2013-02-28 Stec, Inc. Systems and methods for reducing a number of close operations in a flash memory
JP2013143155A (ja) * 2012-01-06 2013-07-22 Powerchip Technology Corp 不揮発性半導体記憶装置とその書き込み方法
JP2016501413A (ja) * 2012-12-07 2016-01-18 ウェスタン デジタル テクノロジーズ インコーポレーテッド ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法
US20150170751A1 (en) * 2013-12-13 2015-06-18 Micron Technology, Inc. Adjusted read for partially programmed block

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
徐允文等: "基于微程序技术的存储控制器的研究和设计", 《半导体技术》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114817095A (zh) * 2021-01-27 2022-07-29 美光科技公司 自动字线状态旁路管理
CN114817095B (zh) * 2021-01-27 2023-09-19 美光科技公司 用于自动字线状态旁路管理的***、方法及存储媒体
US12026385B2 (en) 2021-01-27 2024-07-02 Micron Technology, Inc. Automatic wordline status bypass management

Also Published As

Publication number Publication date
US20180301193A1 (en) 2018-10-18
US11264099B2 (en) 2022-03-01
JP2020512652A (ja) 2020-04-23
CN110431526B (zh) 2023-09-29
WO2018174857A1 (en) 2018-09-27
KR102299186B1 (ko) 2021-09-08
JP6802933B2 (ja) 2020-12-23
US10388379B2 (en) 2019-08-20
TWI699759B (zh) 2020-07-21
TW201835916A (zh) 2018-10-01
US20210057031A1 (en) 2021-02-25
KR20190107300A (ko) 2019-09-19
EP3602266A4 (en) 2020-12-16
EP3602266A1 (en) 2020-02-05
US20190355422A1 (en) 2019-11-21
US10832779B2 (en) 2020-11-10

Similar Documents

Publication Publication Date Title
CN110431526A (zh) 用于自动化动态字线开始电压的设备与方法
US10372342B2 (en) Multi-level cell solid state device and method for transferring data between a host and the multi-level cell solid state device
CN107589905B (zh) 存储器***及其操作方法
CN105593942B (zh) 非易失性存储器装置中的易失性存储器架构及相关控制器
US9043536B2 (en) Method of recording mapping information, and memory controller and memory storage apparatus using the same
CN109213705A (zh) 存储装置及其操作方法
CN110400588A (zh) 存储器装置以及该存储器装置的操作方法
CN110083304A (zh) 存储器控制器及其操作方法
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US20110219172A1 (en) Non-volatile memory access method and system, and non-volatile memory controller
CN109062827A (zh) 闪存控制装置、闪存控制***以及闪存控制方法
CN109947662A (zh) 存储器***及其操作方法
CN109815160A (zh) 最后写入页搜索
CN110389720A (zh) 存储装置及其操作方法
CN110058799A (zh) 存储器装置及操作存储器装置的方法
US11726706B2 (en) Storage device and method of operating the same
CN110399092A (zh) 存储装置以及操作存储装置的方法
CN102792381A (zh) 用于多电平存储器单元(mlc)快闪存储器的防数据破坏的保护
CN108962304A (zh) 存储装置及其操作方法
KR102240193B1 (ko) Nand 메모리 주소 지정
CN113778907A (zh) 存储设备
CN110413219A (zh) 存储器控制器、存储器***及其操作方法
US11625178B2 (en) Storage device and method of operating the same
KR102569823B1 (ko) 스토리지 장치 및 그 동작 방법
US20160070473A1 (en) Method to enhance programming performance in multilevel nvm devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant