CN109815160A - 最后写入页搜索 - Google Patents

最后写入页搜索 Download PDF

Info

Publication number
CN109815160A
CN109815160A CN201811374822.0A CN201811374822A CN109815160A CN 109815160 A CN109815160 A CN 109815160A CN 201811374822 A CN201811374822 A CN 201811374822A CN 109815160 A CN109815160 A CN 109815160A
Authority
CN
China
Prior art keywords
page
ultimately written
memory device
block
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811374822.0A
Other languages
English (en)
Other versions
CN109815160B (zh
Inventor
戴拉杰·斯里尼瓦桑
阿里·摩哈马萨德
迈克尔·G·米勒
张潇潇
辉俊胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109815160A publication Critical patent/CN109815160A/zh
Application granted granted Critical
Publication of CN109815160B publication Critical patent/CN109815160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明的实例方法包含：响应于存储器***丢失最后写入页信息，起始最后写入页搜索以确定存储器装置的最后写入页信息，其中经由从存储器***的控制器到所述存储器装置的命令起始所述最后写入页搜索；响应于接收所述命令，对所述存储器装置执行所述最后写入页搜索；及提供所述最后写入页信息到所述控制器。

Description

最后写入页搜索
技术领域
本发明大体涉及***(例如存储器***)和方法，且更具体来说，涉及牵涉最后写入页搜索的方法和设备。
背景技术
存储器装置通常经提供为计算机或其它电子装置中的内部半导体集成电路。存在包含易失性和非易失性存储器的许多不同类型存储器。易失性存储器可需要电力来维持其数据且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等等。非易失性存储器可在断电时通过保持经存储的数据而提供永久数据且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)和电阻可变存储器(例如，相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM))等等。
存储器装置可经组合以形成存储器***(例如，固态驱动器)的存储卷。例如，SSD可包含非易失性存储器(例如，NAND快闪存储器和NOR快闪存储器)及/或可包含易失性存储器(例如，DRAM和SRAM)等各种其它类型的非易失性及/或易失性存储器。
可使用SSD来替换硬盘驱动器作为计算机的主存储卷，因为SSD可在性能、大小、重量、耐用性、操作温度范围和功率消耗方面优于硬盘驱动器。例如，当与磁盘驱动器比较时，SSD可归因于其没有移动零件而具有更好性能，此可避免查找时间、延时和与磁盘驱动器相关联的其它机电延迟。
在各种存储器***中，可有利地维持某些信息使得其可在需要时被检索。但是，可归因于出现各种事件而难以获得及/或存取此信息，此可为意料之外及/或不可预测的。例如，此信息丢失可由电力损失(例如，异步电力损失事件)引起。一些存储器***可包含可用于将此信息写入到非易失性存储装置使得其并不归因于电力损失事件而损失的机构，例如保持电容。但是，如果***并不包含例如保持电容的机构(其可允许从非易失性存储装置检索所述信息)，那么***可尝试在通电时确定此信息(例如，作为“重建”过程的部分)。
但是，在通电时检索此信息可花费时间及资源，这可对***性能产生负面影响。例如，在通电时确定此信息可增加准备时间(TTR)，其可为产品说明书的部分且可指代在存储器***准备好接收命令(例如，从主机)之前所需要的时间。
发明内容
附图说明
图1是根据本发明的若干实施例的呈包含至少一个存储器***的计算***的形式的设备的框图。
图2是根据本发明的若干实施例的呈存储器***的形式的设备的框图。
图3说明根据本发明的若干实施例的具有组织成若干物理块的存储器单元的群组的存储器单元的实例。
图4说明根据本发明的若干实施例的与编程存储器单元相关联的图。
图5A说明根据本发明的若干实施例的与最后写入页搜索相关联的实例页映射。
图5B说明指示对应于图5A中展示的页映射的物理页的擦除状态的表。
具体实施方式
本发明的实例方法包含：响应于存储器***丢失最后写入页信息，起始最后写入页搜索以确定存储器装置的最后写入页信息，其中经由从存储器***的控制器到存储器装置的命令起始最后写入页搜索；响应于接收命令，对存储器装置执行最后写入页搜索；及提供最后写入页信息到控制器。
本发明的若干实施例可提供益处，例如，与现有方法比较，减少存储器***的TTR及/或存储器***内的输入/输出(I/O)业务。例如，若干实施例可在耦合到***控制器的存储器装置内部执行最后写入页(LWP)搜索，而不是通过使用***控制器其本身。
例如，一些现有方法包含***控制器执行确定最后写入页信息的过程，其可包含针对最后写入物理页的位置对存储器中的块执行搜索。在***在(例如)TTR期间重新通电时，***控制器可执行搜索。搜索可包含：***控制器对存储器块中的每一物理页发出读取命令；响应于每一读取命令，从每一物理页接收数据；及确定物理页经擦除或编程及所述页是否经完全或部分编程(如果物理页包含使用多个遍次编程的多电平存储器单元(MLC))。在一些实例中，***控制器可包含促进基于经接收的数据确定最后写入页的页表。或者，在没有页表的情况下，***控制器可在逻辑域中搜索存储器，其在与读取物理页比较时可涉及更多读取，其中物理页可包含多个逻辑页。
本发明的若干实施例包含从***控制器发送单个命令(例如，并行)到一或多个存储器装置以起始LWP搜索，且导致来自存储器装置的向***控制器提供LWP信息的响应。在存储器装置内部执行LWP搜索可通过避免从控制器发送多个命令(例如，读取命令)到存储器装置以执行LWP搜索且通过避免发送对应多个响应(例如，读取页数据)回到***控制器而减少I/O业务(例如，在***控制器与存储器装置之间)。
在本发明的以下具体实施方式中，参考形成其部分的附图，且其中借由说明展示可如何实践本发明的若干实施例。足够详细描述这些实施例以使所属领域的技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不背离本发明的范围的情况下做出过程改变、电改变及/或结构改变。
如本文使用，“若干”某物可指代一或多个此类事物。例如，若干存储器装置可指代一或多个存储器装置。另外，如本文使用的指示符“N”、“B”、“R”和“S”(尤其相对于图中的元件符号)指示如此指定的若干特定特征可包含在本发明的若干实施例内。
本文的图遵循编号惯例，其中第一位或前几位数字对应于图号且剩余数字识别图中的元件或组件。不同图之间的类似元件或组件可通过使用类似数字识别。例如，104可指代图1中的元件“04”，且类似元件可在图2中指代为204。如将了解，可添加、交换及/或消除本文的各种实施例中展示的元件以提供本发明的若干额外实施例。另外，如将了解，图中提供的元件的比例和相对尺度期望说明本发明的实施例且不应视为限制性的。
图1是根据本发明的若干实施例的呈包含至少一个存储器***104的计算***100的形式的设备的框图。如本文使用，存储器***104、***控制器(例如，215)、存储器装置(例如，210)或装置控制器(例如，225)也可单独视为“设备”。
计算***100包含通过接口106耦合到主机102的存储器***104。如本文使用，“耦合到”一般是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，没有中间组件)(有线或无线)，包含连接(例如，电、光学、磁性等)。存储器***104可为(例如)使用若干SSD实施的固态存储器具。如关联图2进一步描述，***104可包含经由适当存储器接口(例如，208)耦合到存储器(例如，若干存储器装置210-1到210-N)的***控制器(例如，215)。
实例主机102可包含膝上型计算机、个人计算机、数码相机、数字记录和回放装置、移动电话、PDA(个人数字助理)、存储卡读取器、接口集线器、传感器和物联网(IoT)启用装置等其它主机***。接口106可包含串行高级技术附件(SATA)、***组件互连高速(PCIe)或通用串行总线(USB)等其它连接器和接口。但是，一般来说，主机接口106可提供用于在存储器***104与主机102之间传递控制、地址、数据及其它信号的接口。
主机102可包含耦合到存储器和总线控制107的若干处理器105(例如，并行处理器、协处理器等)。处理器105可为若干微处理器、或某种其它类型的控制电路，例如若干专用集成电路(ASIC)。计算***100的其它组件也可具有处理器。存储器和总线控制107可具有耦合到其的存储器及/或其它组件。在此实例中，存储器和总线控制107经耦合到动态随机存取存储器(DRAM)111、图形用户接口118和外设和总线控制109。在此实例中，外设和总线控制109经由通用串行总线(USB)接口耦合到快闪存储器驱动器119、非易失性存储器主机控制接口(NVMHCI)快闪存储器117和存储器***104。在若干不同计算***中，存储器***104可用作对硬盘驱动器(HDD)的补充或替代。图1中说明的计算***100是此***的一个实例；但是，本发明的实施例不限于图1中展示的配置。存储器***104可实施如本文进一步描述的LWP搜索。
图2是根据本发明的若干实施例的呈存储器***204的形式的设备的框图。如一个实例，存储器***204可为固态驱动器(SSD)。存储器***204包含经由总线220耦合到存储器(例如，若干存储器装置210-1到210-N)的存储器***控制器215(例如，存储器控制电路、固件及/或软件)。存储器装置210-1到210-N可统称为存储器装置210或存储器210，且可经配置以根据本发明的若干实施例执行最后写入页搜索。
***控制器215包含：主机接口206，其用于与主机(例如，图1中描述的主机102)通信；和装置接口208(例如，存储器接口)，其用于经由总线210与存储器装置210通信。总线220可在存储器装置210与***控制器215之间发送/接收各种信号(例如，数据信号、控制信号或地址信号或其组合)。
虽然图2中说明的实例包含单个总线220，但存储器***204可包含单独数据总线(DQ总线)、控制总线和地址总线。总线220可具有各种类型的总线结构，其包含但不限于与开放式NAND快闪存储器接口(ONFI)、紧凑型快闪存储器接口、多媒体卡(MMC)、安全数字(SD)、CE-ATA、工业标准架构(ISA)、微通道架构(MSA)、扩展ISA(EISA)、智能驱动电子设备(IDE)、VESA局部总线(VLB)、外设组件互连(PCI)、卡总线、通用串行总线(USB)、高级图形端口(AGP)、个人计算机存储卡国际协会总线(PCMCIA)、火线(IEEE 1394)和小型计算机***接口(SCSI)。***控制器215可经配置以支持与存储器装置210相关联的各种数据接口类型(例如，NV-DDR、NV-DDR2、NV-DDR3等)。
***控制器215包含转换组件216，其可为(例如)与主机和存储器210之间的逻辑到物理地址转换相关联的快闪存储器转换层(FTL)。例如，转换组件216可包含逻辑块地址(LBA)到物理块地址(PBA)的映射表。虽然未在图2中展示，但***控制器215也可包含错误检测及/或校正组件、损耗平衡组件及/或垃圾收集组件等在硬件、固件、软件或其任何组合中实施并与存储器210的管理相关联的各种其它组件。
如在图2中说明，存储器装置210可包含若干存储器单元212-1、212-2、212-3和212-4，其可统称为存储器单元212且其提供存储器***204的存储卷。存储器单元212可为裸片或芯片，其可称为逻辑单元(LUN)。例如，存储器装置210可为多芯片封装(MCP)，其各自包含若干裸片212。裸片212可(例如)为NAND裸片，其包括若干NAND快闪存储器单元阵列和相关联的外设电路(例如，写入电路、读取电路、I/O电路、缓冲器等)。
如结合图3和4进一步描述，阵列可为NAND快闪存储器阵列，其包括经配置以存储单个数据单位(例如，一位)的单电平单元(SLC)及/或经配置以存储超过一个数据单位的多电平单元(MLC)。另外，所述单元可经由各种不同编程过程编程，此可取决于每个单元存储的数据单位的数量；但是，经配置以每单元存储特定数量的数据单位(例如，2位、3位、4位等)的单元可经由不同编程过程编程。例如，3位MLC(其可称为三电平单元(TLC))可经由两遍次编程过程编程(例如，4到8过程，其中第一编程遍次基于下页和中间页数据状态将单元的阈值电压从擦除状态置于四个分布中的一者中，且其中第二编程遍次基于上页数据状态将单元的阈值电压从四个分布中的一者置于八个分布中的一者中)或三遍次编程过程(例如，2到4到8过程)。在一些实例中，两遍次编程过程可包含2到4过程，其中第一编程遍次基于下页数据状态将单元的阈值电压从擦除状态置于两个分布中的一者中，且其中第二编程遍次基于中间和上页数据状态将单元的阈值电压从两个分布中的一者置于八个分布中的一者中。
本发明的实施例不限于图2中展示的实例。例如，根据本发明的实施例的存储器***可包含每存储器装置(例如，MCP)210多于或少于四个存储器单元(例如，裸片)212且不限于特定存储器阵列架构(例如，NAND快闪存储器、NOR快闪存储器、DRAM、PCM等)。同样地，虽然每装置210展示一个控制器225，但实施例可包含每存储器单元212一个控制器(例如，每NAND裸片一个控制器)。
***204的存储器装置210包含经配置以控制对存储器单元212执行的操作(例如，读取、编程、擦除等)(例如，响应于来自***控制器215及/或经由***控制器215来自主机的命令)的内部装置控制器225。控制器225在存储器装置210本地且可经由总线220与外部***控制器215通信。在一些实例中，***控制器215可称为外部控制器，因为其在存储器210的外部。
如在图2中展示，内部装置控制器225包含在内部存储的页映射信息231(例如，可包含在图5A中的页映射531中的信息)和最后写入页(LWP)信息235。作为实例，页映射信息231和最后信息235可存储(例如，作为表)在定位在控制器225上的存储器中及/或存储在存储器单元212的阵列中。在一些实例中，***控制器215可维持页映射的“影子”副本。
作为实例，页映射信息231可指示块内物理页的编程顺序。编程顺序可包含物理页号。最后写入页信息235可包含最后写入页的物理页地址(例如，页号)和最后写入物理页的完成状态(例如状态)(例如，所述页是否属于部分经编程单元的群组，或所述页是否经完全编程)。例如，针对TLC的两遍次编程，识别符可包含由特定编程遍次导致的状态，例如，因第一编程遍次的2状态或4状态或因第二编程遍次的8状态。
在操作期间，***控制器215从存储器装置210读取且写入到存储器装置210且记录最后写入页信息(例如使得***控制器215了解在后续写入中写入哪一页)。例如，最后写入页信息可包含存储器装置210的块中的最后写入物理页的位置。但是，最后写入页信息可归因于(例如)异步功率损失而由***204丢失。
在各种先前***中，***控制器将尝试在***的重新通电期间(例如，在指示主机SSD准备好接收命令之前)确定(例如，恢复)最后写入页信息。但是，在各种先前***中，确定LWP信息(例如，LWP和状态)将涉及提供多个读取命令到存储器装置210(例如，经由总线220)及从装置210接收对应多个响应(其将包含相应数据页)。此LWP搜索导致存储器装置与***控制器215之间的相对高的I/O业务量，且可导致TTR增加。即使***控制器215维持页表的副本，执行LWP搜索仍将涉及大量I/O业务(例如，跨总线220的读取命令和对应响应)。
在各种实施例中，存储器装置210-1到210-N的每一者经配置以执行其自身的LWP搜索。例如，***控制器215可响应于***204丢失最后写入页信息而发送相同命令到存储器装置210的每一者(例如，以指示并发的LWP搜索)。发送到存储器装置210以在存储器装置本地起始LWP搜索的命令可称为LWP搜索命令且可包括单个读取命令序列。例如，在重新通电期间，在异步电力损失之后，控制器225可发送LWP搜索命令到存储器装置(例如，响应于电力损失事件)。响应于接收LWP搜索命令，控制器225(例如，控制器225的每一者)可在相应存储器装置210的每一块中执行最后写入页搜索而无需来自***控制器215的进一步干预。在一些实例中，控制器225中的每一者可并发(例如，并行)地在相应存储器装置中执行最后写入页搜索。
如本文使用，并发执行多个动作是指动作在特定时段(例如，***的TTR)内至少部分重叠。
在确定最后写入页之后，相应控制器225可输出对应于相应存储器装置210上的最后写入页的最后写入页信息到***控制器215。在一些实例中，除了读取命令序列外，LWP搜索命令可包含设置特征启用命令。响应于LWP搜索命令，控制器225可执行最后写入页搜索且输出经请求的LWP信息到***控制器215。作为实例，从控制器225输出的LWP信息可经写入到特定命令地址位置(例如特征地址)，其可接着由***控制器215读取。例如，在从控制器225接收LWP搜索命令之后，在提供LWP信息到控制器225之前不从存储器装置210发送读取数据到控制器225。
在一些实例中，最后写入页搜索可包含对特定物理页执行经擦除页检查，其可包含读取特定页以确定其是否经擦除。例如，每一物理块可包含擦除信息(例如，作为可包含错误校正码(ECC)数据的页的开销数据的部分)(例如，旗标型数据(例如，位))，其指示物理页是否经擦除。作为实例，位值零可指示页未经擦除且位值一可指示页经擦除。针对其中使用多遍次编程物理页的情况，物理页可包含状态信息(例如，旗标型数据)，其指示编程状态(例如，页经完全编程还是部分编程)。作为实例，位值零可指示页经部分编程且位值一可指示页经完全编程。如结合图5A和5B描述，最后写入页搜索可包含执行用于选择待读取的特定页的若干二进制搜索。
存储器装置210可为单个通道的部分；但是，实施例并不如此限制。例如，***控制器215可经耦合到多个通道，多个通道各自包括若干存储器装置210(例如，总线220可对应于一或多个并行通信通道)。在若干实施例中，通道可独立操作使得本文描述的页搜索可由对应于多个通道的装置并发执行及/或由单个通道内的装置并发执行。
提供使每一存储器装置210执行其自身最后写入页搜索(例如，响应于来自***控制器215的单个命令)的能力且在搜索完成时输出最后写入页信息到***控制器215而无需来自***控制器215的进一步干预可相较于使用***控制器通过发出许多命令且从每一物理或逻辑页接收信息而执行最后写入页(如在先前方法中进行)减少TTR及I/O业务。此外，先前方法可涉及对经由单个通道(例如，总线)串行耦合到***控制器的存储器装置执行搜索且从所述存储器装置接收最后写入页信息。此(例如)可导致通道上的大量I/O业务(例如，导致可减少处理量的拥塞)。使用每一存储器装置210来执行其自身的最后写入页搜索允许搜索通过经由单个通道耦合到***控制器的相应存储器装置210并行进行且可导致相较于先前方法通道上的I/O业务减少。
图3说明根据本发明的若干实施例的具有组织成若干物理块339-1(块1)、339-2(块2)、…、339-B(块B)的存储器单元的群组的存储器单元312的实例。存储器单元312可为存储器单元，例如图2中描述的存储器单元212。存储器单元312的存储器单元可为(例如)具有NAND架构的非易失性浮栅快闪存储器单元。但是，本发明的实施例不限于特定存储器类型。
存储器块339-1到339-B可统称为块339且可经操作作为(例如)SLC及/或MLC单元。作为实例，存储器单元312阵列中的物理块的数量可为128个块、512个块或1,024个块，但实施例不限于特定数量个物理块。在一些实例中，块339可经布置成多个层面。作为实例，一或多个“虚拟”存取线(例如，字线)可将层面彼此分离。
在图3中展示的实例中，每一物理块339包含存储器单元，其可作为单元一起擦除(例如，每一物理块中的单元可作为擦除单元并发擦除)。如在图3中展示，每一物理块339包括存储器单元的若干物理行340-1、340-2…340-R，其各自经耦合到相应可寻址存取线。每一物理块中的行数可为32、64或128，但实施例不限于每块339特定数量个行，其可统称为行340。
每一行340可包括可适时包含擦除信息和状态信息的单元的若干物理页。单元的物理页可指代一起(例如，并发)或作为功能群组编程及/或读取的若干存储器单元。在图3中展示的实施例中，每一行340可包括单元的一个物理页。但是，本发明的实施例并不如此限制。例如，每一行340可包括单元的多个物理页(例如，与耦合到偶数位线的单元相关联的偶数页，及与耦合到奇数位线的单元相关联的奇数页)。另外，如关联图4进一步描述，针对包含多电平单元的实施例，物理页可存储数据的多个逻辑页，其中物理页中的每一单元促成朝向逻辑下页的一个位，朝向逻辑上页的一个位且朝向相应数量个逻辑中间页的一或多个位。
在一些实例中，如结合图5A进一步描述，存储器块可经布置在页的多个列中，例如页的可寻址子块。例如，块内的每一子块可由地址(例如，子块地址)识别。例如，物理页地址可包含存取线地址和子块地址(例如，可由其识别)。
在图3中展示的实例中，对应于行340的物理页可存储数据的若干扇区342-1、342-2…342-S(例如，对应于主机扇区的数据量，例如512字节)。扇区342可包括用户数据以及开销数据，例如，错误校正码(ECC)数据和逻辑块地址(LBA)数据。注意，物理块339、行340和扇区342的其它配置是可能的。例如，行340可各自存储对应于可包含(例如)多于或少于512个字节的数据的单个扇区的数据。
图4说明根据本发明的若干实施例的与编程存储器单元相关联的图。在此实例中，存储器单元为各自可编程到被指派不同相应3位位模式(例如，111、011、001、101、100、000、010和110)的八个数据状态(例如，L1到L8)的一者的TLC。在若干实施例中，存储3位的位模式中的位的每一者对应于数据的不同逻辑页。例如，最低有效位(LSB)(如在图4中展示加框的最右位)可对应于数据的第一逻辑页(例如，下页)，中间位可对应于数据的第二逻辑页(例如，中间页)，且最高有效位(MSB)(如由在图3中的菱形符号指示的最左位)可对应于数据的第三逻辑页(例如，上页)。
但是，实施例不限于存储三个数据位的多电平存储器单元。例如，若干实施例可包含经配置以存储多于或少于三个数据位及/或每单元分数数量个数据位的存储器单元，且实施例不限于指派给数据状态L1到L8的特定编码。
图4中展示的图说明与根据两遍次编程过程(例如，4到8两遍次编程过程)编程存储器单元(例如，NAND快闪存储器单元)相关联的阈值电压(Vt)分布，所述两遍次编程过程包含第一编程遍次(PP_1)427(通过其编程下页和中间页(LP/MP))及第二编程遍次(PP_2)429(通过其编程上页(UP))。
阈值电压(Vt)分布421表示经擦除存储器单元。第一编程遍次427包含将存储器单元的Vt调整(例如，经由施加到选定字线的编程脉冲)到由Vt分布432-1、432-2、432-3和432-4表示的四个电平的一者。电压电平由Vt分布表示，Vt分布可反映编程到特定电平的单元的统计平均Vt电平。在此实例中，单元(其下页将存储位值“1”(例如，LP＝1)且其中间页将存储位值“1”(例如，MP＝1))在第一编程遍次427期间经编程到分布432-1，单元(其下页将存储位值“1”(例如，LP＝1)且其中间页将存储位值“0”(例如，MP＝0))在遍次427期间经编程到分布432-2，单元(其下页将存储位值“0”(例如，LP＝0)且其中间页将存储位值“0”(例如，MP＝0))在遍次427期间经编程到分布432-3，且单元(其下页将存储位值“0”(例如，LP＝0)且其中间页将存储位值“1”(例如，MP＝1))在遍次427期间经编程到分布432-4。
第二编程遍次429包含将存储器单元的Vt调整(例如，经由施加到选定字线的编程脉冲)到由Vt分布434-1到434-8表示的八个电平的一者，Vt分布434-1到434-8分别对应于数据状态L1到L8，其中数据状态L1到L8的每一者指示不同存储3位位模式。在此实例中，编程到数据状态L1的单元存储数据“111”，编程到数据状态L2的单元存储数据“011”，编程到数据状态L3的单元存储数据“001”，编程到数据状态L4的单元存储数据“101”，编程到数据状态L5的单元存储数据“100”，编程到数据状态L6的单元存储数据“000”，编程到数据状态L7的单元存储数据“010”，且编程到数据状态L8的单元存储数据“110”。
图4中说明的图说明与读取三个相应存储页的位相关联的若干读取电压490-0、490-1、490-2、490-3、490-4、490-5和490-6(一般称为读取电压490)。可需要与读取特定数据页相关联的若干读取选通(例如，使用施加到选定字线的若干读取电压490)。例如，在此实例中，编码是使得可使用单个读取选通(例如，在读取电压490-3)来确定单元的下页是“0”还是“1”(例如，使用读取电压490-3的单个Vt检测操作)。同样地，在此实例中，必须执行两个读取选通(例如，在读取电压490-1下的一个选通和在读取电压490-5下的一个选通)以便解码中间页。在此实例中，编码是使得必须执行四个读取选通(例如，在读取电压490-0、490-2、490-4和490-6下的选通)以便解码上页。
在一些实例中，存储器单元(例如，图2中展示的存储器单元212)的存储器单元可经配置为SLC或MLC单元。MCL配置可(例如)为2位、3位或4位配置。页映射(例如，页的编程顺序)可基于特定MLC配置变化。另外，对应于特定MLC的编程过程可变化。例如，3位MLC配置可根据一遍次、两遍次或三遍次编程过程进行编程。在一些实例中，如果仅已经执行第一编程遍次427，那么对应物理页中的状态信息可指示物理页经部分编程，且如果已经执行第二编程遍次429，那么状态信息可指示物理页经完全编程。
图5A说明根据本发明的若干实施例的与最后写入页搜索相关联的实例页映射531。图5B说明指示对应于图5A中展示的页映射的物理页的擦除状态的表。页映射531可对应于(例如)图2中展示的相应存储器装置210中的页映射信息231。在涉及每块多个层面的实例中，多个层面中的每一者可存在页映射531。
在图5A中展示的实例中，页映射531呈表的形式且对应于其中存储器单元块包括6个子块和11个字线的存储器。因而，每一块包括66个物理页。表531的每一列552-0到552-5对应于相应子块(例如，“SB0”到“SB5”)，且表531的每一行550-0到550-10对应于相应字线(例如，“WL0”到“WL10”)。表531内的条目指示块内的66个物理页的相应页号(编号“0”到“65”)。因此，表531指示块内的每一物理页的物理位置(例如，子块地址和字线地址)。例如，页“0”对应于子块SB0内在字线WL0处的物理页，且页“65”对应于子块SB5内在字线WL10处的物理页。
在图5A的实例中，字线WL0到WL10可为子块SB0到SB5共用。例如，页“0”到“65”可都耦合到同一字线(例如，WL10)。但是，相应子块SB0到SB5的11个字线可为不同字线，使得页“60”可耦合到子块SB0内的第11个字线(WL10)且页“65”可耦合到子块SB5内的单独字线(例如，子块SB5内的第11个字线)。
表560说明图5A中描述的块的在特定时间点的擦除状态的实例。例如，表560指示对应于表531的66个页的每一者当前是经擦除(例如，由“E”指示)还是至少部分经编程(例如，由“P”指示)。表560可表示在异步电力损失事件之后的块的擦除状态，在异步电力损失事件中存储器***丢失LWP信息。
以下讨论描述根据本发明的实施例执行最后写入页搜索(例如，使用表531)以便确定块的66个物理页的哪一物理页为写入的最后物理页以及与最后写入物理页相关联的其它状态信息。下文描述的实例涉及执行若干二进制搜索以确定LWP。例如，可执行第一二进制搜索以确定特定最后编程字线，且可执行第二二进制搜索以确定特定最后编程子块。如下文描述，二进制搜索的每一迭代可包含执行擦除页检查，此可包含执行页读取操作。
将了解，已知二进制搜索且所属领域的一般技术人员熟悉如何执行二进制搜索。因此，不会提供可如何实施二进制搜索的详细解释。此外，注意，虽然本文提供的实例使用二进制搜索，但是本发明的实施例不限于用来确定LWP信息的特定类型的搜索。
使用图5A和5B中展示的页映射信息的LWP搜索可经由响应于***(例如，***104)的LWP信息丢失通过***控制器(例如，215)起始的LWP搜索命令起始。LWP搜索命令可通过一或多个存储器装置(例如，210-1到210-N)执行而无需来自***控制器215的进一步干预(例如，无需提供后续命令(例如，页读取命令)到存储器装置210)。搜索可通过对子块中的特定一者(例如，子块SB0)执行字线搜索(例如，字线WL0到WL10的二进制搜索)开始。由于块的物理页可循序编程(例如，开始于页“0”且结束于页“66”)，所以子块中的一者的二进制字线搜索可足以获得对应于LWP的字线。但是，如果存储器装置包括子块的多个层面，那么可对来自每一层面的子块执行字线的单独二进制搜索(例如，以确定哪一层面包含LWP)。
(例如，选定子块(例如，子块SB0)的)字线的二进制搜索可包含设置到第一字线(例如，WL0)的开始指针和到最后字线(例如，WL10)的结束指针。对对应于选定子块(例如，SB0)和对应于开始指针的字线(例如，WL0)的页执行擦除检查，所述页为页“0”，如在表531中展示。页“0”的擦除检查包含读取页，其的对应数据(例如，或元数据(例如，擦除状态旗标))指示页是否经擦除。在其中循序编程块的页的情况中，第一子块(SB0)的第一字线(WL0)经擦除的确定可指示块经擦除(例如，块的所有页经擦除)。
如在此实例中，如果确定编程页“0”(由表560中的“P”指示)，那么对对应于选定子块(SB0)和对应于结束指针的字线(WL10)的页执行擦除页检查，所述页在此情况中为页“60”。如果确定页“60”经编程，那么其可为最后写入页。因此，如果页“60”经编程，那么可执行子块SB0到SB5的二进制搜索以确定哪一子块包含最后写入页。
如在此实例中，如果确定页“60”经擦除(如由表560中的“E”指示)，那么根据二进制搜索，移动开始指针和结束指针中的一者以从下一二进制搜索迭代移除字线的一半(或大约一半)。在此实例中，二进制搜索的下一迭代涉及将开始指针从WL0移动到WL5(其中结束指针保持在WL10)，且对耦合到字线WL5的页(其为表531中展示的页“30”)执行擦除检查。
由于，在此实例中，页“30”经编程(如由表560中的“P”指示)，所以针对下一迭代，根据二进制搜索过程，开始指针保持在WL5且结束指针从WL10移动到WL7。接着对经耦合到(子块SB0的)字线WL7的页(其为表531中展示的页“42”)执行擦除检查。
在此实例中，确定页“42”经擦除(如由表560中的“E”指示)且开始指针可从字线WL5更新到WL6。在此实例中，由于确定页“30”(耦合到WL5)经编程且确定页“42”(耦合到WL7)经擦除，所以对页“36”(例如，耦合到WL6的页)的擦除页检查将确定页“30”或页“36”是否为最后写入页。
在此实例中，对页“36”的擦除页检查揭露了页“36”经编程，如由表560中的“P”指示。因此，确定页“36”为选定子块(例如，SB0)中的最后写入页，且字线的二进制搜索结束(例如，因为开始指针和结束指针已经合并到一个字线内)，且确定字线WL6为耦合到块的最后写入页的字线。
响应于确定对应于块的最后写入页的特定字线(例如，在此实例中为WL6)，可执行经耦合到字线WL6的子块SB0到SB5的后续二进制搜索以确定块的最后写入页定位在哪一特定子块中。
经耦合到字线WL6的子块SB0到SB5的二进制搜索可包含设置到第一子块(例如，子块SB0)开始指针及到最后子块(例如，子块5)的结束指针。可对子块5中的页(例如，页“41”)执行擦除检查。如在此实例中，如果确定页“41”经擦除(如由表560中的“E”指示)，那么根据二进制搜索，移动开始指针和结束指针中的一者以针对下一二进制搜索迭代移除子块的一半(或大约一半)。在此实例中，二进制搜索的下一迭代涉及将结束指针从子块SB5移动到子块SB2(其中开始指针保持在子块SB0)，且对子块SB2中的页(其为表531中展示的页“38”)执行擦除检查。
在此实例中，确定页“38”经擦除(如由表560中的“E”指示)且开始指针可从子块SB0更新到子块SB1。在此实例中，由于确定子块SB0中的页“36”(例如，耦合到WL6)经编程且确定子块SB2中的页“38”(耦合到WL6)经擦除，所以对子块SB1中的页“37”的擦除页检查将确定页“36”或页“37”为最后写入页。在此实例中，对页“37”的擦除页检查揭露了页“37”经编程，如由表560中的“P”指示。因此，确定页“37”为块中的最后写入页。
在其中使用单个遍次编程页的实例中，最后写入页“37”的存取线地址WL6和子块地址SB1经输出到***控制器215作为最后写入页信息(例如，通过特征地址识别)。在其中使用多个遍次来编程页的实例中，检查最后写入页“37”的状态信息以确定最后写入页“37”是否经部分或完全编程，且此信息包含在最后写入页信息中。
在各种所揭示的实施例中，在耦合到***控制器的存储器装置本地执行LWP搜索而无需***控制器干预。存储器装置自身响应于接收由***控制器响应于电力损失事件输出的命令在内部执行LWP搜索且将搜索结果(例如，LWP信息)返回到***控制器。此可提供益处，例如，相较于其中***控制器自身在存储器装置外部确定LWP信息的先前方法，减少存储器***的TTR及/或存储器***内的输入/输出(I/O)业务。
虽然已经在本文中说明且描述特定实施例，但所属领域的一般技术人员将了解，经计算以实现相同结果的布置可替换所展示的特定实施例。本发明期望涵盖本发明的若干实施例的修改或变化。将理解，以上描述已经以说明性方式且非限制性方式作出。所属领域的技术人员将在审阅以上描述之后了解以上实施例及本文未具体描述的其它实施例的组合。本发明的若干实施例的范围包含其中使用以上结构和方法的其它应用。因此，本发明的若干实施例的范围应参考所附权利要求书以及此类权利要求书所授权的等效物的整个范围确定。
在前文具体实施方式中，出于简化本发明的目的，在单个实施例中将一些特征组合在一起。本发明的此方法并不应被视为反映本发明揭示内容所揭示的实施例必须使用比明确陈述于每一权利要求项中的特征的更多的特征的意图。而是，如所附权利要求书所反映，发明的标的物在于少于单个揭示的实施例的所有特征。因此，所附权利要求书由此并入具体实施方式中，其中每一项权利要求独立作为单独的实施例。

Claims (20)

1.一种方法，其包括：
响应于存储器***(104、204)丢失最后写入页信息，起始最后写入页搜索以确定存储器装置(210)的最后写入页信息(235)，其中经由从所述存储器***(104、204)的控制器(215)到所述存储器装置(210)的命令起始所述最后写入页搜索；
响应于接收所述命令，对所述存储器装置(210)执行所述最后写入页搜索；及
提供所述最后写入页信息(235)到所述控制器(215)。
2.根据权利要求1所述的方法，其中在接收所述命令之后，在提供所述最后写入页信息到所述控制器(215)之前不从所述存储器装置(210)发送读取数据到所述控制器(215)。
3.根据权利要求1所述的方法，其中对所述存储器装置(210)执行所述最后写入页搜索包括确定所述最后写入页的存取线地址和子块地址而无需所述控制器(215)进一步干预。
4.根据权利要求1到3中任一权利要求所述的方法，其中
对所述存储器装置(210)执行所述最后写入页搜索进一步包括确定所述最后写入页的状态；及
确定所述最后写入页的所述状态包括读取所述最后写入页中存储的状态信息。
5.根据权利要求1到2中任一权利要求所述的方法，其中所述存储器装置(210)维持页映射(231、531)，其提供存取线地址与子块地址的多个组合的每一者的物理页地址。
6.根据权利要求1所述的方法，其中执行所述最后写入页搜索包括在无需所述控制器(215)进一步干预的情况下：
搜索特定子块以识别经耦合到所述特定子块中的最后写入页的特定存取线；及搜索耦合到所述特定存取线的多个子块以识别所述多个子块中的包括在写入页到所述多个子块的剩余部分之后写入的页的子块。
7.根据权利要求6所述的方法，其中搜索所述特定子块包括第一二进制搜索，且搜索所述多个子块包括第二二进制搜索。
8.根据权利要求1到3中任一权利要求所述的方法，其中所述存储器***(104、204)丢失最后写入页信息是由异步电力损失事件引起。
9.根据权利要求1到3中任一权利要求所述的方法，其中所述存储器装置(210)包括多个存储器单元层面，其中对所述存储器装置(210)执行所述最后写入页搜索包括确定所述多个层面中的哪一者包括所述最后写入页。
10.根据权利要求1到3中任一权利要求所述的方法，其中所述命令为最后写入页搜索命令。
11.一种设备(104、204)，其包括：
***控制器(215)；
存储器装置(210)，其在所述***控制器(215)外部且包括内部控制器(225)；
其中所述***控制器(215)经配置以响应于最后写入页信息的丢失发送命令到所述内部控制器(225)；
其中所述内部控制器(225)经配置以：
响应于接收所述命令对所述存储器装置执行最后写入页搜索以确定所述存储器装置的最后写入页信息(235)；及
提供所述经确定最后写入页信息(235)到所述***控制器(215)。
12.根据权利要求11所述的设备(104、204)，其中所述***控制器(215)经配置以读取所述最后写入页信息(235)。
13.根据权利要求11到12中任一权利要求所述的设备(104、204)，其中所述命令包括设置特征指令。
14.根据权利要求11到12中任一权利要求所述的设备(104、204)，其中
所述内部控制器(225)经配置以将指示符指派到所述最后写入页信息(235)，所述指示符向所述***控制器(215)指示所述最后写入页信息(235)；且
所述***控制器(215)经配置以基于所述指示符读取所述最后写入页信息(235)。
15.根据权利要求11到12中任一权利要求所述的设备(104、204)，其中
所述存储器装置(210)包括存储器单元的块(339)，其包括多个子块，每一子块包括经耦合到多个存取线中的相应不同者的存储器单元的物理页；且
所述最后写入页信息(235)包括所述子块中的一者的地址、所述存取线中的一者的地址和所述最后写入页的写入状态。
16.一种设备(104、204)，其包括：
***控制器(215)，其包括装置接口(208)和主机接口(206)；
存储器装置(210)，其通过所述装置接口(208)耦合到所述***控制器(215)，所述存储器装置(210)包括：
内部控制器(225)；及
存储器单元的块(339)，其包括多个子块，每一子块包括分别耦合到多个存取线中的不同者的物理页；
其中所述***控制器(215)经配置以响应于最后写入页信息的丢失而发送命令到所述内部控制器(225)；
其中所述内部控制器(225)经配置以：
响应于接收所述命令，对所述块(339)的所述页中的至少一些执行经擦除页检查以确定最后写入页；及
将包含对应于所述最后写入页的地址的最后写入页信息(235)提供到所述***控制器(215)。
17.根据权利要求16的设备(104、204)，其中对所述块(339)的页中的至少一些执行的所述经擦除页检查包括从所述页读取擦除状态。
18.根据权利要求16到17中任一权利要求所述的设备(104、204)，其中所述最后写入页信息(235)包含特征地址。
19.根据权利要求16到17中任一权利要求所述的设备(104、204)，其中
经提供到所述***控制器(215)的所述最后写入页信息(235)包含由所述内部控制器(225)确定的所述最后写入页的状态；且
所述最后写入页的所述状态表示所述最后写入页的所述存储器单元是否经完全编程。
20.根据权利要求16到17中任一权利要求所述的设备(104、204)，其中所述存储器装置(210)为经由多个通道耦合所述***控制器(215)的多个存储器装置(210)中的一者；且其中所述存储器装置(210)中的至少两者经配置以确定并行执行所述经擦除页检查。
CN201811374822.0A 2017-11-21 2018-11-19 最后写入页搜索 Active CN109815160B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/819,941 US10977186B2 (en) 2017-11-21 2017-11-21 Last written page searching
US15/819,941 2017-11-21

Publications (2)

Publication Number Publication Date
CN109815160A true CN109815160A (zh) 2019-05-28
CN109815160B CN109815160B (zh) 2024-02-23

Family

ID=66532381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811374822.0A Active CN109815160B (zh) 2017-11-21 2018-11-19 最后写入页搜索

Country Status (2)

Country Link
US (2) US10977186B2 (zh)
CN (1) CN109815160B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113050885A (zh) * 2019-12-27 2021-06-29 美光科技公司 用于存储器子***的异步功率损耗处置方法
CN113094293A (zh) * 2019-12-23 2021-07-09 美光科技公司 链接存储器子***的存取命令
CN113220502A (zh) * 2021-05-07 2021-08-06 深圳宏芯宇电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制器
US11914876B2 (en) 2019-12-27 2024-02-27 Micron Technology, Inc. Asynchronous power loss handling approach for a memory sub-system

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7030636B2 (ja) * 2018-07-12 2022-03-07 キオクシア株式会社 メモリシステムおよびその制御方法
US10593412B2 (en) * 2018-07-19 2020-03-17 Micron Technology, Inc. Using a status indicator in a memory sub-system to detect an event
US10872639B2 (en) 2018-12-31 2020-12-22 Micron Technology, Inc. Recovery of memory from asynchronous power loss
KR20210154401A (ko) * 2020-06-12 2021-12-21 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282624B1 (en) * 1997-11-13 2001-08-28 Seiko Epson Corporation Non-volatile memory apparatus including first and second address conversion tables stored in volatile and nonvolatile memories for improved access at power up
CN101198939A (zh) * 2005-05-12 2008-06-11 晟碟以色列有限公司 抗掉电后数据损坏的闪存管理方法
US20090067241A1 (en) * 2007-09-12 2009-03-12 Gorobets Sergey A Data protection for write abort
US20090150646A1 (en) * 2007-12-10 2009-06-11 Spansion Llc Memory array search engine
US8873288B2 (en) * 2011-07-28 2014-10-28 Sandisk Technologies Inc. Simultaneous sensing of multiple wordlines and detection of NAND failures
US20150261613A1 (en) * 2014-03-13 2015-09-17 Sandisk Technologies Inc. Storage Module and Method for Improving Boot Time During Block Binary Searches
US9361991B1 (en) * 2014-12-23 2016-06-07 Sandisk Technologies Inc. Efficient scanning of nonvolatile memory blocks
CN105895160A (zh) * 2015-02-13 2016-08-24 桑迪士克科技有限责任公司 具有减少的读取干扰的边界字线搜索和开放的块读取方法
CN106486163A (zh) * 2015-08-28 2017-03-08 爱思开海力士有限公司 非易失性存储器件、包括其的数据储存设备及其操作方法
US20170084328A1 (en) * 2015-09-21 2017-03-23 Sandisk Technologies Inc. Write abort detection for multi-state memories
US20170293437A1 (en) * 2016-04-08 2017-10-12 SK Hynix Inc. Last written page indicator
US20170310341A1 (en) * 2016-04-20 2017-10-26 SK Hynix Inc. Efficient data path architecture for flash devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8327224B2 (en) * 2009-04-16 2012-12-04 Micron Technology, Inc. Data recovery in a solid state storage system
US8683113B2 (en) * 2011-02-04 2014-03-25 Western Digital Technologies, Inc. Concurrently searching multiple devices of a non-volatile semiconductor memory
JP5874525B2 (ja) * 2012-05-11 2016-03-02 ソニー株式会社 制御装置、記憶装置、記憶制御方法
US9543033B1 (en) * 2015-11-19 2017-01-10 Kabushiki Kaisha Toshiba Semiconductor memory device, control method, and memory system
KR20180041428A (ko) * 2016-10-14 2018-04-24 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그의 동작 방법
WO2018136094A1 (en) * 2017-01-23 2018-07-26 Micron Technology, Inc. Partially written block treatment
US10565123B2 (en) * 2017-04-10 2020-02-18 Western Digital Technologies, Inc. Hybrid logical to physical address translation for non-volatile storage devices with integrated compute module
US10452471B2 (en) * 2017-10-11 2019-10-22 Western Digital Technologies, Inc. Non-volatile memory with dynamic write abort detection and recovery

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282624B1 (en) * 1997-11-13 2001-08-28 Seiko Epson Corporation Non-volatile memory apparatus including first and second address conversion tables stored in volatile and nonvolatile memories for improved access at power up
CN101198939A (zh) * 2005-05-12 2008-06-11 晟碟以色列有限公司 抗掉电后数据损坏的闪存管理方法
US20090067241A1 (en) * 2007-09-12 2009-03-12 Gorobets Sergey A Data protection for write abort
US20090150646A1 (en) * 2007-12-10 2009-06-11 Spansion Llc Memory array search engine
US8873288B2 (en) * 2011-07-28 2014-10-28 Sandisk Technologies Inc. Simultaneous sensing of multiple wordlines and detection of NAND failures
US20150261613A1 (en) * 2014-03-13 2015-09-17 Sandisk Technologies Inc. Storage Module and Method for Improving Boot Time During Block Binary Searches
US9361991B1 (en) * 2014-12-23 2016-06-07 Sandisk Technologies Inc. Efficient scanning of nonvolatile memory blocks
CN105895160A (zh) * 2015-02-13 2016-08-24 桑迪士克科技有限责任公司 具有减少的读取干扰的边界字线搜索和开放的块读取方法
CN106486163A (zh) * 2015-08-28 2017-03-08 爱思开海力士有限公司 非易失性存储器件、包括其的数据储存设备及其操作方法
US20170084328A1 (en) * 2015-09-21 2017-03-23 Sandisk Technologies Inc. Write abort detection for multi-state memories
US20170293437A1 (en) * 2016-04-08 2017-10-12 SK Hynix Inc. Last written page indicator
US20170310341A1 (en) * 2016-04-20 2017-10-26 SK Hynix Inc. Efficient data path architecture for flash devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113094293A (zh) * 2019-12-23 2021-07-09 美光科技公司 链接存储器子***的存取命令
CN113094293B (zh) * 2019-12-23 2022-09-09 美光科技公司 存储器***及相关方法和计算机可读存储介质
CN113050885A (zh) * 2019-12-27 2021-06-29 美光科技公司 用于存储器子***的异步功率损耗处置方法
US11914876B2 (en) 2019-12-27 2024-02-27 Micron Technology, Inc. Asynchronous power loss handling approach for a memory sub-system
CN113220502A (zh) * 2021-05-07 2021-08-06 深圳宏芯宇电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制器
CN113220502B (zh) * 2021-05-07 2023-10-31 深圳宏芯宇电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制器

Also Published As

Publication number Publication date
US10977186B2 (en) 2021-04-13
US20210232508A1 (en) 2021-07-29
US20190155744A1 (en) 2019-05-23
CN109815160B (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
CN109815160A (zh) 最后写入页搜索
CN109992537A (zh) 存储***及其操作方法
TWI425523B (zh) 混合型快閃儲存裝置及其操作方法
CN110390970B (zh) 存储器装置及其操作方法
CN109213705A (zh) 存储装置及其操作方法
US10714186B2 (en) Method and apparatus for dynamically determining start program voltages for a memory device
CN110400588A (zh) 存储器装置以及该存储器装置的操作方法
US10909031B2 (en) Memory system and operating method thereof
CN110275673B (zh) 存储装置及其操作方法
CN112346656A (zh) 控制器及其操作方法
US10061695B2 (en) Memory system and operating method thereof
CN107391389B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
CN112201292A (zh) 控制器及其操作方法
CN110321068A (zh) 存储器控制器及操作存储器控制器的方法
CN109388578A (zh) 存储装置及其操作方法
CN109947662A (zh) 存储器***及其操作方法
CN112817878B (zh) 操作具有动态可变属性的存储器的***和方法
CN108735253A (zh) 非易失性存储器存储***
CN110287130A (zh) 存储装置及其操作方法
CN110175132A (zh) 存储装置及其操作方法
CN109542394A (zh) 控制器、半导体存储器装置及具有它们的存储器***
CN111105832A (zh) 存储装置和操作存储装置的方法
KR20210024269A (ko) 빠른 읽기 페이지를 포함하는 불휘발성 메모리 장치 및 이를 포함하는 스토리지 장치
CN109949839A (zh) 存储器控制器及存储器控制器的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant