JP5364750B2 - メモリシステム、及び不揮発性メモリデバイスの制御方法 - Google Patents
メモリシステム、及び不揮発性メモリデバイスの制御方法 Download PDFInfo
- Publication number
- JP5364750B2 JP5364750B2 JP2011068318A JP2011068318A JP5364750B2 JP 5364750 B2 JP5364750 B2 JP 5364750B2 JP 2011068318 A JP2011068318 A JP 2011068318A JP 2011068318 A JP2011068318 A JP 2011068318A JP 5364750 B2 JP5364750 B2 JP 5364750B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- voltage
- memory device
- erase
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本実施形態では、不揮発性メモリデバイス(例えば、NAND型フラッシュメモリデバイス)を複数有したメモリシステム(例えば、SSD(Solid State Drive))において、不揮発性メモリデバイスの劣化度合いを判定するため、不揮発性メモリデバイスに対するデータの書き込み処理や消去処理による不揮発性メモリデバイスの特性(例えば、書き込み処理や消去処理のループ回数)をモニタする。
変更部13は、書き込み処理における書き込み開始電圧を変更する代わりに、書き込み処理における書き込み電圧の増加幅を変更しても良い。すなわち、変更部13は、劣化度合いの判定結果と変更情報131とに応じて、書き込み時間WTが目標値に一致するように、書き込み処理における書き込み電圧の増加幅を変更してもよい。
変更部13は、書き込み処理における書き込み開始電圧と書き込み電圧の増加幅との両方を変更しても良い。すなわち、変更部13は、劣化度合いの判定結果と変更情報131とに応じて、書き込み時間WTが目標値に一致するように、書き込み開始電圧と書き込み電圧の増加幅との両方を変更してもよい。
変更部13は、書き込み処理における書き込み開始電圧及び書き込み電圧の増加幅の少なくとも一方に加えて、ベリファイ電圧を変更しても良い。以下では、変更部13が書き込み開始電圧に加えてベリファイ電圧を変更する場合について例示的に説明するが、書き込み電圧の増加幅に加えてベリファイ電圧を変更する場合や、書き込み開始電圧及び書き込み電圧の増加幅の両方に加えてベリファイ電圧を変更する場合についても同様に適用できる。
次に、第2の実施形態にかかるメモリシステムについて説明する。以下では、第1の実施形態と異なる部分を中心に説明する。
次に、第3の実施形態にかかるメモリシステムについて説明する。以下では、第1の実施形態と異なる部分を中心に説明する。
変更部16は、劣化度合いの判定結果と変更情報161とに応じて、消去時間ETが目標値より小さくなるように、消去処理における消去開始電圧を変更してもよい。
変更部16は、消去処理における消去開始電圧と消去電圧の増加幅との両方を変更しても良い。すなわち、変更部16は、劣化度合いの判定結果と変更情報161とに応じて、消去時間ETが目標値以下になるように、消去開始電圧と消去電圧の増加幅との両方を変更してもよい。以下では、消去時間ETが目標値に一致するように変更する場合について例示的に説明するが、消去時間ETが目標値より小さくなる場合についても適用できる。
次に、第4の実施形態にかかるメモリシステムについて説明する。以下では、第1の実施形態と異なる部分を中心に説明する。
変更部17は、モニタ部12によりモニタされたNANDデバイスの特性に応じて、書き込み時間WTが目標値に一致するように、QPW方式のベリファイ動作における第1のベリファイ電圧のレベルを変更してもよい。
変更部17は、モニタ部12によりモニタされたNANDデバイスの特性に応じて、書き込み時間WTが目標値に一致するように、QPW方式のベリファイ動作におけるビット線の充電電圧を変更してもよい。
Claims (10)
- データを記憶する複数のメモリセルを含む不揮発性メモリデバイスと、
前記不揮発性メモリデバイスに対するデータの書き込み処理及び消去処理による前記不揮発性メモリデバイスの特性をモニタするモニタ部と、
前記モニタされた前記不揮発性メモリデバイスの特性に応じて、前記書き込み処理に要する時間が目標値に一致するように、書き込み動作とベリファイ動作とが交互に繰り返される前記書き込み処理における書き込み開始電圧の値と書き込み電圧の増加幅との少なくとも一方を変更する変更部と、
を備え、
前記書き込み動作のとき、前記ベリファイ動作の結果に応じて、第1書き込みセルに接続される第1ビット線に第1電圧を印加し、第2書き込みセルに接続される第2ビット線に前記第1電圧よりも高い第2電圧を印加し、非書き込みセルに接続される第3ビット線に前記第2電圧よりも高い第3電圧を印加し、
前記変更部は、前記モニタされた前記不揮発性メモリデバイスの特性に応じて、前記書き込み処理に要する時間が目標値に一致するように、前記第2電圧を変更する
ことを特徴とするメモリシステム。 - 前記モニタされた前記不揮発性メモリデバイスの特性は、前記書き込み処理の回数、前記消去処理の回数、前記書き込み処理に要する時間、前記消去処理に要する時間、前記書き込み処理における書き込み動作及びベリファイ動作の繰り返し回数、及び前記消去処理における消去動作及びベリファイ動作の繰り返し回数の少なくとも1つを含む
ことを特徴とする請求項1に記載のメモリシステム。 - 前記変更部は、
前記モニタされた前記不揮発性メモリデバイスの特性に応じて、前記書き込み処理に要する時間を目標値に一致させるための、書き込み開始電圧の値及び書き込み電圧の増加幅の少なくとも一方の変更量を演算する演算部と、
前記演算された変更量を用いて、前記書き込み処理における書き込み開始電圧の値及び書き込み電圧の増加幅の少なくとも一方を変更する変更処理部と、
を有する
ことを特徴とする請求項1又は2に記載のメモリシステム。 - 前記変更部は、前記モニタされた前記不揮発性メモリデバイスの特性に応じて、前記書き込み処理に要する時間が目標値に一致するように、前記書き込み処理におけるベリファイ電圧をさらに変更する
ことを特徴とする請求項1から3のいずれか1項に記載のメモリシステム。 - データを記憶する複数のメモリセルを含む不揮発性メモリデバイスと、
前記不揮発性メモリデバイスに対するデータの書き込み処理及び消去処理による前記不揮発性メモリデバイスの特性をモニタするモニタ部と、
前記モニタされた前記不揮発性メモリデバイスの特性に応じて、前記消去処理に要する時間が目標値以下になるように、前記消去処理における少なくとも消去開始電圧の値を変更する変更部と、
を備え、
書き込み動作とベリファイ動作とが交互に繰り返される前記書き込み処理における前記書き込み動作のとき、前記ベリファイ動作の結果に応じて、第1書き込みセルに接続される第1ビット線に第1電圧を印加し、第2書き込みセルに接続される第2ビット線に前記第1電圧よりも高い第2電圧を印加し、非書き込みセルに接続される第3ビット線に前記第2電圧よりも高い第3電圧を印加し、
前記変更部は、前記モニタされた前記不揮発性メモリデバイスの特性に応じて、前記書き込み処理に要する時間が目標値に一致するように、前記第2電圧を変更する
ことを特徴とするメモリシステム。 - データを記憶する複数のメモリセルを含む不揮発性メモリデバイスと、
前記不揮発性メモリデバイスに対するデータの書き込み処理及び消去処理による前記不揮発性メモリデバイスの特性をモニタするモニタ部と、
前記モニタされた前記不揮発性メモリデバイスの特性に応じて、書き込み動作とベリファイ動作とが交互に繰り返される前記書き込み処理における前記ベリファイ動作の方式を、第2のベリファイ電圧により行う第1の方式から前記第2のベリファイ電圧より低い第1のベリファイ電圧と前記第2のベリファイ電圧とにより2段階で行う第2の方式へ変更する変更部と、
を備え、
前記書き込み動作のとき、前記ベリファイ動作の結果に応じて、第1書き込みセルに接続される第1ビット線に第1電圧を印加し、第2書き込みセルに接続される第2ビット線に前記第1電圧よりも高い第2電圧を印加し、非書き込みセルに接続される第3ビット線に前記第2電圧よりも高い第3電圧を印加し、
前記変更部は、前記モニタされた前記不揮発性メモリデバイスの特性に応じて、前記第2電圧を変更する
ことを特徴とするメモリシステム。 - 前記変更部は、前記モニタされた前記不揮発性メモリデバイスの特性に応じて、前記書き込み処理に要する書き込み時間が目標値に一致するように、前記第2の方式の前記ベリファイ動作における前記第1のベリファイ電圧のレベルとビット線の充電電圧との少なくとも一方を変更する
ことを特徴とする請求項6に記載のメモリシステム。 - データを記憶する不揮発性メモリデバイスの有する複数のメモリセルにデータの書き込みまたは消去を行う不揮発性メモリデバイスの制御方法であって、
データ更新について前記不揮発性メモリデバイス内でウェアレベリングを行うとともに、前記不揮発性メモリデバイスに対するデータの書き込み/消去回数に応じて、書き込み動作とベリファイ動作とが交互に繰り返される書き込み処理における書き込み開始電圧の値と書き込み電圧の増加幅との少なくとも一方を変更し、
前記書き込み動作のとき、前記ベリファイ動作の結果に応じて、第1書き込みセルに接続される第1ビット線に第1電圧を印加し、第2書き込みセルに接続される第2ビット線に前記第1電圧よりも高い第2電圧を印加し、非書き込みセルに接続される第3ビット線に前記第2電圧よりも高い第3電圧を印加し、
前記不揮発性メモリデバイスに対するデータの書き込み/消去回数に応じて、前記第2電圧を変更する
ことを特徴とする不揮発性メモリデバイスの制御方法。 - データを記憶する不揮発性メモリデバイスの有する複数のメモリセルにデータの書き込みまたは消去を行う不揮発性メモリデバイスの制御方法であって、
前記不揮発性メモリデバイスに対するデータの書き込み/消去回数に応じて、消去動作とベリファイ動作とが交互に繰り返される消去処理における消去開始電圧の値を変更し、
書き込み動作と第2のベリファイ動作とが交互に繰り返される書き込み処理における前記書き込み動作のとき、前記第2のベリファイ動作の結果に応じて、第1書き込みセルに接続される第1ビット線に第1電圧を印加し、第2書き込みセルに接続される第2ビット線に前記第1電圧よりも高い第2電圧を印加し、非書き込みセルに接続される第3ビット線に前記第2電圧よりも高い第3電圧を印加し、
前記不揮発性メモリデバイスに対するデータの書き込み/消去回数に応じて、前記第2電圧を変更する
ことを特徴とする不揮発性メモリデバイスの制御方法。 - データを記憶する不揮発性メモリデバイスの有する複数のメモリセルにデータの書き込みまたは消去を行う不揮発性メモリデバイスの制御方法であって、
データ更新について前記不揮発性メモリデバイス内でウェアレベリングを行うとともに、前記不揮発性メモリデバイスに対するデータの書き込み/消去回数に応じて、消去動作とベリファイ動作とが交互に繰り返される消去処理における消去開始電圧の値を変更し、
書き込み動作と第2のベリファイ動作とが交互に繰り返される書き込み処理における前記書き込み動作のとき、前記第2のベリファイ動作の結果に応じて、第1書き込みセルに接続される第1ビット線に第1電圧を印加し、第2書き込みセルに接続される第2ビット線に前記第1電圧よりも高い第2電圧を印加し、非書き込みセルに接続される第3ビット線に前記第2電圧よりも高い第3電圧を印加し、
前記不揮発性メモリデバイスに対するデータの書き込み/消去回数に応じて、前記第2電圧を変更することを特徴とする不揮発性メモリデバイスの制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068318A JP5364750B2 (ja) | 2011-03-25 | 2011-03-25 | メモリシステム、及び不揮発性メモリデバイスの制御方法 |
US13/240,014 US8755233B2 (en) | 2011-03-25 | 2011-09-22 | Memory system |
US14/276,715 US9165665B2 (en) | 2011-03-25 | 2014-05-13 | Memory system |
US14/850,548 US20150380094A1 (en) | 2011-03-25 | 2015-09-10 | Memory system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068318A JP5364750B2 (ja) | 2011-03-25 | 2011-03-25 | メモリシステム、及び不揮発性メモリデバイスの制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012203692A JP2012203692A (ja) | 2012-10-22 |
JP2012203692A5 JP2012203692A5 (ja) | 2013-05-30 |
JP5364750B2 true JP5364750B2 (ja) | 2013-12-11 |
Family
ID=46877245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011068318A Expired - Fee Related JP5364750B2 (ja) | 2011-03-25 | 2011-03-25 | メモリシステム、及び不揮発性メモリデバイスの制御方法 |
Country Status (2)
Country | Link |
---|---|
US (3) | US8755233B2 (ja) |
JP (1) | JP5364750B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9728268B1 (en) | 2016-03-25 | 2017-08-08 | Kabushiki Kaisha Toshiba | Memory device |
US10818358B2 (en) | 2017-09-22 | 2020-10-27 | Toshiba Memory Corporation | Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5380506B2 (ja) * | 2011-09-22 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5380508B2 (ja) * | 2011-09-27 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5929456B2 (ja) * | 2012-04-17 | 2016-06-08 | ソニー株式会社 | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 |
US20130326161A1 (en) * | 2012-05-31 | 2013-12-05 | Oren Cohen | Method and Host Device for Assessing Execution of Trim Commands |
US9129689B2 (en) * | 2013-03-13 | 2015-09-08 | Sandisk Technologies Inc. | Tracking erase pulses for non-volatile memory |
US9153331B2 (en) * | 2013-03-13 | 2015-10-06 | Sandisk Technologies Inc. | Tracking cell erase counts of non-volatile memory |
JP2014197438A (ja) * | 2013-03-29 | 2014-10-16 | ソニー株式会社 | 半導体メモリ装置、メモリ管理方法および電子機器 |
JP6371499B2 (ja) * | 2013-07-11 | 2018-08-08 | サイプレス セミコンダクター コーポレーション | 半導体メモリおよび半導体メモリの動作方法 |
TWI533303B (zh) * | 2014-03-07 | 2016-05-11 | Toshiba Kk | Nonvolatile memory and memory systems |
US9748973B2 (en) * | 2014-04-22 | 2017-08-29 | Sandisk Technologies Llc | Interleaved layered decoder for low-density parity check codes |
US9275741B1 (en) * | 2014-09-10 | 2016-03-01 | Western Digital Technologies, Inc. | Temperature compensation management in solid-state memory |
CN105912483B (zh) * | 2015-02-23 | 2019-06-21 | 东芝存储器株式会社 | 存储*** |
US10235057B2 (en) * | 2015-09-04 | 2019-03-19 | Western Digital Technologies, Inc. | Operating parameters for flash memory devices |
US9659649B2 (en) * | 2015-09-08 | 2017-05-23 | Kabushiki Kaisha Toshiba | Semiconductor storage device and driving method thereof |
JP6158265B2 (ja) | 2015-09-16 | 2017-07-05 | 株式会社東芝 | キャッシュメモリシステム |
US10001963B2 (en) * | 2015-12-01 | 2018-06-19 | Alson Technology Limited | Dynamic random access memory |
US10019158B2 (en) | 2016-03-15 | 2018-07-10 | Toshiba Memory Corporation | Determination of a read voltage to be applied to a page based on read voltages of other pages |
WO2018013900A1 (en) | 2016-07-15 | 2018-01-18 | Momentive Performance Materials Inc. | Method of stabilizing imino-functional silane |
US10008277B2 (en) * | 2016-09-12 | 2018-06-26 | Sandisk Technologies Llc | Block health monitoring using threshold voltage of dummy memory cells |
US10002649B1 (en) * | 2017-02-23 | 2018-06-19 | Sandisk Technologies Llc | Preliminary ready indication for memory operations on non-volatile memory |
JP2018142240A (ja) | 2017-02-28 | 2018-09-13 | 東芝メモリ株式会社 | メモリシステム |
EP3602266A4 (en) * | 2017-03-21 | 2020-12-16 | Micron Technology, INC. | DEVICES AND METHODS FOR AUTOMATED DYNAMIC WORDLINE START VOLTAGE |
JP6684744B2 (ja) * | 2017-03-24 | 2020-04-22 | キオクシア株式会社 | メモリシステム、メモリコントローラ、およびメモリシステムの制御方法 |
US10685693B2 (en) | 2018-07-16 | 2020-06-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for writing to magnetic random access memory |
US11600334B2 (en) * | 2018-08-08 | 2023-03-07 | SK Hynix Inc. | Memory controller |
JP7258697B2 (ja) * | 2019-09-02 | 2023-04-17 | キオクシア株式会社 | 半導体記憶装置 |
JP2022012905A (ja) * | 2020-07-02 | 2022-01-17 | キオクシア株式会社 | メモリシステム及び半導体装置の特性情報の管理方法 |
JP7476061B2 (ja) | 2020-09-15 | 2024-04-30 | キオクシア株式会社 | 半導体記憶装置 |
JP2023139444A (ja) * | 2022-03-22 | 2023-10-04 | キオクシア株式会社 | 半導体記憶装置 |
US11972819B2 (en) * | 2022-07-25 | 2024-04-30 | Sandisk Technologies Llc | Non-volatile memory with one sided phased ramp down after program-verify |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5357462A (en) * | 1991-09-24 | 1994-10-18 | Kabushiki Kaisha Toshiba | Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller |
JP2000030476A (ja) | 1998-07-14 | 2000-01-28 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置および閾値電圧書込み方法 |
JP2003242787A (ja) | 2002-02-14 | 2003-08-29 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP3866627B2 (ja) | 2002-07-12 | 2007-01-10 | 株式会社東芝 | 不揮発性半導体メモリ |
EP1654736B1 (en) * | 2003-07-30 | 2009-09-16 | SanDisk IL Ltd. | Method and system for optimizing reliability and performance of programming data in non-volatile memory devices |
US7349261B2 (en) * | 2006-06-19 | 2008-03-25 | Sandisk Corporation | Method for increasing programming speed for non-volatile memory by applying counter-transitioning waveforms to word lines |
JP2008047273A (ja) * | 2006-07-20 | 2008-02-28 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
JP4901348B2 (ja) | 2006-07-20 | 2012-03-21 | 株式会社東芝 | 半導体記憶装置およびその制御方法 |
US7688638B2 (en) * | 2007-12-07 | 2010-03-30 | Sandisk Corporation | Faster programming of multi-level non-volatile storage through reduced verify operations |
JP5032290B2 (ja) | 2007-12-14 | 2012-09-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100953045B1 (ko) | 2008-05-23 | 2010-04-14 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 프로그램 방법 |
JP2010009733A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP5292052B2 (ja) * | 2008-10-21 | 2013-09-18 | 力晶科技股▲ふん▼有限公司 | 不揮発性半導体記憶装置とその書き込み方法 |
JP2011070346A (ja) | 2009-09-25 | 2011-04-07 | Toshiba Corp | メモリシステム |
US8737141B2 (en) * | 2010-07-07 | 2014-05-27 | Stec, Inc. | Apparatus and method for determining an operating condition of a memory cell based on cycle information |
-
2011
- 2011-03-25 JP JP2011068318A patent/JP5364750B2/ja not_active Expired - Fee Related
- 2011-09-22 US US13/240,014 patent/US8755233B2/en active Active
-
2014
- 2014-05-13 US US14/276,715 patent/US9165665B2/en active Active
-
2015
- 2015-09-10 US US14/850,548 patent/US20150380094A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9728268B1 (en) | 2016-03-25 | 2017-08-08 | Kabushiki Kaisha Toshiba | Memory device |
US10818358B2 (en) | 2017-09-22 | 2020-10-27 | Toshiba Memory Corporation | Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell |
US11410729B2 (en) | 2017-09-22 | 2022-08-09 | Kioxia Corporation | Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell |
US11657875B2 (en) | 2017-09-22 | 2023-05-23 | Kioxia Corporation | Semiconductor memory device configured to output write parameter and memory system including the same |
US11869596B2 (en) | 2017-09-22 | 2024-01-09 | Kioxia Corporation | Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell |
Also Published As
Publication number | Publication date |
---|---|
JP2012203692A (ja) | 2012-10-22 |
US20120243329A1 (en) | 2012-09-27 |
US20140247669A1 (en) | 2014-09-04 |
US20150380094A1 (en) | 2015-12-31 |
US9165665B2 (en) | 2015-10-20 |
US8755233B2 (en) | 2014-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5364750B2 (ja) | メモリシステム、及び不揮発性メモリデバイスの制御方法 | |
US10606481B2 (en) | Memory system | |
US10916312B2 (en) | Memory system performing read of nonvolatile semiconductor memory device | |
US11335423B2 (en) | Storage device and method of operating the same | |
JP2013122793A (ja) | 不揮発性半導体記憶装置 | |
JP6991084B2 (ja) | 不揮発性メモリデバイス及び制御方法 | |
JP2012203957A (ja) | メモリシステム | |
US9330787B2 (en) | Memory system and memory controller | |
JP5550386B2 (ja) | 不揮発性半導体記憶装置及びメモリシステム | |
JP2019040470A (ja) | メモリシステム | |
US9257188B2 (en) | Nonvolatile memory and memory system | |
US20220083255A1 (en) | Memory system and operating method thereof | |
US12015425B2 (en) | Controller and operating method thereof for determining reliability data based on syndrome weight | |
US20230387941A1 (en) | Controller and operating method thereof for determining reliability data based on syndrome weight | |
US20230289260A1 (en) | Controller and operating method of the controller for determining reliability data based on syndrome weight | |
US20230039982A1 (en) | Memory system and operating method of memory system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130416 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20130416 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20130522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
LAPS | Cancellation because of no payment of annual fees |