CN110427269A - 处理器及其数据传递方法、计算机可读存储介质 - Google Patents
处理器及其数据传递方法、计算机可读存储介质 Download PDFInfo
- Publication number
- CN110427269A CN110427269A CN201910716360.4A CN201910716360A CN110427269A CN 110427269 A CN110427269 A CN 110427269A CN 201910716360 A CN201910716360 A CN 201910716360A CN 110427269 A CN110427269 A CN 110427269A
- Authority
- CN
- China
- Prior art keywords
- data
- processor
- kernel
- distributed
- external memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 230000005540 biological transmission Effects 0.000 claims description 28
- 230000006854 communication Effects 0.000 description 11
- 238000004891 communication Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000003993 interaction Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 241001269238 Data Species 0.000 description 1
- 102100036725 Epithelial discoidin domain-containing receptor 1 Human genes 0.000 description 1
- 101710131668 Epithelial discoidin domain-containing receptor 1 Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
本发明公开了一种处理器的数据传递方法，所述处理器包括第一内核和第二内核，所述处理器的数据传递方法包括以下步骤：所述第一内核获取待分配数据，其中，所述第一内核在获取到所述待分配数据后，将所述待分配数据存储于所述第一内核的内部内存中；将所述待分配数据写入至所述处理器的外部内存中，其中，在所述待分配数据写入完成后，所述第二内核获取所述外部内存中的数据。本发明还公开了一种处理器及计算机可读存储介质，第一内核将待分配数据通过处理器的外部内存传递给第二内核，无需第一内核与第二内核之间直接拷贝数据，避免造成处理器占用率偏高的问题，从而提高处理器的利用率。
Description
技术领域
本发明涉及处理器技术领域，尤其涉及处理器及其数据传递方法、计算机可读存储介质。
背景技术
在进行数据处理时，多核处理器的多个内核一般同时工作，第一内核将数据处理的部分任务分配给其他内核，在其他内核处理完成后再将数据传回第一内核，以提高数据处理的效率。
多个内核之间的通信主要采用多核通信应用程序接口(MCAPI，MulticoreCommunications Application Programming Interface)的方式，使得通信过程较为复杂，并且多个内核之间需要直接拷贝数据，导致多核处理器的资源消耗较高，资源利用率低。
上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。
发明内容
本发明的主要目的在于提供一种处理器及其数据传递方法、计算机可读存储介质，旨在第一内核将待分配数据通过处理器的外部内存传递给第二内核，无需第一内核与第二内核之间直接拷贝数据，避免造成处理器占用率偏高的问题，从而提高处理器的利用率。
为实现上述目的，本发明提供一种处理器的数据传递方法，所述处理器包括第一内核和第二内核，所述处理器的数据传递方法包括以下步骤：
所述第一内核获取待分配数据，其中，所述第一内核在获取到所述待分配数据后，将所述待分配数据存储于所述第一内核的内部内存中；
将所述待分配数据写入至所述处理器的外部内存中，其中，在所述待分配数据写入完成后，所述第二内核获取所述外部内存中的数据。
可选地，所述将所述待分配数据写入至所述处理器的外部内存中的步骤之后，还包括：
在所述待分配数据写入完成后，所述第一内核发送提示信息至所述第二内核，其中，所述第二内核在接收到所述提示信息后，获取所述外部内存中的数据，并将获取到的数据存储于所述第二内核的内部内存中。
可选地，所述处理器的数据传递方法，还包括：
在接收到所述第二内核发送的提示信息时，所述第一内核获取所述外部内存中的数据，其中，所述第二内核在将需反馈至所述第一内核的数据写入所述外部内存后，发送所述提示信息至所述第一内核。
可选地，所述第一内核获取待分配数据的步骤之后，所述处理器的数据传递方法还包括：
所述第一内核检测所述外部内存的状态，其中，所述状态包括可读状态和可写状态；
在所述外部内存的状态为可写状态时，执行所述将所述待分配数据写入至所述处理器的外部内存中的步骤。
可选地，所述第一内核将所述待分配数据写入至所述处理器的外部内存中的步骤之后，还包括：
在所述待分配数据写入完成后，将所述外部内存的状态切换为可读状态。
可选地，所述获取待分配数据的步骤之后，还包括：
对接收到的待处理数据中的除所述待分配数据之外的其它数据进行处理，其中，所述待分配数据在所述接收到的待处理数据中提取得到。
可选地，所述处理器的数据传递方法还包括：
获取用户设置的内存大小；
隔离所述处理器外部的主存储器中与所述内存大小匹配的区域，并将所述区域作为所述外部内存，其中，所述外部内存为非缓存的先进先出内存。
可选地，所述第一内核与所述外部内存通过直接存储器访问控制器来进行数据传输。
此外，为实现上述目的，本发明还提供一种处理器，所述处理器包括第一内核，所述第一内核用于执行如上所述中任一项所述的处理器的数据传递方法的步骤。
此外，为实现上述目的，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有处理器的数据传递程序，所述处理器的数据传递程序被处理器执行时实现如上所述中任一项所述的处理器的数据传递方法的步骤。
本发明实施例提出的处理器及其数据传递方法、计算机可读存储介质，所述第一内核获取待分配数据，其中，所述第一内核在获取到所述待分配数据后，将所述待分配数据存储于所述第一内核的内部内存中，将所述待分配数据写入至所述处理器的外部内存中，其中，在所述待分配数据写入完成后，所述第二内核获取所述外部内存中的数据。本发明中第一内核将待分配数据通过处理器的外部内存传递给第二内核，无需第一内核与第二内核之间直接拷贝数据，避免造成处理器占用率偏高的问题，从而提高处理器的利用率。
附图说明
图1是本发明实施例方案涉及的硬件运行环境的终端结构示意图；
图2为本发明处理器的数据传递方法的一实施例的流程示意图；
图3为本发明处理器的数据传递方法另一实施例的流程示意图；
图4为本发明处理器的数据传递方法再一实施例的流程示意图；
图5为本发明处理器的数据传递方法又一实施例的流程示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例的主要解决方案是：
所述第一内核获取待分配数据，其中，所述第一内核在获取到所述待分配数据后，将所述待分配数据存储于所述第一内核的内部内存中；
将所述待分配数据写入至所述处理器的外部内存中，其中，在所述待分配数据写入完成后，所述第二内核获取所述外部内存中的数据。
由于现有技术中，多个内核之间的通信主要采用多核通信应用程序接口(MCAPI，Multicore Communications Application Programming Interface)的方式，使得通信过程较为复杂，并且多个内核之间需要直接拷贝数据，导致多核处理器的资源消耗较高，资源利用率低。
本发明提供一种解决方案，第一内核将待分配数据通过处理器的外部内存传递给第二内核，无需第一内核与第二内核之间直接拷贝数据，避免造成处理器占用率偏高的问题，从而提高处理器的利用率。
如图1所示，图1是本发明实施例方案涉及的硬件运行环境的终端结构示意图。
本发明实施例终端为PC等具有处理器的终端设备。
如图1所示，该终端可以包括：处理器1001，例如CPU，用户接口1003，存储器1004，通信总线1002。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(Display)、输入单元比如键盘(Keyboard)，可选用户接口1003还可以包括标准的有线接口、无线接口。存储器1004可以是高速RAM存储器，也可以是稳定的存储器(non-volatile memory)，例如磁盘存储器。存储器1004可选的还可以是独立于前述处理器1001的存储装置。
本领域技术人员可以理解，图1中示出的终端结构并不构成对终端的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
如图1所示，作为一种计算机存储介质的存储器1004中可以包括用户接口模块以及处理器的数据传递程序。
在图1所示的终端中，用户接口1003主要用于连接客户端(用户端)，与客户端进行数据通信；而处理器1001可以用于调用存储器1004中存储的处理器的数据传递程序，并执行以下操作：
所述第一内核获取待分配数据，其中，所述第一内核在获取到所述待分配数据后，将所述待分配数据存储于所述第一内核的内部内存中；
将所述待分配数据写入至所述处理器的外部内存中，其中，在所述待分配数据写入完成后，所述第二内核获取所述外部内存中的数据。
进一步地，处理器1001可以调用存储器1004中存储的处理器的数据传递程序，还执行以下操作：
在所述待分配数据写入完成后，所述第一内核发送提示信息至所述第二内核，其中，所述第二内核在接收到所述提示信息后，获取所述外部内存中的数据，并将获取到的数据存储于所述第二内核的内部内存中。
进一步地，处理器1001可以调用存储器1004中存储的处理器的数据传递程序，还执行以下操作：
在接收到所述第二内核发送的提示信息时，所述第一内核获取所述外部内存中的数据，其中，所述第二内核在将需反馈至所述第一内核的数据写入所述外部内存后，发送所述提示信息至所述第一内核。
进一步地，处理器1001可以调用存储器1004中存储的处理器的数据传递程序，还执行以下操作：
所述第一内核检测所述外部内存的状态，其中，所述状态包括可读状态和可写状态；
在所述外部内存的状态为可写状态时，执行所述将所述待分配数据写入至所述处理器的外部内存中的步骤。
进一步地，处理器1001可以调用存储器1004中存储的处理器的数据传递程序，还执行以下操作：
在所述待分配数据写入完成后，将所述外部内存的状态切换为可读状态。
进一步地，处理器1001可以调用存储器1004中存储的处理器的数据传递程序，还执行以下操作：
对接收到的待处理数据中的除所述待分配数据之外的其它数据进行处理，其中，所述待分配数据在所述接收到的待处理数据中提取得到。
进一步地，处理器1001可以调用存储器1004中存储的处理器的数据传递程序，还执行以下操作：
获取用户设置的内存大小；
隔离所述处理器外部的主存储器中与所述内存大小匹配的区域，并将所述区域作为所述外部内存，其中，所述外部内存为非缓存的先进先出内存。
进一步地，处理器1001可以调用存储器1004中存储的处理器的数据传递程序，还执行以下操作：
所述第一内核通过直接存储器访问控制器与所述外部内存进行数据传输。
参照图2，在一实施例中，所述处理器的数据传递方法包括以下步骤：
步骤S10，所述第一内核获取待分配数据，其中，所述第一内核在获取到所述待分配数据后，将所述待分配数据存储于所述第一内核的内部内存中；
在本实施例中，所述处理器为多核处理器，可用于对音频数据进行处理。所述处理器至少包括第一内核和第二内核，且第一内核为主核心，第二内核为从核心。处理器在接收到待处理数据时，按照预设规则从待处理数据中提取出待分配数据以及其他数据，其中，第一内核对其他数据进行处理，而待分配数据则传递给处理器中的其他内核，以实现多内核之间并行处理数据的目的，提高了数据处理的速度，在处理大量音频数据时，可以有效解决因传递音频数据耗时较多，导致输出音频数据时延迟较高的问题。第一内核在获取到待分配数据时，将待分配数据暂存于第一内核的内部内存中。由于每一内核均包括单独的一级缓存与二级缓存，而一级缓存的数据传输速率高于二级缓存，因此第一内核在获取到待分配数据时，优先将待分配数据暂存于第一内核的一级缓存中，以提高数据传输速率。
步骤S20，将所述待分配数据写入至所述处理器的外部内存中，其中，在所述待分配数据写入完成后，所述第二内核获取所述外部内存中的数据。
在本实施例中，第一内核在获取到待分配数据后，将待分配数据写入至处理器的外部内存中。外部内存一般设置于双倍速率同步动态随机存储器(Double Data RateSynchronous Dynamic Random Access Memory，DDR SDRAM)中，其中，双倍速率同步动态随机存储器可以是任意一代的存储器，例如DDR1、DDR2、DDR3、DDR4等。第一内核将待分配内存写入至外部内存中的方式可以是直接存储器访问(Direct Memory Access，DMA)。具体地，第一内核发送指令至直接存储器访问控制器，以使直接存储器访问控制器根据指令将第一内核的一级缓存中待分配数据转移至外部内存中。由于待分配数据的转移过程是由直接存储器访问控制器执行，而无需第一内核进行数据转移处理，从而降低处理器的占用率，并提高处理器的效率。
在待分配数据写入至外部内存的步骤执行完毕之后，第二内存获取外部内存中的数据，其中，第二内核与外部内存之间的数据交互也可通过直接存储器访问控制器来实现。并且，第二内核在从外部内存中获取到数据后，也可将数据暂存于第二内核的内部内存中，优先暂存于第二内核的一级缓存中。若第二内核中存在需反馈至所述第一内核的数据，也可通过类似方式将需反馈至所述第一内核的数据传递回第一内核。需要说明的是，第一内核与第二内核之间的数据传输均可通过外部内存来进行，由直接存储器访问控制器来执行。由于第一内核的一级缓存和第二内核的一级缓存，在与外部内存之间进行数据传输时是直接转移数据，因此，对于第一内核的一级缓存和第二内核的一级缓存，处理器无需周期性地清除缓存，从而达到降低处理器占用率的目的。
在本实施例公开的技术方案中，第一内核获取待分配数据，其中，所述第一内核在获取到所述待分配数据后，将所述待分配数据存储于所述第一内核的内部内存中，并将待分配数据通过处理器的外部内存传递给第二内核，无需第一内核与第二内核之间直接拷贝数据，避免造成处理器占用率偏高的问题，从而提高处理器的利用率，在针对音频数据进行传递时，通过避免高耗时的数据拷贝动作，极大降低了输出音频数据时的声音延迟。
在另一实施例中，如图3所示，在上述图2所示的实施例基础上，步骤S20之后，还包括：
步骤S30，在所述待分配数据写入完成后，所述第一内核发送提示信息至所述第二内核，其中，所述第二内核在接收到所述提示信息后，获取所述外部内存中的数据，并将获取到的数据存储于所述第二内核的内部内存中。
在本实施例中，在第一内核中的待分配数据写入至处理器的外部内存中的步骤执行完毕后，第一内核发送提示信息至第二内核，以提示第二内核可从外部内存中获取数据，其中，提示信息中可以包括待分配数据处于外部内存中的具***置，以便于第二内存读取特定位置的待分配数据。第二内存在接收到第一内存发送的提示信息，根据提示信息从外部内存获取数据，其中第二内存从外部内存中获取数据也可以通过直接存储器访问控制器来执行，以降低处理器的占用率。此外，第二内存在将需反馈至第一内核的数据写入外部内存后，也可发送提示信息至第一内存，以提示第一内核从外部内存中特定位置获取第二内核传递的数据。
在本实施例中，在待分配数据写入完成后，第一内核发送提示信息至第二内核，以提示第二内核获取待分配数据，从而实现处理器多个内核之间传递数据的目的。
在再一实施例中，如图4所示，在图2至图3任一实施例所示的基础上，步骤S10之后，还包括：
步骤S01，所述第一内核检测所述外部内存的状态，其中，所述状态包括可读状态和可写状态；
在本实施例中，第一内核在将待分配数据写入处理器的外部内存之前，检测外部内存的状态，其中，外部内存的状态可包括可读状态以及可写状态。具体地，外部内存的初始状态为可写状态，以便于第一内存将待分配数据写入外部内存。外部内存的状态可通过外部内存中的标志位表示，即通过改变标志位的数值来区分外部内存当前状态是可读状态，还是可写状态。
步骤S02，在所述外部内存的状态为可写状态时，执行所述将所述待分配数据写入至所述处理器的外部内存中的步骤。
在本实施例中，若第一内核检测到外部内存的状态为可写状态，第一内核则将获取到的待分配数据写入外部内存中。并且，第一内核在将待分配数据写入外部内存完成后，将外部内存的状态切换为可读状态，以便于第二内核在接收到第一内核发送的提示信息后获取外部内存中的待分配数据。而第二内核在获取到外部内存中的待分配数据后，再将外部内存的状态复位为可写状态，以便于第一内核在再次将其他待分配数据写入外部内存之前，检测外部内存的状态。
在本实施例公开的技术方案中，第一内核检测外部内存的状态，在外部内存的状态为可写状态时，执行将待分配数据写入至外部内存中的步骤，通过设置外部内存的状态，区分可读与可写，避免数据传输错误，从而保证了数据交换的准确性。
在又一实施例中，如图5所示，在图2至图4任一实施例所示的基础上，所述处理器的数据传递方法还包括：
步骤S40，获取用户设置的内存大小；
步骤S50，隔离所述处理器外部的主存储器中与所述内存大小匹配的区域，并将所述区域作为所述外部内存，其中，所述外部内存为非缓存的先进先出内存。
在本实施例中，外部内存可设置于双倍速率同步动态随机存储器(Double DataRate Synchronous Dynamic Random Access Memory，DDR SDRAM)中，即设置于主存储器中。在设置外部内存时，可获取用户预设的内存大小，将该内存大小作为外部内存的大小。将处理器外部的主存储器中与用户预设的内存大小匹配的区域设置为外部内存，以便于处理器中的多个内核通过该外部内存进行数据交互。需要说明的是，外部内存可同时设置有多个，以便于处理器的多个内核同时进行数据交互，并且外部内存可以使是先进先出(First Input First Output，FIFO)内存，先进先出内存是一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，以防止在数据写入和读取时的丢失数据，并减轻处理器的负担。此外，还可将外部内存设置为非缓存内存，以避免需要处理器周期性地清除外部内存中的缓存，从而达到降低处理器占用率的目的。
在本实施例公开的技术方案中，通过获取用户设置的内存大小，隔离处理器外部的主存储器中与内存大小匹配的区域，并作为外部内存，实现了设置外部内存的目的，以便于处理器多个内核通过外部内存进行数据交互。
此外，本发明实施例还提出一种处理器，所述处理器包括第一内核，所述第一内核用于执行如上实施例所述的处理器的数据传递方法的步骤。
此外，本发明实施例还提出一种计算机可读存储介质，所述计算机可读存储介质上存储有处理器的数据传递程序，所述处理器的数据传递程序被处理器执行时实现如上实施例所述的处理器的数据传递方法的步骤。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者***不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者***所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者***中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种处理器的数据传递方法，其特征在于，所述处理器包括第一内核和第二内核，所述处理器的数据传递方法包括以下步骤：
所述第一内核获取待分配数据，其中，所述第一内核在获取到所述待分配数据后，将所述待分配数据存储于所述第一内核的内部内存中；
将所述待分配数据写入至所述处理器的外部内存中，其中，在所述待分配数据写入完成后，所述第二内核获取所述外部内存中的数据。
2.如权利要求1所述的处理器的数据传递方法，其特征在于，所述将所述待分配数据写入至所述处理器的外部内存中的步骤之后，还包括：
在所述待分配数据写入完成后，所述第一内核发送提示信息至所述第二内核，其中，所述第二内核在接收到所述提示信息后，获取所述外部内存中的数据，并将获取到的数据存储于所述第二内核的内部内存中。
3.如权利要求2所述的处理器的数据传递方法，其特征在于，所述处理器的数据传递方法，还包括：
在接收到所述第二内核发送的提示信息时，所述第一内核获取所述外部内存中的数据，其中，所述第二内核在将需反馈至所述第一内核的数据写入所述外部内存后，发送所述提示信息至所述第一内核。
4.如权利要求1所述的处理器的数据传递方法，其特征在于，所述第一内核获取待分配数据的步骤之后，所述处理器的数据传递方法还包括：
所述第一内核检测所述外部内存的状态，其中，所述状态包括可读状态和可写状态；
在所述外部内存的状态为可写状态时，执行所述将所述待分配数据写入至所述处理器的外部内存中的步骤。
5.如权利要求4所述的处理器的数据传递方法，其特征在于，所述第一内核将所述待分配数据写入至所述处理器的外部内存中的步骤之后，还包括：
在所述待分配数据写入完成后，将所述外部内存的状态切换为可读状态。
6.如权利要求1所述的处理器的数据传递方法，其特征在于，所述获取待分配数据的步骤之后，还包括：
对接收到的待处理数据中的除所述待分配数据之外的其它数据进行处理，其中，所述待分配数据在所述接收到的待处理数据中提取得到。
7.如权利要求1所述的处理器的数据传递方法，其特征在于，所述处理器的数据传递方法还包括：
获取用户设置的内存大小；
隔离所述处理器外部的主存储器中与所述内存大小匹配的区域，并将所述区域作为所述外部内存，其中，所述外部内存为非缓存的先进先出内存。
8.如权利要求1所述的处理器的数据传递方法，其特征在于，所述第一内核与所述外部内存通过直接存储器访问控制器来进行数据传输。
9.一种处理器，其特征在于，所述处理器包括第一内核，所述第一内核用于执行如权利要求1至8中任一项所述的处理器的数据传递方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有处理器的数据传递程序，所述处理器的数据传递程序被处理器执行时实现如权利要求1至8中任一项所述的处理器的数据传递方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910716360.4A CN110427269A (zh) | 2019-08-02 | 2019-08-02 | 处理器及其数据传递方法、计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910716360.4A CN110427269A (zh) | 2019-08-02 | 2019-08-02 | 处理器及其数据传递方法、计算机可读存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110427269A true CN110427269A (zh) | 2019-11-08 |
Family
ID=68414045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910716360.4A Pending CN110427269A (zh) | 2019-08-02 | 2019-08-02 | 处理器及其数据传递方法、计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110427269A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111767020A (zh) * | 2020-05-18 | 2020-10-13 | 深圳市东微智能科技股份有限公司 | 优化音频处理方法、装置、终端及可读存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108170632A (zh) * | 2018-01-12 | 2018-06-15 | 江苏微锐超算科技有限公司 | 一种处理器架构及处理器 |
| CN108694152A (zh) * | 2017-04-11 | 2018-10-23 | 上海福赛特机器人有限公司 | 多核间的通信***、基于该***的通信控制方法及服务器 |
| CN109346094A (zh) * | 2018-09-06 | 2019-02-15 | 深圳市东微智能科技股份有限公司 | 音频的处理方法、终端及计算机可读存储介质 |
| CN109976925A (zh) * | 2019-03-27 | 2019-07-05 | 北京翼辉信息技术有限公司 | 一种基于混合多***核间实时通信的方法和*** |
-
2019
- 2019-08-02 CN CN201910716360.4A patent/CN110427269A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108694152A (zh) * | 2017-04-11 | 2018-10-23 | 上海福赛特机器人有限公司 | 多核间的通信***、基于该***的通信控制方法及服务器 |
| CN108170632A (zh) * | 2018-01-12 | 2018-06-15 | 江苏微锐超算科技有限公司 | 一种处理器架构及处理器 |
| CN109346094A (zh) * | 2018-09-06 | 2019-02-15 | 深圳市东微智能科技股份有限公司 | 音频的处理方法、终端及计算机可读存储介质 |
| CN109976925A (zh) * | 2019-03-27 | 2019-07-05 | 北京翼辉信息技术有限公司 | 一种基于混合多***核间实时通信的方法和*** |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111767020A (zh) * | 2020-05-18 | 2020-10-13 | 深圳市东微智能科技股份有限公司 | 优化音频处理方法、装置、终端及可读存储介质 |
| CN111767020B (zh) * | 2020-05-18 | 2024-05-17 | 深圳市东微智能科技股份有限公司 | 优化音频处理方法、装置、终端及可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106790599B (zh) | 一种基于多核无锁环形缓冲区的共生虚拟机通信方法 | |
| US8954644B2 (en) | Apparatus and method for controlling memory | |
| CN102567258B (zh) | 多维dma传输装置与方法 | |
| US8996818B2 (en) | Bypassing memory requests to a main memory | |
| CN103064807A (zh) | 多通道直接存储器存取控制器 | |
| CN106537858B (zh) | 一种队列管理的方法和装置 | |
| CN102855214B (zh) | 实现数据一致性的方法和一种多核*** | |
| CN111506528B (zh) | 一种存储数据访问方法、通信设备 | |
| CN108829613A (zh) | 数据存储方法及存储设备 | |
| CN101031898B (zh) | 使用分离事务处理来实现无缓冲器dma控制器 | |
| CN102402422A (zh) | 处理器组件及该组件内存共享的方法 | |
| CN206946471U (zh) | 一种多通道共享读写sdram的电路装置 | |
| CN103885900B (zh) | 数据访问处理方法、PCIe设备和用户设备 | |
| CN110427269A (zh) | 处理器及其数据传递方法、计算机可读存储介质 | |
| CN102236622A (zh) | 提高动态存储器带宽利用率的动态存储器控制器及方法 | |
| US10031884B2 (en) | Storage apparatus and method for processing plurality of pieces of client data | |
| CN101848150A (zh) | 维护多播计数器的计数值的方法及装置 | |
| CN106776390A (zh) | 多设备访问存储器的实现方法 | |
| KR20210061583A (ko) | 적응형 딥러닝 가속 장치 및 방법 | |
| CN104375967B (zh) | 一种应用于pci‑e的流量控制方法、设备及*** | |
| CN109616149A (zh) | 一种eMMC主机控制器、eMMC控制***及控制方法 | |
| WO2021139733A1 (zh) | 一种对内存进行分配的方法、设备及计算机可读存储介质 | |
| US8099530B2 (en) | Data processing apparatus | |
| CN109992198B (zh) | 神经网络的数据传输方法及相关产品 | |
| CN106057226B (zh) | 双端口存储***的存取控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191108 |
|
| RJ01 | Rejection of invention patent application after publication |