CN108170632A - 一种处理器架构及处理器 - Google Patents

Abstract

本发明涉及计算硬件技术领域，提供一种处理器架构及处理器，其中处理器架构包括：至少一个第一处理器内核，用于获取和分配待处理数据；若干第二处理器内核，与所述第一处理器内核连接，用于处理所述第一处理器内核分配的待处理数据；所述第一处理器内核与所述第二处理器内核为异构结构。通过异构结构的第一处理器内核和第二处理器内核，实现不同类型数据任务的处理，并通过同一处理器内核进行所有数据任务的调度，即采用该架构的处理器能够实现对待处理数据的统一调度和具体处理，能够提高数据的处理效率，具有较为广泛的实用性；此外，尤其适用于生物数据处理的高效计算，使得各个处理器内核的功能得到最大体现。

Description

一种处理器架构及处理器

技术领域

本发明涉及计算机硬件领域，具体涉及一种处理器架构及处理器。

背景技术

1953年，沃森和克里克提出了著名的DNA双螺旋结构，揭开了生命科学的新篇章，开创了科学技术的新时代。另一方面，随着计算机科学的迅猛发展，一门新兴学科正在逐渐跃入人们的视野并得到了广泛的关注，即生命科学和计算机科学的交叉学科——生物信息学。生物信息学是一门强大的新技术，是用来分析、存储、搜索海量生物医学数据的信息技术和计算技术。另一方面，生物信息学是一种研究生命科学问题的新方法、新思路，是一种从全基因组出发、从***水平出发、基于数据整合，提出新假说、发现新规律的研究方法。

生物数据处理在医疗、健康领域得到了越来越广泛的应用，例如通过基因解读帮助揭示生物的规律、探究疾病的致病机制等。但是，生物数据分析任务往往具有数据密集和计算密集的双密集性特点，因而需要借助高速处理器来完成这一计算作业。作为高速处理器的一种，嵌入式处理器一直在低功耗方面有着显著的优势。近年来，随着嵌入式处理器架构的发展和制造工艺的进步，单个计算核心的性能有了显著的提升，嵌入式处理器也逐步跨入了多核处理时代，性能得到了明显的提升。性能的提升和低功耗的优势使得越来越多的研究机构和厂商开始考虑将嵌入式处理器应用于生物信息学领域，用于揭示大量而复杂的生物数据所赋有的生物学奥秘。

然而，单纯由单一处理器(即通用处理器)形成的计算***，在数据处理领域仍存在着一定的问题，例如，在实现完整的应用时，对于任务中随机性较高的控制逻辑资源开销较大、***频率难以提升，使得各处理器的优势难以得到体现，最终导致了数据处理计算效率低下的缺陷。

发明内容

本发明要解决的技术问题在于克服现有技术中通用处理器对数据处理计算效率低下的缺陷。

鉴于此，本发明提供一种处理器架构，包括：

至少一个第一处理器内核，用于获取和分配待处理数据；

若干第二处理器内核，与所述第一处理器内核连接，用于处理所述第一处理器内核分配的待处理数据；

所述第一处理器内核与所述第二处理器内核为异构结构。

可选地，所述第二处理器内核包括多种运行模式，不同的运行模式分别用于处理不同类型的待处理数据。

可选地，所述第二处理器包括便笺式存储器，用于存储处理所述待处理数据的过程中产生的中间数据以及结果数据。

可选地，各所述第二处理器内核为同构结构。

可选地，各所述第二处理器内核之间采用二维网状网络进行互联，其中，同行或同列的所述第二处理器内核具有独立的通信通道。

可选地，还包括：第一存储器和第二存储器；

所述第一存储器的内存空间为所述第一处理器内核与所述第二处理器内核共有；所述第二存储器的内存空间为所述第二处理器内核共有。

可选地，还包括：总线接口，与所述第一处理器内核连接，所述第一处理器内核通过所述总线接口获取所述待处理数据。

可选地，还包括：USB接口与网络接口，与所述第一处理器内核和/或所述第二处理器内核连接，用于处理器与外界的数据交换。

本发明还提供一种处理器，所述处理器采用上述任一项所述的处理器架构。

可选地，所述处理器应用于生物数据处理领域，相应地，所述处理器为生物数据处理器(Biological Processing Unit，简称为BPU)。

本发明技术方案，具有如下优点：

1.本发明提供的处理器架构，其中，第一处理器内核用于实现处理器中所有待处理数据的获取与分配，实现从整体上进行待处理数据的把控；第二处理器内核用于对待处理数据进行具体的处理。通过异构结构的第一处理器内核和第二处理器内核，实现不同类型的数据处理任务，并通过同一处理器内核进行所有任务的调度，即采用该架构的处理器能够实现对待处理数据的统一调度和具体处理，能够提高数据的处理效率，具有较为广泛的实用性；此外，尤其适用于生物数据处理的高速计算，使得各个处理器内核的功能得到最大体现。

2.本发明提供的处理器架构，其中，第二处理器内核包括有多种运行模式，各运行模式用于处理不同的待处理数据。即，可以在数据处理之前，通过对第二处理器内核运行模式的配置，使得对应的第二处理器内核能够按照配置的运行模式进行待处理数据的处理，即实现数据处理的定制化，进而实现数据的高效率处理。

3.本发明提供的处理器架构，其中，第二处理器内核的运行模式可定制，即第二处理器内核运行的数据处理流程灵活可配置；对第二处理器内核配备便笺式存储器，该便笺式存储器的数据存取与第二处理器内核的运行模式精准匹配，可提高第二处理器内核的数据处理效率。

4.本发明提供的处理器架构，通过同构结构的第二处理器内核实现数据的处理，避免了不同架构的第二处理器内核之间的硬件兼容以及数据格式等问题，提高了数据访问的效率。

5.本发明提供的处理器架构，其中，各第二处理器内核之间采用二维网状网络进行互联，可减小任意两个处理器内核之间的通信开销，在实现数据高效处理的前提下，降低该架构的处理器的能耗。

6.本发明提供的处理器架构，对应于第一处理器内核设置第一存储器，以及对应于第二处理器内核设置第二存储器，对该架构的处理器采用多模式的内存搭载，能够提高数据的访问效率，避免不必要的开销，降低处理器的能耗。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下文将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见，下文描述中的附图是本发明的一些实施方式，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例1中处理器架构的一个具体示意的结构示意图；

图2为本发明实施例2中处理器架构的一个具体示意的结构示意图；

图3为本发明实施例3中处理器架构的一个具体示意的结构示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，所描述的实施例仅为本发明的部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

需要说明的是，本发明的处理器架构可以应用于各种领域的数据处理，例如，生物数据处理，图像数据处理等等。本发明实施例以生物数据处理为例展开详细描述。

其中，本发明中的处理器应用于生物数据处理领域，相应地，该处理器为生物数据处理器(Biological Processing Unit，简称为BPU)。即，本发明实施例中提供一种异构架构的BPU，专用于生物数据的处理，能够提高生物数据处理的效率，降低处理器的开销。

实施例1

本发明实施例提供一种处理器架构，如图1所示，该处理器架构包括：第一处理器内核10以及第二处理器内核20。其中，第一处理器内核10与第二处理器内核20为异构结构。

第一处理器内核10，也可称之为通用处理器内核，用于获取和分配待处理数据。具体地，用于实现处理器的管理、数据处理任务的调度、处理器的网络通信、以及输入输出数据的交互管理等等。

第二处理器内核20，也可称之为专用处理器内核，与第一处理器内核10连接，用于处理第一处理器内核10分配的待处理数据。即，第二处理器内核20用于实现第一处理器内核分配的待处理数据的具体处理。

其中，第一处理器内核以及第二处理器内核的具体数量设置，可根据要求进行相应的设置。例如，第一处理器内核可以设置为1个，2个，或4个等等，第二处理器内核可以设置为20个，100个，或256个等等。

第一处理器内核10与第二处理器内核20之间可以直接连接，也可以通过第三方介质间接连接，具体连接方式可根据实际需求进行相应的设置。

作为本实施例的一种可选实施方式，采用该架构的处理器的工作过程如下：第一处理器内核10获取到待处理数据之后，可通过监测各第二处理器内核对数据的处理状态以及数据的负载程度，将待处理数据分配至合适的第二处理器内核；第二处理器内核，针对第一处理器内核分配的待处理数据进行具体处理。其中，处理后的数据可以发送给第一处理器内核进行回收，也可以直接输出。

通过异构结构的第一处理器内核10和第二处理器内核10，实现不同类型的处理器内核实现不同的任务，并通过同一处理器内核进行所有任务的调度，即采用该架构的处理器能够实现对待处理数据的统一调度和具体处理，具有较为广泛的实用性，能够提高数据的处理效率；此外，尤其适用于生物数据处理的高速计算，使得各个处理器内核的功能得到最大体现。

实施例2

本发明实施例提供一种处理器架构，如图2所示，该处理器架构包括：第一处理器内核10以及第二处理器内核20。其中，第一处理器内核10与第二处理器内核20为异构结构。

本实施例中的采用该架构的处理器应用于生物数据处理技术领域，即第一处理器内核10用于获取和分配待处理的生物数据；当第一处理器内核10为多个时(第一处理器内核10的数量大于1个)，各第一处理器内核10可以采用对称多处理结构(SymmetricalMulti-Processing，简称为SMP)，通过共享内存子***及总线结构，提高待处理的生物数据的分配效率。

如图2所示，该处理器架构包括若干第二处理器内核20，其中，每个第二处理器内核20用于生物数据的全流程处理，即其提供生物数据的完整处理，内部采用全流水设计，能够实现指令流水的高性能处理，提高生物数据处理的效率。

第二处理器内核20包括多种运行模式，不同的运行模式分别用于处理不同类型的待处理的生物数据。其支持输入数据格式和输出数据格式的自定义，以及数据处理流程的配置方式。

第二处理器内核20至少支持四种生物数据处理流程，例如：基因比对数据处理、基因变异数据处理、基因组装数据处理、蛋白质谱分析数据处理等。具体地，第二处理器内核20在使用之前，需要对其进行运行模式的配置，使其在一个完整的生物数据处理流程中只运行在一种模式中，例如，若将第二处理器内核20的运行模式配置为基因比对数据处理，那么该第二处理器内核20在该阶段的生物数据处理流程中，只能工作于此种运行模式。即，第二处理器内核20采用可配置的方式，可以支持不同生物数据的处理流程，但是不支持同时运行多个数据处理流程。

通过对第二处理器内核20运行模式的配置，使得对应的第二处理器内核20能够按照配置的运行模式进行待处理的生物数据的处理，即实现生物数据处理的定制化，进而实现生物数据的高效率处理。

对于每个第二处理器内核20而言，其还包括便笺式存储器(Scratch Pad Memory，简称为SPM)，用于存储数据处理过程中产生的中间数据以及结果数据。可选地，便笺式存储器的内存空间大于64KB。其中，第二处理器内核20的运行模式可定制，即第二处理器内核20内运行的数据处理流程灵活可配置；便笺式存储器的数据存取与数据处理流程精准匹配，第二处理器内核20与便笺式存储器之间不存在***实时性问题，因此，对于第二处理器内核20而言，可以采用便笺式存储器提高第二处理器内核20的数据处理效率。

此外，可选地，第二处理器内核20还包括有深度睡眠模式，即在该处理器启动之前，对于不使用的第二处理器内核20可以将其工作模式配置为深度睡眠模式，以降低应用该处理器架构的处理器的运行功耗。

如图2所示，该处理器架构包括若干第二处理器内核20，各第二处理器内核20为同构结构。通过同构结构的第二处理器内核20实现数据的处理，可避免不同架构的第二处理器内核20之间的硬件兼容以及数据格式等问题，可提高数据访问的效率。

其中，各第二处理器内核20之间采用二维网状网络进行互联，同行或同列的第二处理器内核20具有独立的通信通道，第二处理器内核20在初始化数据或回收数据时通过片上总线互联结构进行通信。通过将第二处理器内核20的互联方式设置为二维网状网络，可减小任意两个第二处理器内核20之间的通信开销，在实现数据的高效处理的前提下，降低应用该处理器架构的处理器的功耗。可选地，二维网状网络能够提高第二处理器内核20设置的灵活性，实现第二处理器内核20的灵活性扩展，减少硬件的使用。

如图2所示，该处理器架构还包括第一存储器30和第二存储器40，其中，第一存储器30的内存空间为第一处理器内核10与第二处理器内核20共有，第二存储器的内存空间为第二处理器内核20共有。即，第一处理器内核10与第二处理器内核20可以同时使用第一存储器30的内存空间，而第二处理器的内存空间只能提供给第二处理器内核20使用。

通过对处理器架构采用多模式的内存搭载，能够提高数据的访问效率，避免不必要的开销，降低应用该处理器架构的处理器的能耗。

第一存储器30和第二存储器40的具体类型可以根据实际处理器的需求进行具体选择，例如，可以选择为双倍速率同步动态随机存储器(Double Data Rate，简称为DDR)，以下对第一存储器30可以称之为DDR-1，对第二存储器40可以称之为DDR-2。

第一处理器内核10以及第二处理器内核20均可以通过直接内存存取(DirectMemory Access，简称为DMA)或独立寻址方式访问DDR-1，第二处理器内核20均可以独立访问DDR-2的所有存储空间，且DDR-2的数量可以根据处理器的功能性能要求具体确定。

作为本实施例的一种可选实施方式，第一处理器内核10以及第二处理器内核20的具体数量可以根据实际需求进行相应的设置。可选地，第一处理器内核10的数量最多为4个，第二处理器内核20的数量最多为256个。

作为本实施例的一种可选实施方式，各第二处理器内核20之间的互联方式并不限于二维网状网络连接，也可以为环网连接，或二维阵列连接，只需保证各第二处理器内核20之间能够相互通信即可。

实施例3

本发明实施例提供一种处理器架构，如图3所示，与实施例2的不同的是，采用处理器架构还包括：总线接口50，网络接口60以及USB接口70。

其中，总线接口50与第一处理器内核10连接，用于第一处理器内核50通过该总线接口获取待处理数据。例如，该总线接口50可以为PCIE总线接口，主要用于解决生物数据处理中的IO数据读取问题，便于集成固态存储器(Solid State Drives，简称为SSD)，从而使得应用该处理器架构的处理器能够支持平滑扩展。

网络接口60或USB接口，可以与第一处理器内核10，或第二处理器内核20，或第一处理器内核10以及第二处理器内核20连接，用于实现处理器与外界的数据交换。

可选地，该处理器架构还可以根据实际需求，进行相应的接口类型设置，或者设置其他的接口。

未在本实施例中详细描述的处理器架构的结构细节，请参照实施例2，在此不再赘述。

实施例4

本发明实施例提供一种处理器架构，如图2所示或如图3所示，采用该处理器架构的处理器包括：第一处理器内核10以及第二处理器内核20。其中，第一处理器内核10与第二处理器内核20为异构结构。

本实施例中的处理器架构可以应用于其他领域，并不限于生物数据的处理，该处理器架构提供一种定制化的处理模式，针对不同的数据处理流程可配置不同的运行模式，使得所有处理器内核的性能得到极大程度的使用，从而提高处理器整体的运行效率。

未在本实施例中详细描述的处理器架构的结构细节，请参照实施例2或实施例3，在此不再赘述。

实施例5

本发明实施例提供一种处理器，该处理器采用本发明实施例1至实施例4中任一项的处理器架构。

此外，该处理器可以专用于生物数据处理领域，相应地，该处理器为生物数据处理器(Biological Processing Unit，简称为BPU)。

未在本实施例中详细描述的处理器架构的结构细节，请参照实施例至实施例4，在此不再赘述。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种处理器架构，其特征在于，包括：

至少一个第一处理器内核，用于获取和分配待处理数据；

若干第二处理器内核，与所述第一处理器内核连接，用于处理所述第一处理器内核分配的待处理数据；

所述第一处理器内核与所述第二处理器内核为异构结构。

2.根据权利要求1所述的处理器架构，其特征在于，所述第二处理器内核包括多种运行模式，不同的运行模式分别用于处理不同类型的待处理数据。

3.根据权利要求2所述的处理器架构，其特征在于，所述第二处理器内核包括便笺式存储器，用于存储处理所述待处理数据的过程中产生的中间数据以及结果数据。

4.根据权利要求1至3中任一项所述的处理器架构，其特征在于，各所述第二处理器内核为同构结构。

5.根据权利要求1至4中任一项所述的处理器架构，其特征在于，各所述第二处理器内核之间采用二维网状网络进行互联，其中，同行或同列的所述第二处理器内核具有独立的通信通道。

6.根据权利要求1至5中任一项所述的处理器架构，其特征在于，还包括：第一存储器和第二存储器；

所述第一存储器的内存空间为所述第一处理器内核与所述第二处理器内核共有；所述第二存储器的内存空间为所述第二处理器内核共有。

7.根据权利要求1至6中任一项所述的处理器架构，其特征在于，还包括：总线接口，与所述第一处理器内核连接，所述第一处理器内核通过所述总线接口获取所述待处理数据。

8.根据权利要求1至7中任一项所述的处理器架构，其特征在于，还包括：USB接口与网络接口，与所述第一处理器内核和/或所述第二处理器内核连接，用于处理器与外界的数据交换。

9.一种处理器，其特征在于，所述处理器采用权利要求1至8中任一项所述的处理器架构。

10.根据权利要求9所述的处理器，其特征在于，所述处理器应用于生物数据处理领域，相应地，所述处理器为生物数据处理器(Biological Processing Unit，简称为BPU)。