CN101031898B - 使用分离事务处理来实现无缓冲器dma控制器 - Google Patents
使用分离事务处理来实现无缓冲器dma控制器 Download PDFInfo
- Publication number
- CN101031898B CN101031898B CN2005800331658A CN200580033165A CN101031898B CN 101031898 B CN101031898 B CN 101031898B CN 2005800331658 A CN2005800331658 A CN 2005800331658A CN 200580033165 A CN200580033165 A CN 200580033165A CN 101031898 B CN101031898 B CN 101031898B
- Authority
- CN
- China
- Prior art keywords
- read
- data
- write order
- identifier
- split
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000003860 storage Methods 0.000 claims description 27
- 230000005540 biological transmission Effects 0.000 claims description 21
- 230000000295 complement effect Effects 0.000 claims description 20
- 230000004044 response Effects 0.000 claims 5
- 230000036755 cellular response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
根据一个实施例，提出了一种方法，用于使用分离事务处理功能来实现无缓冲器DMA控制器。该方法的一个实施例包括：从盘控制器生成针对目的单元的写命令，所述写命令包括标识符，从盘控制器生成针对源单元的读命令，所述读命令包括与所述写命令中的标识符相匹配的标识符，所述源单元在分离事务处理总线上传输所读取的数据，所述读取的数据包括读命令的标识符，并且如果所述读取的数据的标识符与所述写命令的标识符相匹配，则在目的单元通过分离事务处理总线接收所读取的数据。
Description
技术领域
本发明的实施例通常涉及输入/输出(I/O)处理器，更具体地，涉及直接存储器存取(DMA)控制器。
背景技术
许多存储、网络和嵌入式应用为了获得最佳的性能需要快速的输入/输出(I/O)吞吐能力。I/O处理器允许服务器、工作站和存储子***更快地传输数据，减小通信瓶颈，并通过从主中央处理单元(CPU)卸下I/O处理功能来改进***的总体性能。
通常，I/O处理器中的CPU对直接存储器存取(DMA)控制器编程，以在指定的源和目的地之间移动数据，例如在局部存储器与主存储器之间。一旦DMA控制器被编程，它就会生成针对源的接口或控制器的读命令。该控制器或接口将生成对源的读命令，一旦其获得所读的数据，就将该数据放在到DMA控制器的总线上。典型的DMA控制器包括缓冲器，当数据在源与目的地之间传送时，例如在主存储器和局部存储器之间传送时，所述缓冲器暂时存储数据。DMA控制器将接收所读的数据并将其存储在DMA控制器数据缓冲器中。此时，DMA控制器将产生针对目的地的接口或控制器的写命令。目的地接口或控制器将接收该写命令。最后，DMA控制器向目的地接口或控制器提供存储在DMA控制器数据缓冲器中的写数据，以便将其写入到目的地。
使用DMA控制器数据缓冲器会导致对于I/O处理器的增大的面积需求，增大的功率需求，并且增大I/O处理器的复杂性。使用DMA控制器数据缓冲器还降低了I/O处理器的性能并增加了它的成本。
附图说明
根据下面给出的详细说明和本发明各个实施例的附图，将更充分地理解本发明。然而，附图不应用于将本发明限制于特定实施例，而仅是为了说明和帮助理解。
图1示出了计算机***的一个实施例的框图；
图2示出了用于实现无缓冲器DMA控制器的一个实施例的流程图；
图3示出了用于实现无缓冲器DMA控制器的另一个实施例的流程图；
图4示出了用于实现无缓冲器DMA控制器的另一个实施例的流程图；以及
图5示出了用于实现无缓冲器DMA控制器的另一个实施例的流程图。
具体实施方式
描述了使用分离事务处理来实现无缓冲器直接存储器存取(DMA)控制器的方法和设备。在说明书中所提及的“一个实施例”意味着与该实施例相联系而描述的特定特征、结构或特性包括在本发明的至少一个实施例中。在本说明书中多处出现的短语“在一个实施例中”不必都指相同的实施例。
在以下说明中，阐述了大量细节。然而，对于本领域技术人员来讲，可以在无需这些特定细节的情况下实现本发明的实施例是显而易见的。在其它实例中，以框图的形式示出公知的结构和装置，而不必详细示出，以避免影响对本发明的理解。
图1是使用分离事务处理来实现无缓冲器DMA控制器的计算机***100的一个实施例的框图。***100包括局部存储器110、I/O处理器120、外部总线132、主机***140和主存储器145。本发明的实施例不限于利用本地和主存储器来实现，通常可以在由I/O处理器访问的任何源和目的单元之间实现。
I/O处理器120还包括存储器控制器122、分离事务处理总线124、CPU 126、DMA控制器128和外部总线接口130。尽管本发明的实施例涉及DMA控制器的使用，但是可选的，可以使用其它盘控制器。I/O处理器120借助于连接到分离事务处理总线124的CPU 126和存储器控制器122来提供智能化的I/O。在一个实施例中，CPU 126是Pentium(奔腾)系列处理器，包括PentiumII(奔腾II)处理器系列，Pentium
III(奔腾III)处理器以及Pentium
IV(奔腾IV)处理器，其可从位于California的Santa Clara的Intel公司获得。或者，可以使用其它CPU。
存储器控制器连接局部存储器110，局部存储器110可以包括随机存取存储器(RAM)，例如同步动态RAM(SDRAM)。局部存储器154包括指令和数据，用于被CPU 126执行和使用。
分离事务总线124是能够支持读和写命令的明确的分离事务处理的总线。在一个实施例中，分离事务处理总线124是XSI片上总线。或者，可以使用其它能够进行分离事务处理的总线。
通常，分离事务处理将数据传输的地址阶段和数据信息阶段分离。通过使用标识符，例如序列ID，来实现分离这些阶段。使用标识符来关联分离事务处理的地址和数据阶段。在地址阶段期间，请求单元给命令和属性提供标识符。
在数据传输阶段期间，提供数据的单元使用相同的标识符，以便在每个单元将命令关联在一起。在读取期间，提出读命令要求的代理将提供数据，而在写入期间，产生写命令的代理提供数据。另外，可以与标识符一起使用字节计数，以关联分离事务处理的地址和数据阶段。
在一个实施例中，DMA控制器128将数据从局部存储器110传送到主存储器145，或者，从主存储器145传送到局部存储器110。可以在不使用DMA控制器中的数据缓冲器的情况下进行数据传输。
例如，为了执行从主存储器145到局部存储器110的数据传输，CPU 126首先对DMA控制器128编程，以执行数据传输。DMA控制器128随后将生成针对存储器控制器122的写命令。该写命令包括标识符(ID)，并且在一些实施例中还包括字节计数。然后DMA控制器128使用相同的ID和字节计数信息生成针对外部接口130的读命令。
然后，外部接口130将提出读命令要求，并在外部总线132上生成读命令。一旦外部接口130从主机***140接收到所读取的数据，它就将所读取的数据以及相应的ID和字节计数放在分离事务处理总线124上。最后，由于所读取的数据的ID和字节计数与存储器控制器122之前从DMA控制器128接收到的写命令的ID和字节计数相匹配，所以存储器控制器122将接受所读取的数据。
在另一个实施例中，为了执行从局部存储器110到主存储器145的数据传输，CPU 126首先对DMA控制器128编程，以执行数据传输。然后，DMA控制器128将生成针对外部总线接口130的写命令。该写命令包括标识符(ID)，并且在一些实施例中包括字节计数。然后，DMA控制器128使用相同的ID和字节计数信息生成针对存储器控制器122的读命令。
存储器控制器122随后将提出读命令的要求，并将从局部存储器110读取的数据以及相应的ID和字节计数放到分离事务处理总线124上。最后，由于ID和字节计数与外部总线接口130之前从DMA控制器128接收的写命令的ID和字节计数相匹配，所以外部总线接口130接受在分离事务处理总线124上的所读取的数据。
在另一个实施例中，为了执行从一个局部存储器位置110到另一个局部存储器位置110的数据传输，CPU 126首先对DMA控制器128编程，以执行数据传输。DMA控制器128随后将生成针对存储器控制器122的写命令。该写命令包括标识符(ID)，并且在一些实施例中包括字节计数。然后，DMA控制器128使用相同的ID和字节计数信息生成针对存储器控制器122的读命令。
存储器控制器122随后将提出读命令要求，并将从局部存储器110读取的数据以及相应的ID和字节计数放到分离事务处理总线124上。最后，由于ID和字节计数与存储器控制器122预先从DMA控制器128接收的写命令的ID和字节计数相匹配，所以存储器控制器122接受在分离事务处理总线124上的所读取的数据。
在另一个实施例中，执行从一个主存储器位置145到另一个主存储器位置145的数据传输，CPU 126首先对DMA控制器128编程，以执行数据传输。DMA控制器128随后将生成针对外部总线接口130的写命令。该写命令包括标识符(ID)，并且在一些实施例中还包括字节计数。然后，DMA控制器128使用相同的ID和字节计数信息生成针对外部总线接口130的读命令。
外部接口130随后将提出读命令要求，并在外部总线132上生成读命令。一旦外部接口130从主机***140接收到所读取的数据，它就将所读取的数据以及相应的ID和字节计数放置到分离事务处理总线124上。最后，由于ID和字节计数与外部总线接口130之前从DMA控制器128接收的写命令的ID和字节计数相匹配，所以外部总线接口130接受在分离事务处理总线124上的所读取的数据。
图2示出了使用分离事务处理来实现无缓冲器DMA控制器的一个实施例的流程图。更具体地，该流程图描述了根据本发明的一个实施例，从主存储器到局部存储器的数据传输。在处理框210，CPU对DMA控制器编程，以执行数据传输。在处理框220，使用总线的分离事务处理功能，DMA控制器使用唯一的ID和字节计数生成针对存储器控制器的写命令。
在处理框230，DMA控制器使用与之前给予存储器控制器的写命令相同的ID和字节计数，生成针对外部接口的读命令(使用源地址)。在处理框240，外部接口提出读命令的要求，并在处理框250，在外部总线上生成读命令。在处理框260，一旦外部接口从主机***接收到所读取的数据，那么它就在处理框270，将该数据放到分离事务处理总线上。最后，在处理框280，存储器控制器接受在分离事务处理总线上发现的、与早先由DMA处理器给予它的写命令的ID和字节计数相匹配的所读取的数据。
图3示出了使用分离事务处理来实现无缓冲器DMA控制器的一个实施例的流程图。更具体地，该流程图示出了根据本发明的一个实施例，从局部存储器到主存储器的数据传输。在处理框310，CPU对DMA控制器编程，以执行数据传输。然后在处理框320，DMA使用唯一的ID和字节计数生成针对外部接口的写命令(使用目的地址)。
在处理框330，DMA控制器使用在写命令中找到的相同的ID和字节计数，生成针对存储器控制器的读命令(使用源地址)。在处理框340，存储器控制器提出读命令的要求，并在处理框350，将所读取的数据返回到分离事务处理总线上。在处理框360，外部接口接受在分离事务处理总线上得到的所读取的数据，其与它之前接受的写命令的ID和字节计数相匹配。
图4示出了使用分离事务处理来实现无缓冲器DMA控制器的一个实施例的流程图。更具体地，该流程图示出了根据本发明的一个实施例，从局部存储器中的一个位置到局部存储器中的另一个位置的数据传输。在处理框410，CPU对DMA控制器编程，以执行数据传输。在处理框420，使用总线的分离事务处理功能，DMA控制器以唯一的ID和字节计数产生针对存储器控制器的写命令。
在处理框430，DMA控制器随后使用与在写命令中得到的相同的ID和字节计数，生成针对存储器控制器的读命令。在处理框440，存储器控制器提出读命令的要求，并且在处理框450，将所读取的数据返回到分离事务处理总线上。在处理框460，存储器控制器接受在分离事务处理总线上得到的、与它之前接受的写命令的ID和字节计数相匹配的所读取的数据。
图5示出了使用分离事务处理来实现无缓冲器DMA控制器的一个实施例的流程图。更具体地，该流程图示出了根据本发明的一个实施例，从主存储器中的一个位置到主存储器中的另一个位置的数据传输。在处理框510，CPU对DMA控制器编程，以执行数据传输。在处理框520，使用总线的分离事务处理功能，DMA控制器使用唯一的ID和字节计数生成针对外部接口的写命令。
在处理框530，DMA控制器使用与之前给予外部接口的写命令相同的ID和字节计数，生成针对外部接口的读命令。在处理框540，外部接口提出读命令的要求，并在处理框550在外部总线上生成读命令。在处理框560，一旦外部接口从主机***接收到所读取的数据，它就在处理框570，将该数据放置到分离事务处理总线上。最后，在处理框580，外部接口接受在分离事务处理总线上得到的、与早先由DMA控制器给予它的写命令的ID和字节计数相匹配的所读取的数据。
尽管图2到5介绍了在主机和局部存储器之间和之中的数据传输的环境中，使用分离事务处理来实现无缓冲器DMA控制器，但是也可以实现其它的实施例，例如在***设备和主存储器之间传输数据。通常，所提出的设备和方法能够在I/O处理器在其间传输数据的任何源与目的单元之间实现。
本发明的实施例使用由能够进行分离事务处理的总线提供的分离事务处理功能，来实现无需数据缓冲器的DMA控制器。由于数据被从一个存储器直接传输到另一个存储器，而不是在中间过程中存储在DMA数据缓冲器中，所以从DMA控制器去除数据缓冲器可以导致性能的提高及成本的降低。
对于本领域的技术人员来说，在阅读了上述说明之后，本发明的许多变化和修改无疑将变得显而易见，应理解，通过举例说明来示出并描述的任何特定实施例不应被认为是限制性的。因此，对各个实施例细节的提及不是要限制权利要求的范围，只有那些在权利要求自身的叙述中的特征被认为是限制本发明的。
Claims (18)
1.一种用于实现直接存储器存取的方法，包括：
从盘控制器生成针对目的单元的写命令，所述写命令包括标识符；
从所述盘控制器生成针对源单元的读命令，所述读命令包括与所述写命令中的标识符相匹配的标识符；
响应于所述读命令，所述源单元在分离事务处理总线上发送所读取的数据，所述读取的数据包括所述读命令的标识符；以及
响应于所述写命令，如果所述读取的数据的标识符与所述写命令的标识符相匹配，则目的单元从所述分离事务处理总线直接接收所述源单元所发送的所述读取的数据，而不是从所述盘控制器接收所述读取的数据，
其中，所述盘控制器不包括缓冲器。
2.如权利要求1所述的方法，其中，所述写命令还包括字节计数，并且所述读命令还包括与所述写命令的字节计数相匹配的字节计数。
3.如权利要求2所述的方法，其中，接收所述读取的数据还包括，如果所述读取的数据的字节计数与所述写命令的字节计数相匹配，则接收所述读取的数据。
4.如权利要求1所述的方法，其中，所述目的单元是局部存储器，所述源单元是主存储器。
5.如权利要求1所述的方法，其中，所述目的单元是主存储器，所述源单元是局部存储器。
6.如权利要求1所述的方法，其中，所述目的单元是局部存储器中的一个位置，所述源单元是局部存储器中的另一个位置。
7.如权利要求1所述的方法，其中，所述目的单元是主存储器中的一个位置，所述源单元是主存储器中的另一个位置。
8.一种用于实现直接存储器存取的设备，包括：
盘控制器，其生成写命令并生成针对源单元的读命令，所述写命令包括写命令标识符，所述读命令包括与所述写命令标识符相匹配的读命令标识符；以及
分离事务处理总线，其传输所读取的数据，所述读取的数据由所述源单元响应于所述读命令在所述总线上传输，并且所述读取的数据包括所述读命令标识符，
其中，所述写命令由目的单元接收，并且如果所述写命令标识符与所述读命令标识符相匹配，则所述目的单元响应于所述写命令，从所述分离事务处理总线直接移走所述源单元所传输的所述读取的数据，而不是从所述盘控制器接收所述读取的数据，
其中，所述盘控制器不包括缓冲器。
9.如权利要求8所述的设备，其中，所述写命令还包括字节计数，所述读命令还包括与所述写命令的字节计数相匹配的字节计数。
10.如权利要求9所述的设备，其中，所述目的单元从所述分离事务处理总线移走所述读取的数据还包括，如果所述读取的数据的字节计数与所述写命令的字节计数相匹配，则从所述分离事务处理总线移走所述读取的数据。
11.如权利要求8所述的设备，其中，所述目的单元是局部存储器，所述源单元是主存储器。
12.如权利要求8所述的设备，其中，所述目的单元是主存储器，所述源单元是局部存储器。
13.如权利要求8所述的设备，其中，所述目的单元是局部存储器中的一个位置，所述源单元是局部存储器中的另一个位置。
14.如权利要求8所述的设备，其中，所述目的单元是主存储器中的一个位置，所述源单元是主存储器中的另一个位置。
15.一种用于实现直接存储器存取的***，包括：
源单元；
输入/输出处理器，其具有：
盘控制器，其生成写命令，并生成针对所述源单元的读命令，所述写命令包括写命令标识符，所述读命令包括与所述写命令标识符相匹配的读命令标识符；
分离事务处理总线，其传输所读取的数据，所述读取的数据由所述源单元响应于所述读命令在所述总线上传输，并且所述读取的数据包括所述读命令标识符；以及
目的单元，其接收所述写命令，并且如果所述写命令标识符与所述读命令标识符相匹配，则响应于所述写命令，从所述分离事务处理总线直接移走所述源单元所传输的所述读取的数据，而不是从所述盘控制器接收所述读取的数据，
其中，所述盘控制器不包括缓冲器。
16.如权利要求15所述的***，其中，所述输入/输出处理器还包括：
中央处理单元，其连接到所述分离事务处理总线；
存储器控制器，其连接到所述分离事务处理总线；以及
外部总线接口，其连接到所述分离事务处理总线。
17.如权利要求15所述的***，其中，所述写命令还包括字节计数，所述读命令还包括与所述写命令的字节计数相匹配的字节计数。
18.如权利要求17所述的***，其中，所述目的单元从所述分离事务处理总线移走所述读取的数据还包括，如果所述读取的数据的字节计数与所述写命令的字节计数相匹配，则从所述分离事务处理总线移走所述读取的数据。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/975,803 US7447810B2 (en) | 2004-10-28 | 2004-10-28 | Implementing bufferless Direct Memory Access (DMA) controllers using split transactions |
| US10/975,803 | 2004-10-28 | ||
| PCT/US2005/039317 WO2006050287A2 (en) | 2004-10-28 | 2005-10-27 | Implementing bufferless dma controllers using split transactions |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101031898A CN101031898A (zh) | 2007-09-05 |
| CN101031898B true CN101031898B (zh) | 2012-02-08 |
Family
ID=36102643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005800331658A Expired - Fee Related CN101031898B (zh) | 2004-10-28 | 2005-10-27 | 使用分离事务处理来实现无缓冲器dma控制器 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7447810B2 (zh) |
| JP (1) | JP4676990B2 (zh) |
| CN (1) | CN101031898B (zh) |
| DE (1) | DE112005002372T5 (zh) |
| GB (1) | GB2432944B (zh) |
| TW (1) | TWI285320B (zh) |
| WO (1) | WO2006050287A2 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7447810B2 (en) * | 2004-10-28 | 2008-11-04 | Intel Corporation | Implementing bufferless Direct Memory Access (DMA) controllers using split transactions |
| JP4845674B2 (ja) * | 2006-10-26 | 2011-12-28 | キヤノン株式会社 | データ処理装置及び方法、通信装置、並びにプログラム |
| JP5029513B2 (ja) * | 2008-06-30 | 2012-09-19 | ソニー株式会社 | 情報処理装置、情報処理装置の制御方法、およびプログラム |
| US8549204B2 (en) * | 2010-02-25 | 2013-10-01 | Fresco Logic, Inc. | Method and apparatus for scheduling transactions in a multi-speed bus environment |
| US20110208891A1 (en) * | 2010-02-25 | 2011-08-25 | Fresco Logic, Inc. | Method and apparatus for tracking transactions in a multi-speed bus environment |
| GB2529217A (en) | 2014-08-14 | 2016-02-17 | Advanced Risc Mach Ltd | Transmission control checking for interconnect circuitry |
| US10430210B2 (en) * | 2014-12-30 | 2019-10-01 | Micron Technology, Inc. | Systems and devices for accessing a state machine |
| CN113296899A (zh) * | 2021-06-04 | 2021-08-24 | 海光信息技术股份有限公司 | 基于分布式***的事务主机、事务从机及事务处理方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1038362A (zh) * | 1987-06-03 | 1989-12-27 | 霍尼韦尔布尔公司 | ***设备控制器及适配器接口 |
| EP0525860A3 (en) * | 1991-07-22 | 1993-04-21 | International Business Machines Corporation | High performance i/o processor |
| US5659669A (en) * | 1995-06-26 | 1997-08-19 | Brother Kogyo Kabushiki Kaisha | Host based printer and a print control method of the same |
| US5918070A (en) * | 1996-10-18 | 1999-06-29 | Samsung Electronics Co., Ltd. | DMA controller with channel tagging |
| US5928346A (en) * | 1996-09-11 | 1999-07-27 | Hewlett-Packard Company | Method for enhanced peripheral component interconnect bus split data transfer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191649A (en) | 1990-12-21 | 1993-03-02 | Intel Corporation | Multiprocessor computer system with data bus and ordered and out-of-order split data transactions |
| JPH05134973A (ja) * | 1991-11-14 | 1993-06-01 | Toshiba Corp | データ転送装置 |
| JP3466214B2 (ja) * | 1992-11-13 | 2003-11-10 | 株式会社日立製作所 | 情報処理装置 |
| US5974480A (en) * | 1996-10-18 | 1999-10-26 | Samsung Electronics Co., Ltd. | DMA controller which receives size data for each DMA channel |
| US6832279B1 (en) * | 2001-05-17 | 2004-12-14 | Cisco Systems, Inc. | Apparatus and technique for maintaining order among requests directed to a same address on an external bus of an intermediate network node |
| US6748479B2 (en) * | 2001-11-20 | 2004-06-08 | Broadcom Corporation | System having interfaces and switch that separates coherent and packet traffic |
| US7447810B2 (en) * | 2004-10-28 | 2008-11-04 | Intel Corporation | Implementing bufferless Direct Memory Access (DMA) controllers using split transactions |
-
2004
- 2004-10-28 US US10/975,803 patent/US7447810B2/en not_active Expired - Fee Related
-
2005
- 2005-10-27 DE DE112005002372T patent/DE112005002372T5/de not_active Withdrawn
- 2005-10-27 WO PCT/US2005/039317 patent/WO2006050287A2/en active Application Filing
- 2005-10-27 CN CN2005800331658A patent/CN101031898B/zh not_active Expired - Fee Related
- 2005-10-27 JP JP2007539263A patent/JP4676990B2/ja not_active Expired - Fee Related
- 2005-10-27 GB GB0706011A patent/GB2432944B/en not_active Expired - Fee Related
- 2005-10-27 TW TW094137650A patent/TWI285320B/zh not_active IP Right Cessation
-
2008
- 2008-11-04 US US12/264,902 patent/US7698476B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1038362A (zh) * | 1987-06-03 | 1989-12-27 | 霍尼韦尔布尔公司 | ***设备控制器及适配器接口 |
| EP0525860A3 (en) * | 1991-07-22 | 1993-04-21 | International Business Machines Corporation | High performance i/o processor |
| US5659669A (en) * | 1995-06-26 | 1997-08-19 | Brother Kogyo Kabushiki Kaisha | Host based printer and a print control method of the same |
| US5928346A (en) * | 1996-09-11 | 1999-07-27 | Hewlett-Packard Company | Method for enhanced peripheral component interconnect bus split data transfer |
| US5918070A (en) * | 1996-10-18 | 1999-06-29 | Samsung Electronics Co., Ltd. | DMA controller with channel tagging |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101031898A (zh) | 2007-09-05 |
| US20090063726A1 (en) | 2009-03-05 |
| US7447810B2 (en) | 2008-11-04 |
| DE112005002372T5 (de) | 2007-09-13 |
| TW200629077A (en) | 2006-08-16 |
| TWI285320B (en) | 2007-08-11 |
| GB0706011D0 (en) | 2007-05-09 |
| JP4676990B2 (ja) | 2011-04-27 |
| JP2008519333A (ja) | 2008-06-05 |
| GB2432944B (en) | 2007-12-27 |
| WO2006050287A2 (en) | 2006-05-11 |
| US20060095604A1 (en) | 2006-05-04 |
| US7698476B2 (en) | 2010-04-13 |
| GB2432944A (en) | 2007-06-06 |
| WO2006050287A3 (en) | 2006-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101031898B (zh) | 使用分离事务处理来实现无缓冲器dma控制器 | |
| KR101412173B1 (ko) | 다중―프로세서 시스템에서 1차 프로세서로부터 하나 이상의 2차 프로세서로의 실행 가능 소프트웨어 이미지의 직접적인 분산 로딩 | |
| US6954806B2 (en) | Data transfer apparatus and method | |
| WO2006038717B1 (en) | External data interface in a computer architecture for broadband networks | |
| KR20070048797A (ko) | 프로세서 내의 ｄｍａ 컨트롤러를 사용하여 프로세서캐시로 데이터를 전송하는 방법 | |
| CN111886572B (zh) | 存储备份存储器封装中的状态管理 | |
| CN103348333A (zh) | 用于分级高速缓存设计中的高速缓存之间的高效通信的方法和装置 | |
| US20230409245A1 (en) | Method and system for solid state drive (ssd)-based redundant array of independent disks (raid) | |
| TW200839514A (en) | Memory management apparatus | |
| CN105408875A (zh) | 在存储器接口上的分布式过程执行和文件*** | |
| CN102918515A (zh) | 将数据存储在存储器控制器中的多个缓冲器的任何中 | |
| CN105095138A (zh) | 一种扩展同步内存总线功能的方法和装置 | |
| TW202344977A (zh) | 記憶體裝置及其方法 | |
| US20200159680A1 (en) | Programming and controlling compute units in an integrated circuit | |
| US6567908B1 (en) | Method of and apparatus for processing information, and providing medium | |
| CN116486868A (zh) | 计算高速链路(CXL)上的高速非易失性存储器(NVMe) | |
| US7284075B2 (en) | Inbound packet placement in host memory | |
| CN103838679B (zh) | 一种缓存处理方法及装置 | |
| US20230393906A1 (en) | Method and system for accelerating application performance in solid state drive | |
| CN110427269A (zh) | 处理器及其数据传递方法、计算机可读存储介质 | |
| CN117194004A (zh) | 存储器装置及其操作方法 | |
| US20230236742A1 (en) | NONVOLATILE MEMORY EXPRESS (NVMe) OVER COMPUTE EXPRESS LINK (CXL) | |
| US8296481B2 (en) | Device and method for improving transfer efficiency of odd number of data blocks | |
| CN106294207B (zh) | 一种反馈数据的方法、缓存器、控制器及*** | |
| US10529396B2 (en) | Preinstall of partial store cache lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120208 Termination date: 20121027 |