CN110418500A - 印刷电路板制造方法 - Google Patents

印刷电路板制造方法 Download PDF

Info

Publication number
CN110418500A
CN110418500A CN201811357482.0A CN201811357482A CN110418500A CN 110418500 A CN110418500 A CN 110418500A CN 201811357482 A CN201811357482 A CN 201811357482A CN 110418500 A CN110418500 A CN 110418500A
Authority
CN
China
Prior art keywords
hole
circuit board
hardened
adhesive film
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811357482.0A
Other languages
English (en)
Inventor
金东铉
李敏硕
权俊躯
姜大根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DAI-DUK ELECTRONICS Co Ltd
Original Assignee
DAI-DUK ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180067883A external-priority patent/KR20190124616A/ko
Application filed by DAI-DUK ELECTRONICS Co Ltd filed Critical DAI-DUK ELECTRONICS Co Ltd
Publication of CN110418500A publication Critical patent/CN110418500A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种印刷电路板制造方法，本发明的实施例的电路板制造方法，用于制造多层的电路板，包括：步骤a，制作副层，所述副层在将转印有电路图案的铜箔和绝缘层组合多层的结构物设置有第一贯通孔，所述第一贯通孔的内壁得到铜电镀以进行层间连接；步骤b，制作层间接合结构物，所述层间接合结构物在被硬化的环氧树脂的表面设置有粘结薄膜，在所述环氧树脂设置有由导电油墨填充的第二贯通孔；以及步骤c，在所述副层之间夹设所述层间接合结构物，以所述第一贯通孔和所述第二贯通孔的中心轴彼此对齐的方式层积，进行紧贴并完全硬化。

Description

印刷电路板制造方法
技术领域
本发明涉及印刷电路板(PCB；Printed Circuit Board)，尤其是涉及制造纵横比大(例如36：1以上)且厚度厚(例如8T以上)的多层电路板的技术。
背景技术
图1A至图1E是示出利用现有技术的层积冲压(Press)成型技术的电路板制造工艺方法的图。参照图1A和图1B，在分别制作铜箔和绝缘层反复地形成的副层(BOARD A，10；BOARD B，30)后，在副层10、30之间设置预浸材料(PPG；20)并进行层积冲压成型。其中，副层(sublayer)可以是多层电路板。在进行层积时夹设于中间的预浸材料(PREPREG；20)是未被硬化的环氧树脂(EPOXY)。
接着，进行钻孔作业来制作贯通孔40后，实施铜电镀来向贯通孔内壁覆盖铜电镀，以使副层的铜箔层彼此进行通电。参照图1E，最终在基板表面印刷阻焊(SR，Solderresist；50)。
但是，最近随着电路线宽微细化，贯通孔(Hole)的纵横比(aspect ratio)增大至36:1以上，并随着层积多个副层，电路板的厚度增大至8T以上。当孔(Hole)的纵横比(aspect ratio)增大时，在图1D步骤中不易在孔内填充电镀层，并且当基板的厚度变厚时，在图1C步骤中不易进行钻孔加工。
发明内容
本发明的目的在于制作纵横比大且厚度厚的多层电路板的技术。
为了实现所述目的，本发明的实施例的电路板制造方法，用于制造多层的电路板，包括：步骤a，制作副层，所述副层在将转印有电路图案的铜箔和绝缘层组合多层的结构物设置有第一贯通孔，所述第一贯通孔的内壁得到铜电镀以进行层间连接；步骤b，制作层间接合结构物，所述层间接合结构物在被硬化的环氧树脂的表面设置有粘结薄膜，在所述环氧树脂设置有由导电油墨填充的第二贯通孔；以及步骤c，在所述副层之间夹设所述层间接合结构物，以所述第一贯通孔和所述第二贯通孔的中心轴彼此对齐的方式层积，进行紧贴并完全硬化。
本发明是在不采用冲压工艺(成型工艺)的情况下进行层间接合的技术，本发明提供代替以往的预浸材料PPG，而是利用铜箔层积板(CCL；copper-cladded laminate)来生成副层，并将完成为副层的产品利用粘结薄膜(adhesive film)和导电油墨进行接合的技术。
本发明中不使用与现有技术相同地在中间夹设预浸材料并在上下两面层积副层，从而以高温高压方式进行冲压(Press)的成型工艺，而是提供利用层间接合结构物来进行层间接合的技术。
在本发明中，在将铜箔层积板(CCL；Copper cladded laminate)的两面铜箔去除而得的被硬化的环氧树脂两面紧贴粘结薄膜(adhesive film)和载体(carrier)后进行第一次硬化，在制作孔后，向孔内填充导电油墨后进行第二次硬化，通过剥开载体薄膜而在两面暴露粘结薄膜表面，将这样的结构物称为层间接合结构物。
通过在副层之间夹设本发明的层间接合结构物来将副层进行粘结，使得层间接合结构物表面的粘结薄膜起到将上下副层彼此粘结的媒介作用，被孔塞的导电油墨执行对两侧的副层进行通电的作用。
本发明在完成槽刨工艺等基板制造后，也可以实现板间接合(Board to BoardConnection)，并且可以按所需的厚度大小上调产品厚度。通过使用本发明的层接合技术，能够将纵横比高的基板下调到50％以下的水平。在本发明中，由于使用完成硬化的绝缘层，能够稳定地应对尺度的变化。本发明可以采用激光穿孔(laser via hole)来代替直接通孔(Direct Through Hole)，从而能够下调产品的厚度。
附图说明
图1A至图1E是示出现有技术的利用层积冲压(Press)成型技术的电路板制造工艺方法的图。
图2A至图2C是示出使用本发明的第一实施例的层间接合结构物来制造电路板的工艺方法的图。
图3A至图3E是示出制作本发明的层间接合结构物的工艺方法的图。
图4A至图4C是示出使用本发明的第二实施例的层间接合结构物来制造电路板的工艺方法的图。
图5是示出使用本发明的第二实施例的层间接合结构物来制造电路板的基板的断层照片。
图6A至图6C是示出使用本发明的第三实施例的层间接合结构物来制造电路板的工艺方法的图。
图7是示出使用本发明的第三实施例的层间接合结构物来制造电路板的基板的断层照片。
具体实施方式
本发明中不使用现有技术的层积冲压(Press)成型工艺，其旨在提供使用粘结薄膜和导电油墨来进行层间接合的技术。相较于现有技术中使用不被硬化的PPG来进行层积成型，本发明中使用完成硬化的环氧树脂来形成层间接合。
本发明提供一种层间接合结构物制造方法，用于制造层间接合结构物，所述层间接合结构物夹设于将铜箔和绝缘层反复地组合而构成的副层之间，进行烘烤而接合，包括：步骤a，在被硬化的环氧树脂上方紧贴粘结薄膜和载体带后，以所述粘结薄膜不被完全硬化的方式进行第一次硬化；步骤b，采用钻孔工艺在所述步骤a的结果物形成上下贯穿的孔；步骤c，利用所述焊膏印刷工艺方法向孔内填充导电油墨并实施第二次硬化，以硬化导电油墨而形成孔塞，并且以所述粘结薄膜不被硬化的方式进行烘烤；以及步骤d，剥离去除所述步骤c的结果物表面贴附的载体带，以暴露表面的孔塞和粘结薄膜。
本发明提供一种电路板制造方法，用于制造多层的电路板，包括：步骤a，制作副层，所述副层在将转印有电路图案的铜箔和绝缘层组合多层的结构物设置有第一贯通孔，所述第一贯通孔的内壁得到铜电镀以进行层间连接；步骤b，制作层间接合结构物，所述层间接合结构物在被硬化的环氧树脂层的表面设置有粘结薄膜，在所述环氧树脂层设置有由导电油墨填充的第二贯通孔；以及步骤c，在所述层间接合结构物之间放置所述副层，以所述第一贯通孔和所述第二贯通孔的中心轴彼此对齐的方式层积，进行紧贴并完全硬化(作为例示，高温高压的冲压工艺方法)。本发明的第二贯通孔的内径可以大于所述第一贯通孔的内径的方式制作，可以在将要层积的副层的接合面的第一贯通孔上方的铜箔焊盘完全地或者部分地去除后进行层积。
图2A至图2C是示出利用本发明的第一实施例的层间接合结构物来制造电路板的方法的图。
图2A作为本发明的基本实施例，其例示出通过在两个副层(sublayer)之间夹设本发明的层间接合结构物来将两个副层相接合的技术。本发明可以接合多个副层。
参照图2A，各个副层(板A及板B)由多个层的铜箔和绝缘层的组合构成，其设置有用于层间连接的孔。参照图2B及图2C，通过在各个副层之间夹设本发明的层间接合结构物来将副层上下进行接合。
本发明的层间接合结构物在被硬化的环氧树脂100b上方覆盖有粘结薄膜(200b；adhesive film)，粘结薄膜200b执行将上下副层彼此接合的作用。并且，在被硬化的环氧树脂100b的与副层的孔对齐的位置形成有孔，在孔内填充有导电油墨130，所述导电油墨130被硬化而堵塞(plugging)。在与上下副层进行接合时，被孔塞(hole plugging)的导电油墨与电镀于副层的孔内壁的电镀层进行通电。
图3A至图3E是示出制作本发明的层间接合结构物的方法的图。
参照图3A，作为本发明的较佳的实施例，将铜箔层积板(CCL；copper claddedlaminate)的两面铜箔100a、100c完全地去除，并仅留下完成硬化的环氧树脂100b。接着参照图3B，在被硬化的环氧树脂100b两面紧贴本发明的粘结层。
本发明的粘结层具有在基底薄膜200a上方叠加形成有粘结薄膜(200b；adhesivefilm)和载体带200c的结构。参照图3B，在将本发明的粘结层紧贴于被硬化的环氧树脂100b两面时，将基底薄膜200a剥开并紧贴粘结薄膜200b和载体带200c。接着，实施第一次硬化。在第一次硬化中，在50～150℃下实施辊层压(Roll Lamination)来诱导部分的硬化。
参照图3C，使用激光钻机或者CNC钻机对孔110(Hole)进行开孔。参照图3D，通过印刷导电油墨130来利用导电油墨130填充孔110内部，并实施第二次热硬化。第二次硬化优选地在80～180℃下以约2小时以内进行烤箱烘烤。
其中，载体带200c在诸如激光钻机或者CNC钻机的物理加工步骤中起到保护粘结薄膜200b的作用。载体带200c在诸如等离子清洗或者去钻污(desmear)工艺的化学后处理工艺不应发生与粘结薄膜相脱离的情形。本发明的粘结薄膜可以实现阶段性的硬化，其需要在第一次硬化后，在导电油墨硬化时不进行反应，并在最终产品接合时完全地硬化。
参照图3E，通过去除载体带200c(carrier tape)来暴露粘结薄膜200b，并露出在孔110内堵塞的导电油墨130。图3E的结构物成为本发明的层间接合结构物。
通过将本发明的层间接合结构物夹设于副层之间，按照图2B所述将副层接合于层间接合结构物的上下方。在根据本发明进行接合时，可以在150～250℃下以约4小时以内实施烤箱烘烤，从而实施第三次硬化。作为本发明的又一实施例，也可以采用高温高压下的冲压工艺(层积成型)。
图4A至图4C是示出利用本发明的第二实施例的层间接合结构物来制造电路板的方法的图。本发明的第二实施例的特征在于，对要层积的副层的接合面铜箔(焊盘铜箔)全部进行蚀刻而去除后，在副层之间夹设本发明的层间接合结构物进行接合。并且，本发明的第二实施例的特征在于，使由导电油墨填充的层间接合结构物的孔110的内径大于副层的孔内径。参照图4B和图4C，在与上下副层进行接合时，可以实现电镀于副层的孔内壁的电镀层***到被孔塞的导电油墨的效果并彼此进行通电。图5示出使用本发明的第二实施例的层间接合结构物来制造电路板的基板的断层照片。
图6A至图6C是示出利用本发明的第三实施例的层间接合结构物来制造电路板的方法的图。本发明的第三实施例的特征在于，对要层积的副层的接合面铜箔(焊盘铜箔)仅对其一部分进行蚀刻而去除后，在副层之间夹设本发明的层间接合结构物进行接合。并且，本发明的第三实施例的特征在于，与第二实施例相同地，使由导电油墨填充的层间接合结构物的孔110的内径大于副层的孔内径。参照图6B和图6C，在与上下副层进行接合时，可以实现副层的孔内壁连接于被孔塞的导电油墨的同时，使铜箔焊盘和导电油墨彼此接合的效果并彼此进行通电。图7示出使用本发明的第三实施例的层间接合结构物来制造电路板的基板的断层照片。
在前述的内容中，对本发明的特征和技术优点进行了较宽的改进，从而能够更好地理解所附的权利要求书的保护范围。构成本发明的权利要求书的附加特征和优点将在权利要求书中进行详细的说明。本领域的技术人员应当理解的是，所披露的本发明的概念和特定实施例可以作为用于执行与本发明类似的目的的其它结构的设计或修改的基本来立即得到使用。
为了执行本发明的同一目的，本发明中披露的发明的概念和实施例可以作为用于修改或设计为其它结构的基础而被本领域的技术人员使用。并且，由本领域的技术人员进行的如上所述的修改或者变更的等价结构可以在不背离权利要求书中描述的发明的思想或者范围的情况下进行多样的进化、置换以及变更。
工业实用性
本发明在完成槽刨工艺等基板制造后，也可以实现板间接合(Board to BoardConnection)，并且可以按所需的厚度大小上调产品厚度。通过使用本发明的层接合技术，能够将纵横比高的基板下调到50％以下的水平。在本发明中，由于使用完成硬化的绝缘层，能够稳定地应对尺度的变化。本发明可以采用激光穿孔(laser via hole)来代替直接通孔(Direct Through Hole)，从而能够下调产品的厚度。

Claims (10)

1.一种电路板制造方法，用于制造多层的电路板，其特征在于，
包括：
步骤a，制作副层，所述副层在将转印有电路图案的铜箔和绝缘层组合多层的结构物设置有第一贯通孔，所述第一贯通孔的内壁得到铜电镀以进行层间连接；
步骤b，制作层间接合结构物，所述层间接合结构物在被硬化的环氧树脂的表面设置有粘结薄膜，在所述环氧树脂设置有由导电油墨填充的第二贯通孔；以及
步骤c，在所述副层之间夹设所述层间接合结构物，以所述第一贯通孔和所述第二贯通孔的中心轴彼此对齐的方式层积，进行紧贴并完全硬化。
2.根据权利要求1所述的电路板制造方法，其特征在于，
所述步骤b的制作层间接合结构物的步骤包括：
步骤b1，在被硬化的环氧树脂上方紧贴粘结薄膜和载体带后，以使所述粘结薄膜不被完全硬化的方式部分地进行第一次硬化；
步骤b2，采用钻孔工艺在所述步骤b1的结果物形成上下贯穿的第二贯通孔；
步骤b3，在所述第二贯通孔内填充导电油墨，实施第二次硬化并硬化导电油墨而形成孔塞，并且以使所述粘结薄膜不被完全硬化的范围进行第二次硬化；以及
步骤b4，剥离去除所述步骤b3的结果物表面贴附的载体带，以暴露所述第二贯通孔的孔塞表面和所述粘结薄膜。
3.根据权利要求2所述的电路板制造方法，其特征在于，
所述步骤b1的被硬化的环氧树脂通过完全地去除铜箔层积板的两面铜箔来准备。
4.根据权利要求2所述的电路板制造方法，其特征在于，
所述步骤b1的第一次硬化在50～150℃的温度下采用辊层压工艺方法。
5.根据权利要求2所述的电路板制造方法，其特征在于，
所述步骤b3的第二次硬化在80～180℃下以2小时以内进行烤箱烘烤。
6.根据权利要求2所述的电路板制造方法，其特征在于，
所述步骤b1的粘结薄膜和载体带是，在从基底薄膜上方形成有粘结薄膜和载体带的结构物剥开基底薄膜后，将所述结构物紧贴于被硬化的环氧树脂上方而形成。
7.根据权利要求1所述的电路板制造方法，其特征在于，
所述步骤c的完全硬化是通过在150～250℃下以4小时以内进行烤箱烘烤，从而进行硬化并层积。
8.根据权利要求1所述的电路板制造方法，其特征在于，
所述步骤c的完全硬化采用高温高压的冲压工艺方法。
9.根据权利要求1所述的电路板制造方法，其特征在于，
所述第二贯通孔的内径以大于所述第一贯通孔的内径的方式制作。
10.根据权利要求1所述的电路板制造方法，其特征在于，
在所述步骤c中，将要层积的副层的接合面的第一贯通孔上方的铜箔焊盘完全地或者部分地去除后进行层积。
CN201811357482.0A 2018-04-26 2018-11-15 印刷电路板制造方法 Pending CN110418500A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180048250 2018-04-26
KR10-2018-0048250 2018-04-26
KR1020180067883A KR20190124616A (ko) 2018-04-26 2018-06-14 인쇄회로기판 제조방법
KR10-2018-0067883 2018-06-14

Publications (1)

Publication Number Publication Date
CN110418500A true CN110418500A (zh) 2019-11-05

Family

ID=68290782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811357482.0A Pending CN110418500A (zh) 2018-04-26 2018-11-15 印刷电路板制造方法

Country Status (3)

Country Link
US (1) US20190335593A1 (zh)
JP (1) JP2019192896A (zh)
CN (1) CN110418500A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111542178A (zh) * 2020-05-13 2020-08-14 上海泽丰半导体科技有限公司 一种多层电路板的制作工艺和多层电路板
CN114126257A (zh) * 2020-08-27 2022-03-01 深南电路股份有限公司 一种电路板及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293677A (ja) * 1995-04-25 1996-11-05 Toshiba Chem Corp 多層プリント配線板の製造方法
JP2001015919A (ja) * 1999-06-25 2001-01-19 Ibiden Co Ltd 多層プリント配線板用回路基板とその製造方法および多層プリント配線板
JP2002198651A (ja) * 2001-11-19 2002-07-12 Ibiden Co Ltd 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
KR20050027758A (ko) * 2003-09-16 2005-03-21 삼성전기주식회사 병렬적 다층인쇄회로기판 제조 방법
JP2005129884A (ja) * 2003-10-20 2005-05-19 Samsung Electro Mech Co Ltd 層間電気接続が向上された多層印刷回路基板及びその作製方法
KR100754071B1 (ko) * 2006-05-16 2007-08-31 삼성전기주식회사 전층 ｉｖｈ 공법의 인쇄회로기판의 제조방법
US20100307803A1 (en) * 2006-08-08 2010-12-09 Sankar Paul Dielectric materials, methods of forming subassemblies therefrom, and the subassemblies formed therewith

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
EP0619935B1 (en) * 1991-12-31 1998-05-13 Tessera, Inc. Multi-layer circuit construction methods and structures with customization features and components for use therein
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
US20090241332A1 (en) * 2008-03-28 2009-10-01 Lauffer John M Circuitized substrate and method of making same
US20120243155A1 (en) * 2011-01-20 2012-09-27 Endicott Interconnect Technologies, Inc. Conductive metal nub for enhanced electrical interconnection, and information handling system utilizing same
KR20150074785A (ko) * 2013-12-24 2015-07-02 삼성전기주식회사 빌드업 절연필름, 그를 이용한 전자부품 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293677A (ja) * 1995-04-25 1996-11-05 Toshiba Chem Corp 多層プリント配線板の製造方法
JP2001015919A (ja) * 1999-06-25 2001-01-19 Ibiden Co Ltd 多層プリント配線板用回路基板とその製造方法および多層プリント配線板
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
JP2002198651A (ja) * 2001-11-19 2002-07-12 Ibiden Co Ltd 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
KR20050027758A (ko) * 2003-09-16 2005-03-21 삼성전기주식회사 병렬적 다층인쇄회로기판 제조 방법
JP2005129884A (ja) * 2003-10-20 2005-05-19 Samsung Electro Mech Co Ltd 層間電気接続が向上された多層印刷回路基板及びその作製方法
KR100754071B1 (ko) * 2006-05-16 2007-08-31 삼성전기주식회사 전층 ｉｖｈ 공법의 인쇄회로기판의 제조방법
US20100307803A1 (en) * 2006-08-08 2010-12-09 Sankar Paul Dielectric materials, methods of forming subassemblies therefrom, and the subassemblies formed therewith

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111542178A (zh) * 2020-05-13 2020-08-14 上海泽丰半导体科技有限公司 一种多层电路板的制作工艺和多层电路板
CN111542178B (zh) * 2020-05-13 2021-07-16 上海泽丰半导体科技有限公司 一种多层电路板的制作工艺和多层电路板
CN114126257A (zh) * 2020-08-27 2022-03-01 深南电路股份有限公司 一种电路板及其制造方法
CN114126257B (zh) * 2020-08-27 2024-03-22 深南电路股份有限公司 一种电路板及其制造方法

Also Published As

Publication number Publication date
US20190335593A1 (en) 2019-10-31
JP2019192896A (ja) 2019-10-31

Similar Documents

Publication Publication Date Title
TWI621388B (zh) Method for manufacturing multilayer printed wiring board and multilayer printed wiring board
CN1939104B (zh) 刚性-柔性板及其制造方法
CN104244616B (zh) 一种无芯板薄型基板的制作方法
CN103379750B (zh) 多层电路板及其制作方法
KR101536544B1 (ko) 금속간 화합물로 다층 회로기판을 구성하는 방법 및 관련된 회로기판
CN113411972A (zh) 一种阶梯槽线路板阻焊塞孔的制作方法
CN103582320A (zh) 多层线路板及其制作方法
KR100857165B1 (ko) 회로기판 제조방법
CN110418500A (zh) 印刷电路板制造方法
CN103578804B (zh) 一种刚挠结合印制电路板的制备方法
CN1886034B (zh) 使用凸点的印刷电路板及其制造方法
JP4574311B2 (ja) リジッド−フレキシブル基板の製造方法
CN104066280A (zh) 无芯板的制作方法及无芯板
CN103582321A (zh) 多层线路板及其制作方法
KR20190124616A (ko) 인쇄회로기판 제조방법
JP2011258779A (ja) 積層回路基板および基板製造方法
CN109104829B (zh) 一种深微孔制作方法及pcb
KR20120019144A (ko) 인쇄회로기판 제조방법
KR100733814B1 (ko) 인쇄회로기판 제조방법
KR101887754B1 (ko) 리지드 플렉시블 회로기판 제조방법
JP2007335631A (ja) 積層配線板の製造方法
KR100771283B1 (ko) 인쇄회로기판의 비아홀 충진 방법
JP6387226B2 (ja) 複合基板
CN215956723U (zh) 阶梯槽槽底具阻焊塞孔、线路图形及沉金pad的线路板
JP3628313B2 (ja) 印刷配線板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191105