CN110416313A - 薄膜晶体管基板及其制作方法 - Google Patents

薄膜晶体管基板及其制作方法 Download PDF

Info

Publication number
CN110416313A
CN110416313A CN201910654433.1A CN201910654433A CN110416313A CN 110416313 A CN110416313 A CN 110416313A CN 201910654433 A CN201910654433 A CN 201910654433A CN 110416313 A CN110416313 A CN 110416313A
Authority
CN
China
Prior art keywords
layer
via hole
base plate
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910654433.1A
Other languages
English (en)
Inventor
马倩
周星宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910654433.1A priority Critical patent/CN110416313A/zh
Priority to US16/619,736 priority patent/US11239331B2/en
Priority to PCT/CN2019/113014 priority patent/WO2021012435A1/zh
Publication of CN110416313A publication Critical patent/CN110416313A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管基板及其制作方法，包括：基板；遮光层，形成于所述基板上；缓冲层，形成于所述遮光层上；有源层，形成于所述缓冲层上；以及栅极绝缘层，形成于所述有源层上，所述栅极绝缘层具有层叠结构，所述层叠结构包括第一绝缘层和第二绝缘层，所述第一绝缘层的厚度不小于所述第二绝缘层，所述第二绝缘层形成于所述第一绝缘层上。阻碍了缺陷态对电子的俘获，进而有效减少缺陷对薄膜晶体管基板可靠性的影响，提高薄膜晶体管基板的可靠性。

Description

薄膜晶体管基板及其制作方法
技术领域
本发明涉及显示面板领域，特别涉及一种薄膜晶体管基板及其制作方法。
背景技术
在显示技术领域，液晶显示屏(Liquid Crystal Display，LCD)与有机发光二极管显示屏(Organic Light Emitting Diode，OLED)等平板显示装置已经逐步取代阴极显示屏，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
通常液晶显示面板由彩膜基板(Color Filter，CF)、薄膜晶体管基板(Thin FilmTransistor，TFT)、夹于彩膜基板与薄膜晶体管基板之间的液晶(Liquid Crystal，LC)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(薄膜晶体管基板与彩膜基板贴合)及后段模组组装制程(驱动集成电路与印刷电路板压合)。在薄膜晶体管基板的制作过程中，目前顶栅自对准氧化物半导体薄膜晶体管基板采用二氧化硅(SiO2)作为栅极绝缘层，由于二氧化硅沉积过程中引入缺陷，偏压应力对薄膜晶体管基板的特性影响较大，导致薄膜晶体管基板的可靠性较差。
因此，有必要发明一种新的薄膜晶体管基板的制作方法，以解决上述问题。
发明内容
本发明的目的在于发明一种薄膜晶体管基板及其制作方法，栅极绝缘层采用双层结构，阻碍了缺陷态对电子的俘获，进而有效减少缺陷对薄膜晶体管基板可靠性的影响。
为实现上述目的，本发明提供一种薄膜晶体管基板，包括：基板；遮光层，形成于所述基板上；缓冲层，形成于所述遮光层上；有源层，形成于所述缓冲层上；以及栅极绝缘层，形成于所述有源层上，所述栅极绝缘层具有层叠结构，所述层叠结构包括第一绝缘层和第二绝缘层，所述第一绝缘层的厚度不小于所述第二绝缘层，所述第二绝缘层形成于所述第一绝缘层上。
进一步地，还包括：栅极层，形成于所述栅极绝缘层上；导体层，包括第一导体层和第二导体层，分别形成于所述有源层的两端；层间绝缘层，形成于所述栅极层上；过孔，形成于所述层间绝缘层和所述缓冲层内；源漏极金属层，形成于所述过孔内；以及钝化层，形成于所述源漏极金属层上。
进一步地，所述过孔包括第一过孔、第二过孔和第三过孔；所述第一过孔贯穿所述层间绝缘层连接至所述第一导体层；所述第二过孔贯穿所述层间绝缘层连接至所述第二导体层；以及所述第三过孔依次贯穿所述层间绝缘层和所述缓冲层连接至所述遮光层。
进一步地，所述源漏极金属层包括源极金属层和漏极金属层；所述源极金属层形成于所述第二过孔和所述第三过孔内；以及所述漏极金属层形成于所述第一过孔内。
本发明还提供一种薄膜晶体管基板的制作方法，包括如下步骤：
S1、提供一基板，在所述基板上依次形成遮光层、缓冲层和有源层；
S2、在所述有源层上形成栅极绝缘层，所述栅极绝缘层具有层叠结构，所述层叠结构包括第一绝缘层和第二绝缘层，所述第一绝缘层的厚度不小于所述第二绝缘层，所述第二绝缘层形成于所述第一绝缘层上；
S3、在所述栅极绝缘层上依次形成金属层和光阻层；
S4、以所述光阻层为遮挡对所述金属层进行蚀刻，得到栅极层，并去除所述金属层中未被所述光阻层遮挡的部分；
S5、以所述栅极层为自对准对所述栅极绝缘层进行蚀刻，同时进行导体化处理，没有被所述栅极绝缘层遮挡的所述有源层形成导体层；
S6、待所述栅极绝缘层蚀刻和所述导体化处理完成后，剥离所述光阻层。
进一步地，还包括如下步骤：
S7、在所述栅极层上形成层间绝缘层；
S8、对所述层间绝缘层和所述缓冲层开洞以形成过孔；
S9、在所述过孔内形成源漏极金属层；
S10、在所述源漏极金属层上形成钝化层。
进一步地，所述过孔通过黄光工艺形成；所述过孔包括第一过孔、第二过孔和第三过孔；所述第一过孔贯穿所述层间绝缘层连接至所述第一导体层；所述第二过孔贯穿所述层间绝缘层连接至所述第二导体层；以及所述第三过孔依次贯穿所述层间绝缘层和所述缓冲层连接至所述遮光层。
进一步地，所述源漏极金属层包括源极金属层和漏极金属层；所述源极金属层形成于所述第二过孔和所述第三过孔内；以及所述漏极金属层形成于所述第一过孔内。
进一步地，所述遮光层、所述栅极层和所述源漏极金属层的材料相同，为钼、铝、铜以及钛中的一种或多种的结合；所述遮光层的厚度为500至2000埃；所述栅极层和所述源漏极金属层的厚度相同，为2000至8000埃；以及所述有源层的材料为金属氧化物半导体材料，其厚度为100至1000埃。
进一步地，所述缓冲层、所述层间绝缘层的和所述钝化层的材料相同，为氧化硅和氮化硅的一种或两种的结合；所述层间绝缘层的厚度为2000至10000埃；以及所述缓冲层和所述钝化层的厚度相同，为1000至5000埃。
本发明的优点在于，提供了一种薄膜晶体管基板及其制作方法，栅极绝缘层通过采用双层结构，一层为氧化硅层，另一层为氮化硅层。其中，氧化硅层形成于有源层上，氮化硅层形成于氧化硅层上。氮化硅中的氢离子会扩散到有源层中，阻碍了缺陷态对电子的俘获，减少偏压应力对薄膜晶体管基板特性的影响，提高薄膜晶体管基板的可靠性。除此之外，氮化硅的介电常数较高，可以提高薄膜晶体管基板的场效应迁移率。
附图说明
图1所示为本发明一实施例中薄膜晶体管基板的结构示意图；
图2所示为本发明一实施例中薄膜晶体管基板的具体结构示意图；
图3所示为本发明一实施例中薄膜晶体管基板的制作方法的流程示意图；
图4所示为图3中的薄膜晶体管基板的制作方法的步骤S1的结构示意图；
图5所示为图3中的薄膜晶体管基板的制作方法的步骤S2的结构示意图；
图6所示为图3中的薄膜晶体管基板的制作方法的步骤S3的结构示意图；
图7所示为图3中的薄膜晶体管基板的制作方法的步骤S4的结构示意图；
图8所示为图3中的薄膜晶体管基板的制作方法的步骤S5的结构示意图；
图9所示为图3中的薄膜晶体管基板的制作方法的步骤S6的结构示意图；
图10所示为本发明另一实施例中薄膜晶体管基板的制作方法的流程示意图；
图11所示为图10中的薄膜晶体管基板的制作方法的步骤S7的结构示意图；
图12所示为图10中的薄膜晶体管基板的制作方法的步骤S8的结构示意图；
图13所示为图10中的薄膜晶体管基板的制作方法的步骤S9的结构示意图；
图14所示为图10中的薄膜晶体管基板的制作方法的步骤S10的结构示意图；
部件编号如下：
101、基板；102、遮光层；103、缓冲层；104、有源层；105、栅极绝缘层；
106、栅极层；107、导体层；108、层间绝缘层；109、源漏极金属层；110、钝化层；
111、光阻层；112、过孔；113金属层；
1051、第一绝缘层；1052、第二绝缘层；1091、漏极金属层；1092、源极金属层；
1121、第一过孔；1122、第二过孔；1123、第三过孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下面参考图1至图14描述本发明一实施例中的薄膜晶体管基板及其制作方法。
本发明提供了一种薄膜晶体管基板，图1及图2所示为本发明一实施例中的薄膜晶体管基板的结构示意图。薄膜晶体管基板包括：基板101、遮光层102、缓冲层103、有源层104、栅极绝缘层105、栅极层106、导体层107、层间绝缘层108、源漏极金属层109、钝化层110和过孔112。
基板101为薄膜晶体管基板的底部。基板101例如但不限于为玻璃基板。
遮光层102形成于基板101的上表面。在本实施例中，遮光层102呈梯形，只覆盖基板101上表面的一部分。遮光层102的材料为金属材料，在本实施例中，遮光层102的材料具体为钼(Mo)、铝(Al)、铜(Cu)以及钛(Ti)中的一种或者是合金，遮光层102的厚度为500至2000埃。
缓冲层103形成于遮光层102的上表面。在本实施例中，缓冲层103覆盖遮光层102的上表面以及基板101上表面未被遮光层102覆盖的部分。在本实施例中，缓冲层103的材料为氧化硅和氮化硅的一种或两种的结合，或者是多层结构薄膜，缓冲层103的厚度为1000至5000埃。
有源层104形成于缓冲层103的上表面。在本实施例中，有源层104呈梯形，只覆盖缓冲层103上表面的一部分。有源层104的材料为金属氧化物半导体材料。在本实施例中，有源层104的材料为铟镓锌氧化物(indium gallium zinc oxide，IGZO)、铟锌锡氧化物(indium zinc tin oxide，IZTO)或铟镓锌锡氧化物(indium gallium zinc tin oxide，IGZTO)，有源层104的厚度为100至1000埃。
栅极绝缘层105形成于有源层104的上表面。栅极绝缘层105具有层叠结构，在本实施例中，栅极绝缘层105为双层结构，一层为第一绝缘层1051，在本实施例中具体为氧化硅层(SiOx)1051，另一层为第二绝缘层1052，在本实施例中具体为氮化硅层(SiNx)1052。具体地，在本实施例中，氧化硅层1051形成于有源层104的上表面，氧化硅层1051覆盖有源层104的上表面。氮化硅层1052形成于氧化硅层1051的上表面，氮化硅层1052覆盖氧化硅层1051的上表面。氮化硅层1052的氮化硅中的氢离子会扩散到有源层104中，进而阻碍了缺陷态对电子的俘获，减少偏压应力对薄膜晶体管基板特性的影响，提高薄膜晶体管基板的可靠性。除此之外，氮化硅的介电常数较高，在8法拉每米(F·m-1)左右，可以提高薄膜晶体管基板的场效应迁移率。氧化硅层1051的厚度不小于氮化硅层1052。在本实施例中，氧化硅层1051的厚度为1000埃至2000埃，氮化硅层1052的厚度为500至1000埃。
栅极层106形成于栅极绝缘层105的上表面。在本实施例中，栅极层106呈梯形，覆盖栅极绝缘层105的上表面的一部分，即覆盖在氮化硅层1052的上表面的一部分。栅极层106的材料为金属材料，在本实施例中，栅极层106的材料具体为钼(Mo)、铝(Al)、铜(Cu)以及钛(Ti)中的一种或者是合金，栅极层106的厚度为2000至8000埃。
如图1和图2所示，导体层107包括第一导体层1071和第二导体层1072。有源层104经过导体化处理后，有源层104的中间部分由于被栅极绝缘层105保护，继续保持有源层104的原有特性，作为薄膜晶体管沟道。而有源层104的两端电阻阻值明显降低，形成重掺杂氮的导体层107，一端对应为第一导体层1071，另一端对应为第二导体层1072。
层间绝缘层108形成于栅极层106上。层间绝缘层108覆盖栅极层106的上表面、栅极绝缘层105上表面中未被栅极层106覆盖的部分、导体层107的上表面以及缓冲层3上表面中未被覆盖的部分。在本实施例中，层间绝缘层108的材料为氧化硅和氮化硅的一种或两种的结合，层间绝缘层108的厚度为2000至10000埃。
如图1和图2所示，过孔112包括第一过孔1121、第二过孔1122和第三过孔1123。第一过孔1121用于容纳漏极金属层1091，第二过孔1122和第三过孔1123用于容纳源极金属层1092。第一过孔1121和第二过孔1122形成于导体层107上，第一过孔1121贯穿层间绝缘层108连接至第一导体层1071的上表面，第二过孔1122贯穿层间绝缘层108连接至第二导体层1072的上表面，第三过孔1123形成于遮光层102上，第三过孔1123从上到下依次贯穿层间绝缘层108和缓冲层103连接至遮光层102的上表面。
源漏极金属层109形成于过孔112内。在本实施例中，源漏极金属层109的材料为钼(Mo)、铝(Al)、铜(Cu)以及钛(Ti)中的一种或者是合金，源漏极金属层109的厚度为2000至8000埃。如图1和图2所示，源漏极金属层109包括源极金属层1092和漏极金属层1091。源极金属层1092对应沉积于第二过孔1122和第三过孔1123内，其两个底端分别与导体层107和遮光层102的上表面相接，源极金属层1092的顶端溢出第二过孔1122和第三过孔1123，并形成于层间绝缘层108的上表面。漏极金属层1091对应沉积于第一过孔1121内，其底端与导体层107的上表面相接。漏极金属层1091的顶端溢出第一过孔1121，并形成于层间绝缘层108的上表面。
钝化层110形成于层间绝缘层108的上表面。钝化层110覆盖层间绝缘层108的上表面以及源漏极金属层109的上表面。在本实施例中，钝化层110的材料为氧化硅和氮化硅的一种或两种的结合，或者是多层结构薄膜，钝化层110的厚度为1000至5000埃。
本发明还提供了一种薄膜晶体管基板的制作方法，如图3，图3所示为本发明一实施例中的薄膜晶体管基板的制作方法的流程示意图，薄膜晶体管基板的制作方法包括如下步骤：
S1、提供一基板101，在所述基板101上依次形成遮光层102、缓冲层103和有源层104。
如图4所示，提供一基板101作为薄膜晶体管底部，基板101例如但不限于为玻璃基板。清洗基板101，待基板101清洗完毕后，在基板101的上表面形成一金属层，并通过黄光工艺和蚀刻图形化，经过图形化的金属层作为遮光层102。遮光层102呈梯形，只覆盖基板101上表面的一部分。遮光层102的材料为金属材料，在本实施例中，遮光层102的材料具体为钼(Mo)、铝(Al)、铜(Cu)以及钛(Ti)中的一种或者是合金，遮光层102的厚度为500至2000埃。
在遮光层102的上表面形成缓冲层103。在本实施例中，缓冲层103覆盖遮光层102的上表面以及基板101上表面未被遮光层102覆盖的部分。优选地，在本实施例中，缓冲层103的材料为氧化硅和氮化硅的一种或两种的结合，或者是多层结构薄膜，缓冲层103的厚度为1000至5000埃。
在缓冲层103的上表面形成一层金属氧化物层材料，并蚀刻出图形，经过图形化的金属氧化物材料形成薄膜晶体管基板的有源层104。在本实施例中，有源层104呈梯形，只覆盖缓冲层103上表面的一部分。有源层104的材料为金属氧化物半导体材料。在本实施例中，有源层104的材料为铟镓锌氧化物(indium gallium zinc oxide，IGZO)、铟锌锡氧化物(indium zinc tin oxide，IZTO)或铟镓锌锡氧化物(indium gallium zinc tin oxide，IGZTO)，有源层104的厚度为100至1000埃。
S2、在所述有源层104上形成栅极绝缘层105，所述栅极绝缘层105具有层叠结构，所述层叠结构包括第一绝缘层1051和第二绝缘层1052，所述第一绝缘层1051的厚度不小于所述第二绝缘层1052，所述第二绝缘层1052形成于所述第一绝缘层1051上。
如图5所示，在有源层104的上表面形成栅极绝缘层105。栅极绝缘层105具有层叠结构，在本实施例中，栅极绝缘层105为双层结构，一层为第一绝缘层1051，在本实施例中具体为氧化硅层(SiOx)1051，另一层为第二绝缘层1052，在本实施例中具体为氮化硅层(SiNx)1052。具体地，先在有源层104的上表面沉积氧化硅层1051，氧化硅层1051覆盖有源层104的上表面以及缓冲层103上表面未被有源层104覆盖的部分。接着在氧化硅层1051的上表面沉积氮化硅层1052，氮化硅层1052覆盖氧化硅层1051的上表面。氮化硅层1052的氮化硅氢离子会扩散到有源层104中，进而阻碍了缺陷态对电子的俘获，减少偏压应力对薄膜晶体管基板特性的影响，提高薄膜晶体管基板的可靠性。除此之外，氮化硅的介电常数较高，在8法拉每米(F·m-1)左右，可以提高薄膜晶体管基板的场效应迁移率。在本实施例中，氧化硅层1051的厚度不小于氮化硅层1052。在本实施例中，氧化硅层1051的厚度为1000埃至2000埃，氮化硅层1052的厚度为500至1000埃。
S3、在所述栅极绝缘层105上依次形成金属层113和光阻层111。
如图6所示，在栅极绝缘层105的上表面沉积金属层113，金属层113覆盖栅极绝缘层105的上表面。金属层113的材料为金属材料，在本实施例中，金属层113的材料具体为钼(Mo)、铝(Al)、铜(Cu)以及钛(Ti)中的一种或者是合金，栅极层106的厚度为2000至8000埃。在金属层113的上表面沉积整层的光阻层111，整层的光阻层111经过曝光及显影后形成如图5所示的呈梯形状的光阻层111，在本实施例中，梯形状的光阻层111只覆盖栅极层106上表面的一部分。
S4、以所述光阻层111为遮挡对所述金属层113进行蚀刻，得到栅极层106，并去除所述金属层113中未被所述光阻层111遮挡的部分。
如图7所示，通过黄光工艺以光阻层111为遮挡物，对金属层113进行蚀刻，去除金属层113中没有被光阻层111遮挡的部分，蚀刻后得到栅极层106。在本实施例中，蚀刻后得到的栅极层106呈梯形，覆盖栅极绝缘层105的上表面的一部分，即覆盖在氮化硅层1052的上表面的一部分。栅极层106的材料为金属材料，在本实施例中，栅极层106的材料具体为钼(Mo)、铝(Al)、铜(Cu)以及钛(Ti)中的一种或者是合金，栅极层106的厚度为2000至8000埃。
S5、以所述栅极层106为自对准对所述栅极绝缘层105进行蚀刻，同时进行导体化处理，没有被所述栅极绝缘层105遮挡的所述有源层104形成导体层107。
如图8所示，以栅极层106为自对准，蚀刻栅极绝缘层105。只有在栅极层106的膜层下方，才有栅极绝缘层105存在，其余地方的栅极绝缘层105均被蚀刻掉。与此同时，对有源层104进行整面的导体化处理，有源层104经过导体化处理后，有源层104的中间部分由于被栅极绝缘层105保护，继续保持有源层104的原有特性，作为薄膜晶体管沟道。而有源层104的两端电阻阻值明显降低，形成重掺杂氮的导体层107，一端对应为第一导体层1071，另一端对应为第二导体层1072。
S6、待所述栅极绝缘层105蚀刻和所述导体化处理完成后，剥离所述光阻层111。
如图9所示，在步骤S6完成后，即栅极绝缘层105蚀刻和对有源层104的导体化处理完成后，将设置在栅极层106上表面的光阻层111剥离去除。
进一步地，如图10所示，本发明另一实施例中薄膜晶体管基板的制作方法还包括如下步骤：
S7、在所述栅极层106上形成层间绝缘层108。
如图11所示，层间绝缘层108形成于栅极层106上。层间绝缘层108覆盖栅极层106的上表面、栅极绝缘层105上表面未被栅极层106覆盖的部分、导体层107的上表面以及缓冲层3上表面未被覆盖的部分。在本实施例中，层间绝缘层108的材料为氧化硅和氮化硅的一种或两种的结合，层间绝缘层108的厚度为2000至10000埃。
S8、对所述层间绝缘层108和所述缓冲层103开洞以形成过孔112。
如图12所示，通过黄光工艺对层间绝缘层108和缓冲层103开洞，以形成薄膜晶体管基板的过孔112。过孔112包括第一过孔1121、第二过孔1122和第三过孔1123。第一过孔1121用于容纳漏极金属层1091，第二过孔1122和第三过孔1123用于容纳源极金属层1092。第一过孔1121和第二过孔1122形成于导体层107上，第一过孔1121贯穿层间绝缘层108连接至第一导体层1071的上表面，第二过孔1122贯穿层间绝缘层108连接至第二导体层1072的上表面，第三过孔1123形成于遮光层102上，第三过孔1123从上到下依次贯穿层间绝缘层108和缓冲层103连接至遮光层102的上表面。
S9、在所述过孔112内形成源漏极金属层109。
如图13所示，在过孔112内沉积源漏极金属层109。优选地，在本实施例中，源漏极金属层109的材料为钼(Mo)、铝(Al)、铜(Cu)以及钛(Ti)中的一种或者是合金，源漏极金属层109的厚度为2000至8000埃。源漏极金属层109包括源极金属层1092和漏极金属层1091。源极金属层1092对应沉积于第二过孔1122和第三过孔1123内，其两个底端分别与导体层107和遮光层102的上表面相接，源极金属层1092的顶端溢出第二过孔1122和第三过孔1123，并形成于层间绝缘层108的上表面。漏极金属层1091对应沉积于第一过孔1121内，其底端与导体层107的上表面相接。漏极金属层1091的顶端溢出第一过孔1121，并形成于层间绝缘层108的上表面。
S10、在所述源漏极金属层109上形成钝化层110。
如图14所示，在层间绝缘层108的上表面沉积钝化层110，钝化层110覆盖层间绝缘层108的上表面以及源漏极金属层109的上表面。在本实施例中，钝化层110的材料为氧化硅和氮化硅的一种或两种的结合，或者是多层结构薄膜，钝化层110的厚度为1000至5000埃。至此，薄膜晶体管基板制作完成。
本发明的优点在于，提供了一种薄膜晶体管基板及其制作方法，栅极绝缘层通过采用双层结构，一层为氧化硅层，另一层为氮化硅层。其中，氧化硅层形成于有源层上，氮化硅层形成于氧化硅层上。氮化硅中的氢离子会扩散到有源层中，阻碍了缺陷态对电子的俘获，减少偏压应力对薄膜晶体管基板特性的影响，提高薄膜晶体管基板的可靠性。除此之外，氮化硅的介电常数较高，可以提高薄膜晶体管基板的场效应迁移率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种薄膜晶体管基板，其特征在于，包括：
基板；
遮光层，形成于所述基板上；
缓冲层，形成于所述遮光层上；
有源层，形成于所述缓冲层上；以及
栅极绝缘层，形成于所述有源层上，所述栅极绝缘层具有层叠结构，所述层叠结构包括第一绝缘层和第二绝缘层，所述第一绝缘层的厚度不小于所述第二绝缘层，所述第二绝缘层形成于所述第一绝缘层上。
2.根据权利要求1所述的薄膜晶体管基板，其特征在于，还包括：
栅极层，形成于所述栅极绝缘层上；
导体层，包括第一导体层和第二导体层，分别形成于所述有源层的两端；
层间绝缘层，形成于所述栅极层上；
过孔，形成于所述层间绝缘层和所述缓冲层内；
源漏极金属层，形成于所述过孔内；以及
钝化层，形成于所述源漏极金属层上。
3.根据权利要求2所述的薄膜晶体管基板，其特征在于，
所述过孔包括第一过孔、第二过孔和第三过孔；
所述第一过孔贯穿所述层间绝缘层连接至所述第一导体层；
所述第二过孔贯穿所述层间绝缘层连接至所述第二导体层；以及
所述第三过孔依次贯穿所述层间绝缘层和所述缓冲层连接至所述遮光层。
4.根据权利要求3所述的薄膜晶体管基板，其特征在于，
所述源漏极金属层包括源极金属层和漏极金属层；
所述源极金属层形成于所述第二过孔和所述第三过孔内；以及
所述漏极金属层形成于所述第一过孔内。
5.一种薄膜晶体管基板的制作方法，其特征在于，包括如下步骤：
S1、提供一基板，在所述基板上依次形成遮光层、缓冲层和有源层；
S2、在所述有源层上形成栅极绝缘层，所述栅极绝缘层具有层叠结构，所述层叠结构包括所述第一绝缘层和第二绝缘层，所述第一绝缘层的厚度不小于所述第二绝缘层，所述第二绝缘层形成于所述第一绝缘层上；
S3、在所述栅极绝缘层上依次形成金属层和光阻层；
S4、以所述光阻层为遮挡对所述金属层进行蚀刻，得到栅极层，并去除所述金属层中未被所述光阻层遮挡的部分；
S5、以所述栅极层为自对准对所述栅极绝缘层进行蚀刻，同时进行导体化处理，没有被所述栅极绝缘层遮挡的所述有源层形成导体层；
S6、待所述栅极绝缘层蚀刻和所述导体化处理完成后，剥离所述光阻层。
6.根据权利要求5所述的薄膜晶体管基板的制作方法，其特征在于，还包括如下步骤：
S7、在所述栅极层上形成层间绝缘层；
S8、对所述层间绝缘层和所述缓冲层开洞以形成过孔；
S9、在所述过孔内形成源漏极金属层；
S10、在所述源漏极金属层上形成钝化层。
7.根据权利要求6所述的薄膜晶体管基板的制作方法，其特征在于，
所述过孔通过黄光工艺形成；
所述过孔包括第一过孔、第二过孔和第三过孔；
所述第一过孔贯穿所述层间绝缘层连接至所述第一导体层；
所述第二过孔贯穿所述层间绝缘层连接至所述第二导体层；以及
所述第三过孔依次贯穿所述层间绝缘层和所述缓冲层连接至所述遮光层。
8.根据权利要求7所述的薄膜晶体管基板的制作方法，其特征在于，
所述源漏极金属层包括源极金属层和漏极金属层；
所述源极金属层形成于所述第二过孔和所述第三过孔内；以及
所述漏极金属层形成于所述第一过孔内。
9.根据权利要求6所述的薄膜晶体管基板的制作方法，其特征在于，
所述遮光层、所述栅极层和所述源漏极金属层的材料相同，为钼、铝、铜以及钛中的一种或多种的结合；
所述遮光层的厚度为500至2000埃；
所述栅极层和所述源漏极金属层的厚度相同，为2000至8000埃；以及
所述有源层的材料为金属氧化物半导体材料，其厚度为100至1000埃。
10.根据权利要求6所述的薄膜晶体管基板的制作方法，其特征在于，
所述缓冲层、所述层间绝缘层的和所述钝化层的材料相同，为氧化硅和氮化硅的一种或两种的结合；
所述层间绝缘层的厚度为2000至10000埃；以及
所述缓冲层和所述钝化层的厚度相同，为1000至5000埃。
CN201910654433.1A 2019-07-19 2019-07-19 薄膜晶体管基板及其制作方法 Pending CN110416313A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910654433.1A CN110416313A (zh) 2019-07-19 2019-07-19 薄膜晶体管基板及其制作方法
US16/619,736 US11239331B2 (en) 2019-07-19 2019-10-24 Thin film transistor substrate and method of fabricating same
PCT/CN2019/113014 WO2021012435A1 (zh) 2019-07-19 2019-10-24 薄膜晶体管基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910654433.1A CN110416313A (zh) 2019-07-19 2019-07-19 薄膜晶体管基板及其制作方法

Publications (1)

Publication Number Publication Date
CN110416313A true CN110416313A (zh) 2019-11-05

Family

ID=68362086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910654433.1A Pending CN110416313A (zh) 2019-07-19 2019-07-19 薄膜晶体管基板及其制作方法

Country Status (3)

Country Link
US (1) US11239331B2 (zh)
CN (1) CN110416313A (zh)
WO (1) WO2021012435A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599869A (zh) * 2020-05-27 2020-08-28 Tcl华星光电技术有限公司 薄膜晶体管和薄膜晶体管制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627927A (zh) * 2020-05-19 2020-09-04 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288122A (ja) * 2006-03-22 2007-11-01 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
CN104900531A (zh) * 2015-06-08 2015-09-09 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置
US20190074383A1 (en) * 2017-09-04 2019-03-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor structure and driving circuit of amoled

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011161714A1 (ja) * 2010-06-21 2011-12-29 パナソニック株式会社 シリコン薄膜の結晶化方法およびシリコンｔｆｔ装置の製造方法
JP6152729B2 (ja) * 2013-03-26 2017-06-28 ソニー株式会社 撮像装置および撮像表示システム
CN105845693A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
CN107689345B (zh) * 2017-10-09 2020-04-28 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled面板及其制作方法
CN107680993B (zh) * 2017-10-23 2019-12-24 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
CN107946367B (zh) * 2017-11-20 2021-04-27 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法及薄膜晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288122A (ja) * 2006-03-22 2007-11-01 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
CN104900531A (zh) * 2015-06-08 2015-09-09 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置
US20190074383A1 (en) * 2017-09-04 2019-03-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor structure and driving circuit of amoled

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599869A (zh) * 2020-05-27 2020-08-28 Tcl华星光电技术有限公司 薄膜晶体管和薄膜晶体管制备方法

Also Published As

Publication number Publication date
US20210336018A1 (en) 2021-10-28
US11239331B2 (en) 2022-02-01
WO2021012435A1 (zh) 2021-01-28

Similar Documents

Publication Publication Date Title
CN100424576C (zh) 有源矩阵显示装置及其制造方法
US7652294B2 (en) Semiconductor device and manufacturing method thereof
US7816693B2 (en) Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
US7304711B2 (en) Liquid crystal display and method of manufacturing the same
US9741752B1 (en) Method for manufacturing TFT substrate
CN102053435A (zh) 液晶显示设备及其制造方法
CN103730475B (zh) 一种阵列基板及其制造方法、显示装置
US20210057516A1 (en) Display panel having pad disposed on bottom surface of substrate and manufacturing method thereof
TW200419238A (en) Liquid crystal display of horizontal electronic field applying type and fabricating method thereof
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN102148196A (zh) Tft-lcd阵列基板及其制造方法
CN110416313A (zh) 薄膜晶体管基板及其制作方法
WO2015096371A1 (zh) 一种电极引出结构、阵列基板以及显示装置
US9716118B2 (en) Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same
KR102314509B1 (ko) Tft 기판의 제조 방법 및 tft 기판
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
CN112490254B (zh) 一种阵列基板、显示面板及其制备方法
CN105679714A (zh) 阵列基板及其制作方法
CN105070684A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN104090401A (zh) 阵列基板及其制备方法、显示装置
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN105789120A (zh) Tft基板的制作方法及tft基板
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191105