CN110416089B - 一种ldmos的制备方法 - Google Patents
一种ldmos的制备方法 Download PDFInfo
- Publication number
- CN110416089B CN110416089B CN201910698764.5A CN201910698764A CN110416089B CN 110416089 B CN110416089 B CN 110416089B CN 201910698764 A CN201910698764 A CN 201910698764A CN 110416089 B CN110416089 B CN 110416089B
- Authority
- CN
- China
- Prior art keywords
- film
- substrate
- field oxide
- oxide layer
- ldmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title abstract description 7
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 5
- 150000004706 metal oxides Chemical class 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 88
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 56
- 239000001301 oxygen Substances 0.000 claims abstract description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 150000004767 nitrides Chemical class 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 130
- 230000003647 oxidation Effects 0.000 claims description 34
- 238000007254 oxidation reaction Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 241000293849 Cordylanthus Species 0.000 abstract description 30
- 230000001105 regulatory effect Effects 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
本发明公开了一种LDMOS的制备方法，包括：提供一衬底，在衬底上依次形成第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜；刻蚀氮化物薄膜、第一多晶硅薄膜、第一氧化薄膜和衬底，以在衬底中形成开口；以及在开口内生长场氧，并形成鸟嘴结构。本发明在低热预算制作工艺下，具有灵活调控其场氧厚度的优点，实现提高LDMOS兼容性的目的。
Description
技术领域
本发明涉及半导体制备工艺，尤其是涉及一种LDMOS的制备方法。
背景技术
随着LDMOS(横向扩散金属氧化物半导体)在集成电路中的应用越来越广泛，对于LDMOS的性能要求越来越高。
现有的LDMOS的场氧(locos)厚度完全由氧化时间控制，当所需场氧厚度较厚时，就需要延长对所述LDMOS的热氧化时间，而长时间对所述LDMOS的衬底进行热氧化处理，容易引入缺陷，并影响与其他器件的集成。
发明内容
本发明的目的在于提供一种LDMOS的制备方法，用以解决现有技术中，所述场氧厚度受热氧化工艺的限制，不能灵活调控其场氧厚度的问题。
为了解决上述问题，本发明通过以下技术方案实现：
一种LDMOS的制备方法，包括：
提供一衬底，在所述衬底上依次形成第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜；
刻蚀所述氮化物薄膜、所述第一多晶硅薄膜、所述第一氧化薄膜和所述衬底，以在所述衬底中形成开口；以及
在所述开口内生长场氧，并形成鸟嘴结构。
进一步的，所述刻蚀所述氮化物薄膜、所述第一多晶硅薄膜、所述第一氧化薄膜和所述衬底，包括：采用光刻工艺在所述衬底上定义出形成场氧的区域，并刻蚀该区域，在该区域上形成所述开口。
进一步的，所述在所述开口内生长场氧，并形成鸟嘴结构，包括：对所述衬底进行热氧化处理，以在所述开口内形成第一场氧层；在所述开口内形成第二场氧层，所述第二场氧层位于所述第一场氧层上，且完全填充所述开口，所述第一场氧层和所述第二场氧层构成所述场氧。
进一步的，所述在所述开口内形成第二场氧层，包括：采用化学气相沉积工艺在所述衬底的全局表面上形成第二场氧薄膜，所述第二场氧薄膜完全填充所述开口，并对所述衬底进行化学机械研磨处理，将位于所述氮化物薄膜上的第二场氧薄膜去除，形成所述第二场氧层。
进一步的，所述LDMOS的制备方法还包括：去除所述第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜，暴露出所述衬底的部分表面，以及所述场氧的部分表面；生长栅氧层和第二多晶硅薄膜，刻蚀所述第二多晶硅薄膜，形成栅极结构。
进一步的，所述LDMOS的制备方法还包括：以所述栅极结构和所述场氧为掩膜，对所述衬底进行离子注入，在所述衬底内形成源极结构和漏极结构。
优选地，所述第一场氧层厚度范围为100埃-1000埃。
优选地，所述第二场氧层厚度由所述第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜的厚度决定。
优选地，所述第一场氧层的材料为二氧化硅，所述第二场氧层的材料为二氧化硅。
优选地，所述氮化物薄膜的材料为氮化硅。
本发明与现有技术相比，具有以下优点：
本发明所提供的LDMOS的制备方法，包括：提供一衬底，在所述衬底上依次形成第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜；刻蚀所述氮化物薄膜、所述第一多晶硅薄膜、所述第一氧化薄膜和所述衬底，以在所述衬底中形成开口；以及在所述开口内生长场氧，并形成鸟嘴结构。具体的，对所述衬底进行热氧化处理，以在所述开口内形成第一场氧层；在所述开口内形成第二场氧层，所述第二场氧层位于所述第一场氧层上，且完全填充所述开口，所述第一场氧层和所述第二场氧层构成所述场氧。所述第一场氧层的厚度由所述开口的深度或刻蚀深度与第一氧化薄膜的厚度决定；所述第二场氧层由第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜的厚度决定；由此可知，采用本发明所述的制备方法可以实现灵活调控所述场氧厚度的目的，即通过增加或减少所述第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜的厚度，即可实现增加或减少所述场氧厚度，且实现增加所述场氧厚度时，不需要增加热氧化时间，即热影响小(只在开口底部高温热氧化形成较薄的第一场氧层，而第二场氧层沉积所需的温度较低)，不易产生缺陷，易于与其他工艺集成，且此方法场氧物理厚度可控，氧化硅与衬底界面处的氧化硅为热生长形成，氧化硅质量好。即本发明可以在低热预算制作工艺下，具有灵活调控其场氧厚度的优点，实现提高LDMOS兼容性的目的。
另外，本发明中的所述鸟嘴结构(鸟嘴延伸的场氧)通过采用热氧化工艺氧化所述多晶硅薄膜时形成，其延伸的长度由氧化时间与多晶硅薄膜的厚度决定，且在开口处高温热氧化所述多晶硅薄膜所形成的鸟嘴结构，由于多晶硅比单晶硅(衬底的材料一般为单晶硅)更易氧化，因此在鸟嘴结构更易向两侧延伸，因此容易实现增加所述鸟嘴结构的长度以增加所述LDMOS缓解场氧边缘的电场的能力，即提高其击穿电压。
附图说明
图1为本发明一实施例提供的一种LDMOS的制备方法的流程图；
图2a～图2f为本发明一实施例提供LDMOS的制备方法的各步骤对应的器件结构剖面示意图。
具体实施方式
承如背景技术所述，现有技术中的LDMOS的场氧的厚度完全由氧化时间控制，当所需场氧厚度较厚时，就需要延长对所述LDMOS的热氧化时间，而长时间对所述LDMOS的衬底进行热氧化处理，容易引入缺陷，并影响与其他器件的集成。即所述场氧厚度受热氧化工艺的限制，不能灵活调控其场氧厚度。研究发现，现有LDMOS中的场氧的制备方法包括：提供一衬底，在所述衬底上依次形成衬垫(PAD)氧化硅层和衬垫氮化硅层；刻蚀所述衬垫氧化硅层、衬垫氮化硅层和衬底，在所述衬底中形成用于形成场氧的开口，所述开口贯穿所述衬垫氧化硅层和衬垫氮化硅层；是对所述衬底进行热氧化处理，以在所述开口内形成具有“鸟嘴”结构的LOCOS场氧；具有“鸟嘴”结构的场氧能够很好的缓解场氧边缘的电场。
通常来说，降低LDMOS的导通阻抗的方法就是在不断提高漂移区浓度的同时，通过各种降低表面电场理论，使其能够完全耗尽，从而获得低导通阻抗，并维持很高的击穿电压。在上述场氧制备工艺中，为了提高所述LDMOS的击穿电压，就需要增加所述场氧的厚度以及延长所述“鸟嘴”结构的长度，但由于单晶硅衬底热氧化速率较慢，因此为了形成长度比较长的“鸟嘴”结构和厚度较厚的场氧，需要增加所述热氧化工艺的时间，而由于热氧化工艺的温度比较高，因此长时间对所述衬底进行热氧化处理，就会导致所述衬底的表面应力增加，破坏在所述衬底上形成的其他器件的结构，对其他器件引入不可修复的缺陷，由此，影响了与其他器件的集成，所述其他器件例如为CMOS器件。
基于上述研究，本实施例提供了一种LDMOS的制备方法，包括：提供一衬底，在所述衬底上依次形成第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜；刻蚀所述氮化物薄膜、所述第一多晶硅薄膜、所述第一氧化薄膜和所述衬底，以在所述衬底中形成开口；以及在所述开口内生长场氧，并形成鸟嘴结构。具体的，对所述衬底进行热氧化处理，以在所述开口内形成第一场氧层；在所述开口内形成第二场氧层，所述第二场氧层位于所述第一场氧层上，且完全填充所述开口，所述第一场氧层和所述第二场氧层构成所述场氧。所述第一场氧层的厚度由所述开口的深度或刻蚀深度与第一氧化薄膜的厚度决定；所述第二场氧层由第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜的厚度决定；由此可知，采用本发明所述的制备方法可以实现灵活调控所述场氧厚度的目的，即通过增加或减少所述第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜的厚度，即可实现增加或减少所述场氧厚度，且实现增加所述场氧厚度时，不需要增加热氧化时间，即热影响小(只在开口底部高温热氧化形成较薄的第一场氧层，而第二场氧层沉积所需的温度较低)，不易产生缺陷，易于与其他工艺集成，且此方法场氧物理厚度可控，氧化硅与衬底界面处的氧化硅为热生长形成，氧化硅质量好。
另外，本发明中的所述鸟嘴结构(鸟嘴延伸的场氧)通过采用热氧化工艺氧化所述多晶硅薄膜时形成，其延伸的长度由氧化时间与多晶硅薄膜的厚度决定，且在开口处高温热氧化所述多晶硅薄膜所形成的鸟嘴结构，由于多晶硅比单晶硅(衬底的材料一般为单晶硅)更易氧化，因此在鸟嘴结构更易向两侧延伸，因此容易实现增加所述鸟嘴结构的长度以增加所述LDMOS缓解场氧边缘的电场的能力，即提高其击穿电压。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为了清楚，不描述实际一实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际一实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关***或有关商业的限制，由一个一实施例改变为另一个一实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明一实施例的目的。
如图1所示，本实施例提供一种LDMOS的制备方法，包括：
步骤S1、提供一衬底，在所述衬底上依次形成第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜。
步骤S2、刻蚀所述氮化物薄膜、所述第一多晶硅薄膜、所述第一氧化薄膜和所述衬底，以在所述衬底中形成开口。
步骤S3、在所述开口内生长第一场氧层，并形成鸟嘴结构。
步骤S4、在所述开口内形成第二场氧层，所述第二场氧层完全填充所述开口，所述第一场氧层和所述第二场氧层构成场氧。
步骤S5、去除所述第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜，暴露出所述衬底的部分表面，以及所述场氧的部分表面。
步骤S6、生长栅氧层和第二多晶硅薄膜，刻蚀所述第二多晶硅薄膜，形成栅极结构。
具体的，请参阅图2a～2f，其中图2a～图2f示出了本实施例提供LDMOS的制备方法的各步骤对应的器件结构剖面示意图。
参见图2a所示，提供一衬底100，在所述衬底100上依次形成第一氧化薄膜200、第一多晶硅薄膜300和氮化物薄膜400；
在本实施例中，所述衬底100的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。在其他实施例中，所述衬底100可以包括取决于存储器的设计要求的各种掺杂区域。所述衬底100中可以包括隔离结构(例如浅沟槽隔离，STI)以隔离各区域和/或在所述衬底100上形成的半导体器件。本实施例中的衬底是硅衬底，进一步的，其可以是未掺杂的或者轻度N或P型掺杂的单晶硅衬底。所述第一氧化薄膜200可以是衬垫氧化硅层。所述氮化物薄膜400可以是衬垫氮化硅层。
如图2b所示，刻蚀所述氮化物薄膜400、所述第一多晶硅薄膜300、所述第一氧化薄膜200和所述衬底100，以在所述衬底100中形成开口500。
具体的，首先采用光刻工艺在所述衬底100上定义出用于形成场氧(locos)的区域，并刻蚀该区域，在该区域上形成所述开口500。所述开口500形成于所述衬底100中，并贯穿所述氮化物薄膜400、所述第一多晶硅薄膜300和所述第一氧化薄膜200。
如图2c所示，在所述开口500内生长第一场氧层210，并形成鸟嘴结构(图中未标号)。
如图2d所示，在所述开口500内形成第二场氧层220，所述第二场氧层220完全填充所述开口500，所述第一场氧层210和所述第二场氧层220构成场氧(图中未标号)。
具体的，对所述衬底100进行热氧化处理，以在所述开口500内形成第一场氧层210；在所述开口500内形成第二场氧层220，所述第二场氧层220位于所述第一场氧层210上，且完全填充所述开口500，所述第一场氧层210和所述第二场氧层220构成所述场氧。
采用化学气相沉积工艺在所述衬底100的全局表面上形成第二场氧薄膜(图中未示出)，所述第二场氧薄膜(图中未示出)完全填充所述开口500，并对所述衬底100进行化学机械研磨处理，将位于所述氮化物薄膜400上的第二场氧薄膜(图中未示出)去除，形成表面平整的所述第二场氧层220。
如图2e所示，去除所述第一氧化薄膜200、第一多晶硅薄膜300和氮化物薄膜400，暴露出所述衬底100的部分表面，以及所述场氧的部分表面。
具体的，可以采用干法和/或湿法工艺去除所述第一氧化薄膜200、第一多晶硅薄膜300和氮化物薄膜400。
如图2f所示，生长栅氧层230和第二多晶硅薄膜(图中未示出)，刻蚀所述第二多晶硅薄膜(图中未示出)，形成栅极结构310。具体的，可以在所述衬底100全局表面上依次形成栅氧层230和第二多晶硅薄膜，采用光刻工艺定义出形成所述栅极结构310的位置，并对所述第二多晶硅薄膜进行刻蚀，以形成所述栅极结构310，所述栅极结构310部分位于形成于所述衬底100上的栅氧层230上并延伸至所述部分场氧上。
在本实施例中，优选地，所述第一场氧层厚度范围为100埃-1000埃。所述第二场氧层220厚度由所述第一氧化薄膜200、第一多晶硅薄膜300和氮化物薄膜400的厚度决定。所述第一场氧层210的材料为二氧化硅，所述第二场氧层220的材料为二氧化硅。所述氮化物薄膜400的材料为氮化硅。
形成所述栅极结构310后，还可以以所述栅极结构310和所述场氧为掩膜，对所述衬底100进行离子注入，在所述衬底100内形成源极结构(图中未示出)和漏极结构(图中未示出)。在所述场氧下方的衬底100内形成有漂移区，所述漂移区可以为N型漂移区和P型漂移区；在所述漂移区两侧还可以形成N阱和P阱，所述源漏极结构可以分别对应形成于所述N阱和P阱内。
综上所述，本发明所提供的LDMOS的制备方法，包括：提供一衬底，在所述衬底上依次形成第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜；刻蚀所述氮化物薄膜、所述第一多晶硅薄膜、所述第一氧化薄膜和所述衬底，以在所述衬底中形成开口；以及在所述开口内生长场氧，并形成鸟嘴结构。具体的，对所述衬底进行热氧化处理，以在所述开口内形成第一场氧层；在所述开口内形成第二场氧层，所述第二场氧层位于所述第一场氧层上，且完全填充所述开口，所述第一场氧层和所述第二场氧层构成所述场氧。所述第一场氧层的厚度由所述开口的深度或刻蚀深度与第一氧化薄膜的厚度决定；所述第二场氧层由第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜的厚度决定；由此可知，采用本发明所述的制备方法可以实现灵活调控所述场氧厚度的目的，即通过增加或减少所述第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜的厚度，即可实现增加或减少所述场氧厚度，且实现增加所述场氧厚度时，不需要增加热氧化时间，即热影响小(只在开口底部高温热氧化形成较薄的第一场氧层，而第二场氧层沉积所需的温度较低)，不易产生缺陷，易于与其他工艺集成，且此方法场氧物理厚度可控，氧化硅与衬底界面处的氧化硅为热生长形成，氧化硅质量好。
另外，本发明中的所述鸟嘴结构(鸟嘴延伸的场氧)通过采用热氧化工艺氧化所述多晶硅薄膜时形成，其延伸的长度由氧化时间与多晶硅薄膜的厚度决定，且在开口处高温热氧化所述多晶硅薄膜所形成的鸟嘴结构，由于多晶硅比单晶硅(衬底的材料一般为单晶硅)更易氧化，因此在鸟嘴结构更易向两侧延伸，因此容易实现增加所述鸟嘴结构的长度以增加所述LDMOS缓解场氧边缘的电场的能力，即提高其击穿电压。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (7)
1.一种LDMOS的制备方法，其特征在于，包括：
提供一衬底，在所述衬底上依次形成第一氧化薄膜、第一多晶硅薄膜和氮化物薄膜；
刻蚀所述氮化物薄膜、所述第一多晶硅薄膜、所述第一氧化薄膜和所述衬底，以在所述衬底中形成开口；
对所述衬底和所述第一多晶硅薄膜进行热氧化处理，以在所述开口内形成第一场氧层，其中，所述第一场氧层的厚度由所述开口的深度与所述第一氧化薄膜的厚度决定；
在所述开口内填充第二场氧层，所述第一场氧层和所述第二场氧层构成场氧，其中，所述第二场氧层的厚度由所述第一氧化薄膜、所述第一多晶硅薄膜和所述氮化物薄膜的厚度决定；
去除所述第一氧化薄膜、所述第一多晶硅薄膜和所述氮化物薄膜，暴露出所述衬底的部分表面及所述场氧的部分表面；以及，
生长栅氧层和第二多晶硅薄膜，刻蚀所述第二多晶硅薄膜，形成栅极结构，部分所述栅极结构形成于所述衬底上的栅氧层上并延伸至部分所述场氧上。
2.如权利要求1所述的LDMOS的制备方法，其特征在于，所述刻蚀所述氮化物薄膜、所述第一多晶硅薄膜、所述第一氧化薄膜和所述衬底，包括：采用光刻工艺在所述衬底上定义出形成场氧的区域，并刻蚀该区域，在该区域上形成所述开口。
3.如权利要求2所述的LDMOS的制备方法，其特征在于，所述在所述开口内形成第二场氧层，包括：采用化学气相沉积工艺在所述衬底的全局表面上形成第二场氧薄膜，所述第二场氧薄膜完全填充所述开口，并对所述衬底进行化学机械研磨处理，将位于所述氮化物薄膜上的第二场氧薄膜去除，形成所述第二场氧层。
4.如权利要求3所述的LDMOS的制备方法，其特征在于，还包括：以所述栅极结构和所述场氧为掩膜，对所述衬底进行离子注入，在所述衬底内形成源极结构和漏极结构。
5.如权利要求4所述的LDMOS的制备方法，其特征在于，所述第一场氧层厚度范围为100埃-1000埃。
6.如权利要求5所述的LDMOS的制备方法，其特征在于，所述第一场氧层的材料为二氧化硅，所述第二场氧层的材料为二氧化硅。
7.如权利要求6所述的LDMOS的制备方法，其特征在于，所述氮化物薄膜的材料为氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910698764.5A CN110416089B (zh) | 2019-07-31 | 2019-07-31 | 一种ldmos的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910698764.5A CN110416089B (zh) | 2019-07-31 | 2019-07-31 | 一种ldmos的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110416089A CN110416089A (zh) | 2019-11-05 |
| CN110416089B true CN110416089B (zh) | 2023-02-03 |
Family
ID=68364448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910698764.5A Active CN110416089B (zh) | 2019-07-31 | 2019-07-31 | 一种ldmos的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110416089B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232119A (ja) * | 1992-12-10 | 1994-08-19 | Matsushita Electric Ind Co Ltd | 素子分離の形成方法 |
| JP3422593B2 (ja) * | 1995-04-07 | 2003-06-30 | 三菱電機株式会社 | 半導体装置の製造方法 |
| KR0176153B1 (ko) * | 1995-05-30 | 1999-04-15 | 김광호 | 반도체 장치의 소자분리막 및 그 형성방법 |
| US6232646B1 (en) * | 1998-05-20 | 2001-05-15 | Advanced Micro Devices, Inc. | Shallow trench isolation filled with thermal oxide |
| CN107527857B (zh) * | 2016-06-22 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN105914179A (zh) * | 2016-06-24 | 2016-08-31 | 上海华虹宏力半导体制造有限公司 | Ldmos sti结构及工艺方法 |
| CN108511346B (zh) * | 2018-03-05 | 2021-01-22 | 上海华虹宏力半导体制造有限公司 | Ldmos器件的制造方法 |
-
2019
- 2019-07-31 CN CN201910698764.5A patent/CN110416089B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110416089A (zh) | 2019-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8828851B2 (en) | Method to enable the formation of silicon germanium channel of FDSOI devices for PFET threshold voltage engineering | |
| US6878606B2 (en) | Fabrication method and device structure of shallow trench insulation for silicon wafer containing silicon-germanium | |
| JP3604818B2 (ja) | 半導体装置の製造方法 | |
| TW201334184A (zh) | 半導體元件與其形成方法及ｐ型金氧半電晶體 | |
| JP2007258715A (ja) | ゲルマニウムを含むチャネルを有するトランジスタを作る方法 | |
| US6724049B2 (en) | SOI semiconductor device with insulating film having different properties relative to the buried insulating film | |
| US20120273889A1 (en) | Shallow trench isolation for soi structures combining sidewall spacer and bottom liner | |
| JP2018515939A (ja) | 横方向拡散金属酸化物半導体電界効果トランジスタ及びその製造方法 | |
| KR20040074836A (ko) | 포켓영역을 구비하는 모스 전계효과 트랜지스터의 제조방법 | |
| JP2010171144A (ja) | 半導体装置 | |
| US7553713B2 (en) | Method of manufacturing semiconductor substrates and semiconductor devices | |
| US7354814B2 (en) | Semiconductor process with first transistor types oriented in a first plane and second transistor types oriented in a second plane | |
| CN110416089B (zh) | 一种ldmos的制备方法 | |
| JP2005332993A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7135379B2 (en) | Isolation trench perimeter implant for threshold voltage control | |
| US8017476B2 (en) | Method for manufacturing a junction field effect transistor having a double gate | |
| JP2021153163A (ja) | 半導体装置の製造方法、および半導体装置 | |
| JP4592193B2 (ja) | 半導体装置の製造方法 | |
| JP2007123519A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2016004952A (ja) | 半導体装置の製造方法 | |
| JP4532857B2 (ja) | シャロートレンチ分離構造を有する半導体装置の製造方法 | |
| US20090230438A1 (en) | Selective nitridation of trench isolation sidewall | |
| CN108987332B (zh) | 未平面化的浅沟槽隔离形成 | |
| US6284608B1 (en) | Method for making accumulation mode N-channel SOI | |
| JPH1092922A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |