CN110411577B - Spad探测器阵列的异步读出电路及其异步读出方法 - Google Patents

Abstract

本发明公开了SPAD探测器阵列的异步读出电路及其异步读出方法。现有的异步方式优先机制不够完善，无法缓解到达时间相近的光子的读出冲突，因此会造成部分有效光子的遗漏。本发明SPAD探测器阵列的异步读出电路，包括计数触发或门、外部计数器、外部比较模块、控制器和m个像素内部模块。像素内部模块包括TDC电路、淬灭电路、stay触发器和比较计数器。比较计数器包括第1反馈电路、第2反馈电路、……、第n‑1反馈电路、一个前置电路和n个计数单元。本发明根据阵列的输出顺序匹配相应的地址值，减少了冗余信息的输出，从而提高输出效率，同时解决了像素的输出冲突问题，避免了有效像素信息的遗漏。

Description

SPAD探测器阵列的异步读出电路及其异步读出方法

技术领域

本发明属于图像传感器读出电路技术领域，具体涉及一种SPAD探测器阵列的异步读出电路结构及其异步读出方法。

背景技术

随着科学技术的发展和器件工艺的进步，光电成像技术在人们日常生活中的不同领域得到了广泛的应用。近年来，单光子雪崩二极管(SPAD)探测器凭借自身灵敏度高、集成性强、检测速度快、功耗低、能够检测极其微弱的光信号等优点吸引了世界各国科研人员的注意，并且快速地占领了光电探测领域的一席之地，广泛应用于生物研究、荧光寿命测量、激光成像雷达等领域。配合SPAD探测器阵列设计而成的读出电路，能够记录并输出应用中各像素光子被探测到的时间，进而完成成像，对探测器的性能至关重要。

读出电路(ROIC)可分为模拟和数字两个大类，由于数字式ROIC具有更好的噪声抑制、探测灵敏度、便于集成等优点，因此成为的主流的应用方式。而数字式ROIC又可以分为同步方式和异步方式，同步方式中，读出电路需要等待阵列所有像素探测结束才能对阵列进行统一操作，按照行列顺序逐一输出，导致阵列死时间较久，同时，由于弱光环境下，阵列并非每个像素都接收到光子，阵列全部输出会导致输出数据中存在大量冗余信息，造成输出速率的减慢。异步方式中，阵列中各像素均可独立工作，允许不同像素光子探测和读出同时进行，有效提高了光子的探测效率，减少了输出带宽的要求。但是由于现有的异步方式优先机制不够完善，无法缓解到达时间相近的光子的读出冲突，因此会造成部分有效光子的遗漏。

发明内容

本发明的目的在于提供一种SPAD探测器阵列的异步读出电路结构及其异步读出方法。

本发明SPAD探测器阵列的异步读出电路，包括计数触发或门、外部计数器、外部比较模块、控制器和m个像素内部模块，m为SPAD探测器阵列的像素个数。所述的SPAD探测器阵列的m个像素呈a行b列排布。外部比较模块为m个像素内部模块分别提供输出使能信号EN。

所述的像素内部模块包括TDC电路、淬灭电路、stay触发器和比较计数器。淬灭电路的输入引脚与对应像素内单光子雪崩二极管的输出引脚连接。TDC电路的输入引脚与淬灭电路的输出引脚连接。TDC电路的输出使能引脚与该像素内部模块对应的输出使能信号EN连接。

所述计数触发或门的m个输入端与m个像素内部模块中淬灭电路的输出引脚分别连接。外部计数器的计数使能端与计数触发或门的输出端连接。外部计数器具有n位输出。

所述的控制器具有c个行信号输入接口和d个列信号输入接口，2^c≥a+1，2^d≥b+1。SPAD探测器阵列的第p行像素内d个TDC电路输出端均与第p个行信号接法组合内的各行信号输入接口连接。第p个行信号接法组合中包括1或2或……或c个行信号输入接口。与a行像素连接的a个行信号接法组合互不完全相同；p＝1,2,……,a。

所述SPAD探测器阵列的第q列像素内c个TDC电路输出端均与第q个列信号接法组合内的各列信号输入接口连接。第q个列信号接法组合中包括1或2或……或d个列信号输入接口。与b列像素连接的b个行信号接法组合互不完全相同，q＝1,2,……,b。

所述的stay触发器包括置位D触发器和置位与门。置位与门的第一个输入端接该像素内部模块对应的输出使能信号EN的逆信号，第二个输入端接对应淬灭电路的输出引脚。置位与门的输出端接置位D触发器的SET引脚。置位D触发器的CE、D引脚均接地，RST引脚接对应像素点的输出使能信号EN，CP引脚接时钟信号CLK。置位D触发器的Q输出端为stay触发器的输出端。

所述的比较计数器包括第1反馈电路、第2反馈电路、……、第n-1反馈电路、一个前置电路和n个计数单元。

所述的前置电路包括C_T信号D触发器、一个前置与门、一个前置或门、第一数据选择器和第二数据选择器。前置或门的第一输入端与计数触发或门的输出端通过反相器连接，第二输入端与对应stay触发器的输出端连接。前置与门的第一输入端与计数触发或门的输出端连接，第二输入端与对应的stay触发器的输出端通过反相器连接。前置或门、前置与门的输出端与第一数据选择器、第二数据选择器的第一个数据输入端分别连接。第一数据选择器、第二数据选择器的第二个数据输入端与高电平、地线分别连接，控制端均与对应像素点的输出使能信号EN连接，输出端与C_T信号D触发器的RST引脚、SET引脚分别连接。D触发器的CP引脚接时钟信号CLK，CE、D引脚均接地。D触发器的Q输出端作为该前置电路的输出端，即比较计数器的控制信号C_T。

所述的计数单元包括第一输入与门、第二输入与门、第三输入与门、输入或门和比较D触发器。第一输入与门、第二输入与门、第三输入与门的输出端与输入或门的三个输入端分别连接。输入或门的输出端与比较D触发器的D引脚连接。

第1个计数单元中第一输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T的逆信号、第1个计数单元的比较D触发器的Q输出端分别连接。第二输入与门的三个输入端与清零信号CR的逆信号、置数信号LD、外部计数器的d₀输出端分别连接。第三输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T、第1个计数单元的比较D触发器的Q'输出端分别连接。

第i个计数单元中第一输入与门、第二输入与门、第三输入与门的输入端连接方式如下，i＝2,3,…,n。第i个计数单元中第一输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T、第n-1反馈电路的输出端分别连接。第二输入与门的三个输入端与清零信号CR的逆信号、置数信号LD、外部计数器的d_i-1输出端分别连接。第三输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T的逆信号、第i个计数单元的比较D触发器的Q输出端分别连接。

第j反馈电路包括j+1个反馈与门和一个反馈或门，j＝1,2,…,n-1。其中，第一个反馈与门具有j+1个输入端，与第1个计数单元至第j个计数单元中比较D触发器的Q输出端、第j+1个计数单元的比较D触发器的Q'输出端Q_j′分别连接。第二个反馈与门至第j+1个反馈与门均具有两个输入端。第二个反馈与门至第j+1个反馈与门的第一个输入端均与第j+1个计数单元的比较D触发器的Q输出端Q_j连接，第二输入端与第1个计数单元至第j个计数单元中比较D触发器的Q'输出端分别连接。j+1个反馈与门的输出端与反馈或门j+1个输入端分别连接；反馈或门的输出端即为第j反馈电路的输出端。

一个比较计数器中n个比较计数单元内比较D触发器的Q输出端组合形成该比较计数器的数字信号输出接口。

所述的外部比较模块包括最小值比较器和m个比较与门。最小值比较器上设有m个数字信号输入接口和m个最小信号输出引脚。m个数字信号输入接口、m个最小信号输出引脚、m个比较与门、m个像素内部模块一一对应。最小值比较器上的每个数字信号输入接口均由n个信号输入引脚组成。最小值比较器上的m个数字信号输入接口与m个像素内部模块内比较计数器的数字信号输出接口分别连接。m个比较与门的第一个输入端与最小值比较器的m个最小信号输出引脚分别连接，第二个输入端与对应的像素内部模块内stay触发器的输出端分别连接。m个比较与门的输出端输出的信号即为m个像素的输出使能信号EN。

作为优选，所述的清零信号CR来自激光源的触发信号。所述的置数信号LD来自对应像素点的输出使能信号EN。

作为优选，最小值比较器中输入数值最小的那个数字信号输入接口对应的最小信号输出引脚输出1，其余最小信号输出接口均输出0。

作为优选，所述的最小值比较器通过FPGA进行模拟得到。

作为优选，m＝64，a＝8，b＝8。

该SPAD探测器阵列的异步读出电路的异步读出方法，包括比较计数器部分和选择输出部分。

比较计数器部分具体如下：

激光源发出激光脉冲，输入比较计数器的清零信号CR置1；各像素内部模块内的TDC电路开始计时。当SPAD探测器阵列的其中一个像素点内的单光子雪崩二极管接收到光子时，该单光子雪崩二极管发生雪崩，对应的淬灭电路输出一个高电平信号stop。淬灭电路输出的高电平信号stop使得外部计数器记录的数值增大1，对应的stay触发器的输出端置为1，输入对应的比较计数器的控制信号C_T置为0，对应比较计数器的输出接口保持不变；输入其余的m-1个比较计数器的控制信号C_T均置为1，故其余m-1个比较计数器记录的数值增大1。

选择输出部分具体如下：

步骤一、最小值比较器比较m个比较计数器记录数值的大小，最小值比较器中输入数值最小的那个数字信号输入接口对应的最小信号输出引脚输出1，使得未输出数据的m个像素内部模块中最早接收到光子的那个像素内部模块对应的输出使能信号EN置为1。

步骤二、输出使能信号EN置为1的那个像素内部模块内TDC电路向控制器输出接收到光子的时刻信号；该像素内部模块内的stay触发器输出端清零0，比较计数器的置数信号LD置1，比较计数器的记录的数值置为外部计数器的记录的数值。

本发明具有的有益效果是：

本发明引入了比较仲裁，只读出阵列中接收到光子的像素的信息，并且按照阵列上光子到达的先后顺序对命中像素的输出优先权进行分配，同时根据阵列的输出顺序匹配相应的地址值，减少了冗余信息的输出，从而提高输出效率，同时解决了像素的输出冲突问题，避免了有效像素信息的遗漏。

附图说明

图1是本发明的整体结构示意图；

图2是本发明中stay触发器的电路原理图；

图3是本发明中比较计数器的电路原理图；

图4是本发明中外部比较模块的电路原理图；

图5是本发明中控制器的c个行信号输入接口和各行像素的连接示意图；

图6是本发明中控制器的d个行信号输入接口和各列像素的连接示意图；

图7为本发明与传统异步读出电路的读取情况仿真对比图；

图8为本发明与传统异步读出电路的读出数量对比图。

具体实施方式

以下结合附图对本发明作进一步说明。

如图1所示，SPAD探测器阵列的异步读出电路，包括计数触发或门、外部计数器current、外部比较模块1、控制器2和m个像素内部模块3，m为SPAD探测器阵列的像素个数。SPAD探测器阵列的m个像素呈a行b列排布，m＝64，a＝8，b＝8。外部比较模块1为m个像素内部模块3分别提供输出使能信号EN。

像素内部模块3包括TDC电路(时间-数字转换器)、淬灭电路(AQC)、stay触发器和比较计数器。TDC电路、淬灭电路分别采用现有技术中的时间-数字转换器、淬灭电路，在此不做赘述。淬灭电路的输入引脚与对应像素内单光子雪崩二极管的输出引脚连接。TDC电路的输入引脚与淬灭电路的输出引脚连接。TDC电路用于记录单光子雪崩二极管接收到光子的时刻。TDC电路的输出使能引脚与该像素内部模块3对应的输出使能信号EN连接。

计数触发或门的m个输入端与m个像素内部模块3中淬灭电路的输出引脚分别连接。外部计数器current的计数使能端与计数触发或门的输出端连接。外部计数器current具有n位输出(分别为d₀输出端、d₁输出端、……、d_n-1输出端)，n＝5。

如图2和3所示，控制器具有c个行信号输入接口和d个列信号输入接口，2^c≥a+1，2^d≥b+1；本实施例中c＝4，d＝4。根据二进制排列的规律，c个行信号输入接口能够形成2^c-1个互不相同的行信号接法组合。2^c-1个行信号接法组合与2^c-1个行地址值(分别为1B、10B、11B、……、1111B；B为二进制符号)分别对应；d个列信号输入接口能够形成2^d-1个列信号接法组合。2^d-1个列信号接法组合与2^d-1个互不相同的列地址值分别对应。

SPAD探测器阵列的第p行像素内d个TDC电路输出端均与第p个行信号接法组合内的各行信号输入接口连接。第p个行信号接法组合中包括1或2或……或c个行信号输入接口。与a行像素连接的a个行信号接法组合互不完全相同；p＝1,2,……,a。

SPAD探测器阵列的第q列像素内c个TDC电路输出端均与第q个列信号接法组合内的各列信号输入接口连接。第q个列信号接法组合中包括1或2或……或d个列信号输入接口。与b列像素连接的b个行信号接法组合互不完全相同，q＝1,2,……,b。

由此，每个像素均对应一个行地址值和一个列地址值；当一个像素中的TDC电路向控制器输出时刻信号时，控制器上与该TDC电路对应的行信号接法组合和行信号接法组合内的所有接口均接收到时刻信号；控制器根据接收到时刻信号的行信号输入接口序号、列信号输入接口序号确定输出时刻信号的TDC电路对应行地址值和列地址值，从而实现地址匹配。这种地址匹配方式，使得a行像素共用一个行地址总线，b列像素共用一个列地址总线，但各行各列的地址控制线的接入方式不同。地址总线在无像素输出时都上拉置1。因为阵列中像素是按照光子到达的顺序输出，每次只有一个像素输出到数据总线上，当该像素得到输出使能信号时，该像素内部模块3对应的行选列线拉低对应的地址总线，对于行编码器和列编码器，就可以得到确定且唯一的编码，即为该像素所匹配的地址值。

如图4所示，stay触发器包括置位D触发器U1和置位与门。置位与门的第一个输入端接该像素内部模块3对应的输出使能信号EN的逆信号(通过反相器后得到)，第二个输入端接对应淬灭电路的输出引脚。输出使能信号EN来自外部比较模块1。置位与门的输出端接置位D触发器的SET引脚。置位D触发器U1的CE、D引脚均接地，RST引脚接对应像素点的输出使能信号EN，CP引脚接时钟信号CLK。置位D触发器U1的Q输出端为stay触发器的输出端。当输出使能信号EN为0且淬灭电路输出1时，stay触发器的输出端置为1，且在输出使能信号EN为1前，stay触发器的输出端保持1不变。

如图5所示，比较计数器包括第1反馈电路、第2反馈电路、……、第n-1反馈电路、一个前置电路和n个计数单元。

前置电路包括C_T信号D触发器U3、一个前置与门、一个前置或门、第一数据选择器U4和第二数据选择器U5。前置或门的第一输入端与计数触发或门的输出端通过反相器连接，第二输入端与对应stay触发器的输出端连接。前置与门的第一输入端与计数触发或门的输出端连接，第二输入端与对应的stay触发器的输出端通过反相器连接。前置或门、前置与门的输出端与第一数据选择器U4、第二数据选择器U5的第一个数据输入端分别连接。第一数据选择器U4、第二数据选择器U5的第二个数据输入端与高电平、地线分别连接，控制端均与对应像素点的输出使能信号EN连接，输出端与C_T信号D触发器U3的RST引脚、SET引脚分别连接。D触发器U3的CP引脚接时钟信号CLK，CE、D引脚均接地。D触发器U3的Q输出端作为该前置电路的输出端C_T。

当所有的淬灭电路均输出0时；前置或门的输出端置1，前置与门清零，第一数据选择器U4输出1，第二数据选择器U5输出0，使得前置电路的输出端C_T清零。

当其中一个淬灭电路输出1，且前置电路对应stay触发器输出0时，前置或门的输出端清零；前置与门置1，第一数据选择器U4输出0，第二数据选择器U5输出1，使得前置电路的输出端C_T置为1。

当前置电路对应stay触发器输出0时，前置或门的输出端置1，前置与门清零，第一数据选择器U4输出1，第二数据选择器U5输出0，使得前置电路的输出端C_T清零。

当像素内部模块3对应的输出使能信号EN置1时，第一数据选择器U4输出1，第二数据选择器U5输出0，使得前置电路的输出端C_T清零。

比较计数器需要输入清零信号CR、置数信号LD、控制信号C_T。清零信号CR来自激光源的触发信号START(该信号置为高电平时，激光源发射激光，比较计数器清零)。置数信号LD来自对应像素点的输出使能信号EN，控制信号C_T来自前置电路的输出端。

计数单元包括第一输入与门、第二输入与门、第三输入与门、输入或门和比较D触发器U2。第一输入与门、第二输入与门、第三输入与门的输出端与输入或门的三个输入端分别连接。输入或门的输出端与比较D触发器U2的D引脚连接。

第1个计数单元中第一输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T的逆信号、第1个计数单元的比较D触发器的Q输出端Q0分别连接。第二输入与门的三个输入端与清零信号CR的逆信号、置数信号LD、外部计数器current的d₀输出端分别连接。第三输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T、第1个计数单元的比较D触发器的Q'输出端Q₀'分别连接。D触发器中Q’输出端输出的信号为Q输出端的逆信号。

第i个计数单元中第一输入与门、第二输入与门、第三输入与门的输入端连接方式如下，i＝2,3,…,n。第i个计数单元中第一输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T、第n-1反馈电路的输出端分别连接。第二输入与门的三个输入端与清零信号CR的逆信号、置数信号LD、外部计数器current的d_i-1输出端分别连接。第三输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T的逆信号、第i个计数单元的比较D触发器的Q输出端Q_i-1分别连接。

第1反馈电路至第n-1反馈电路的连接关系如下：

第j反馈电路包括j+1个反馈与门和一个反馈或门，j＝1,2,…,n-1。其中，第一个反馈与门具有j+1个输入端，与第1个计数单元至第j个计数单元中比较D触发器的Q输出端、第j+1个计数单元的比较D触发器的Q'输出端Q_j′分别连接。第二个反馈与门至第j+1个反馈与门均具有两个输入端。第二个反馈与门至第j+1个反馈与门的第一个输入端均与第j+1个计数单元的比较D触发器的Q输出端Q_j连接，第二输入端与第1个计数单元至第j个计数单元中比较D触发器的Q'输出端分别连接。j+1个反馈与门的输出端与反馈或门j+1个输入端分别连接；反馈或门的输出端即为第j反馈电路的输出端。

由此，可以使得第i个计数单元中比较D触发器U2下一个时钟周期来到时的输出值Q_i ^次态的表达式如下：

由此可得，比较计数器的真值表如下：

可见，当激光源发出激光后，清零信号CR置为1，使得Q_i ^次态清零，之后清零信号CR重新清零。当控制信号C_T清零时，Q_i ^次态恒等于原先的Q_i，即Q_i不再发生改变。当置数信号LD置为1时，Q_i ^次态更新至与外部计数器的d_i输出端相等的状态。

一个比较计数器中n个比较计数单元内比较D触发器的Q输出端组合形成该比较计数器的数字信号输出接口。该n个Q输出端输出的数值依次排列得到的数值即为该比较计数器的输出信号。

外部比较模块1包括最小值比较器U6和m个比较与门。最小值比较器U6上设有m个数字信号输入接口和m个最小信号输出引脚min。最小值比较器U6中输入数值最小的那个数字信号输入接口对应的最小信号输出引脚min输出1，其余最小信号输出接口均输出0。最小值比较器U6通过FPGA(Field－Programmable Gate Array，即现场可编程门阵列)进行模拟得到。m个数字信号输入接口、m个最小信号输出引脚、m个比较与门、m个像素内部模块3一一对应。最小值比较器U6上的每个数字信号输入接口均由n个信号输入引脚组成。最小值比较器U6上的m个数字信号输入接口与m个像素内部模块3内比较计数器的数字信号输出接口分别连接。m个比较与门的第一个输入端与最小值比较器U6的m个最小信号输出引脚分别连接，第二个输入端与对应的像素内部模块3内stay触发器的输出端分别连接。m个比较与门的输出端输出的信号即为m个像素的输出使能信号EN。

该SPAD探测器阵列的异步读出电路的异步读出方法，包括比较计数器部分和选择输出部分。

比较计数器部分具体如下：

激光源发出激光脉冲，输入比较计数器的清零信号CR置1；各像素内部模块3内的TDC电路开始计时。当SPAD探测器阵列的其中一个像素点内的单光子雪崩二极管接收到光子时，该单光子雪崩二极管发生雪崩，对应的淬灭电路输出一个高电平信号stop。淬灭电路输出的高电平信号stop使得外部计数器current记录的数值增大1，对应的stay触发器的输出端置为1，输入对应的比较计数器的控制信号C_T置为0，对应比较计数器的输出接口保持不变；输入其余的m-1个比较计数器的控制信号C_T均置为1，故其余m-1个比较计数器记录的数值增大1。

选择输出部分具体如下：

步骤一、最小值比较器U6比较m个比较计数器记录数值的大小，最小值比较器U6中输入数值最小的那个数字信号输入接口对应的最小信号输出引脚输出1，使得未输出数据的m个像素内部模块3中最早接收到光子的那个像素内部模块3对应的输出使能信号EN置为1。

步骤二、输出使能信号EN置为1的那个像素内部模块3内TDC电路向控制器2输出接收到光子的时刻信号；该像素内部模块3内的stay触发器输出端清零0，比较计数器的置数信号LD置1，比较计数器的记录的数值置为外部计数器current的记录的数值。

从而实现各像素内部模块3按照光子到达的次序，依次输出时刻信号的功能。控制器通过判断输出信号的行信号输入接口序号和列信号输入接口序号，判断输出信号的像素的位置。

图7为本发明异步读出电路与传统异步读出电路的读出结果对比图，为了验证其实验结果，本发明在vivado软件中进行了行为仿真，在同样的光子到达情况下，以部分像素的光子检测以及读出行为做对比，图7上部为本发明的读出结果，下部为传统设计的读出结果，仿真图表明：本发明的异步读出电路能够按照光子到达的先后顺序依次对相关像素进行不遗漏地读出，而传统异步读出电路因为冲突机制的不完善，在光子同时到达或者到达时间相近的情况下会存在部分像素信息的遗漏，图中圈出的三个信号，在传统异步读出电路中被遗漏。

图8为本发明异步读出电路与传统异步读出电路的读出率对比图。相比于传统异步电路，在阵列检测光子数不断增大的情况下，本发明的光子读出数量明显要大于其他设计，有效信息的读出率得到了提高。

本实施例中，本发明的异步电路，从源头上去除了冗余数据，减少了数据传输量，并且优化了异步输出的优先机制，大大提高了光子的读出率，减少了有效信息的损失。

Claims (6)

1.SPAD探测器阵列的异步读出电路，包括计数触发或门、外部计数器、控制器和m个像素内部模块，m为SPAD探测器阵列的像素个数；其特征在于：还包括外部比较模块；所述的SPAD探测器阵列的m个像素呈a行b列排布；外部比较模块为m个像素内部模块分别提供输出使能信号EN；

所述的像素内部模块包括TDC电路、淬灭电路、stay触发器和比较计数器；TDC电路为时间-数字转换器；淬灭电路的输入引脚与对应像素内单光子雪崩二极管的输出引脚连接；TDC电路的输入引脚与淬灭电路的输出引脚连接；TDC电路的输出使能引脚与该像素内部模块对应的输出使能信号EN连接；

所述计数触发或门的m个输入端与m个像素内部模块中淬灭电路的输出引脚分别连接；外部计数器的计数使能端与计数触发或门的输出端连接；外部计数器具有n位输出；

所述的控制器具有c个行信号输入接口和d个列信号输入接口，2^c≥a+1，2^d≥b+1；SPAD探测器阵列的第p行像素内d个TDC电路输出端均与第p个行信号接法组合内的各行信号输入接口连接；第p个行信号接法组合中包括1或2或……或c个行信号输入接口；与a行像素连接的a个行信号接法组合互不完全相同；p＝1,2,……,a；

所述SPAD探测器阵列的第q列像素内c个TDC电路输出端均与第q个列信号接法组合内的各列信号输入接口连接；第q个列信号接法组合中包括1或2或……或d个列信号输入接口；与b列像素连接的b个行信号接法组合互不完全相同，q＝1,2,……,b；

所述的stay触发器包括置位D触发器和置位与门；置位与门的第一个输入端接该像素内部模块对应的输出使能信号EN的逆信号，第二个输入端接对应淬灭电路的输出引脚；置位与门的输出端接置位D触发器的SET引脚；置位D触发器的CE、D引脚均接地，RST引脚接对应像素点的输出使能信号EN，CP引脚接时钟信号CLK；置位D触发器的Q输出端为stay触发器的输出端；

所述的比较计数器包括第1反馈电路、第2反馈电路、……、第n-1反馈电路、一个前置电路和n个计数单元；

所述的前置电路包括C_T信号D触发器、一个前置与门、一个前置或门、第一数据选择器和第二数据选择器；前置或门的第一输入端与计数触发或门的输出端通过反相器连接，第二输入端与对应stay触发器的输出端连接；前置与门的第一输入端与计数触发或门的输出端连接，第二输入端与对应的stay触发器的输出端通过反相器连接；前置或门、前置与门的输出端与第一数据选择器、第二数据选择器的第一个数据输入端分别连接；第一数据选择器、第二数据选择器的第二个数据输入端与高电平、地线分别连接，控制端均与对应像素点的输出使能信号EN连接，输出端与C_T信号D触发器的RST引脚、SET引脚分别连接；D触发器的CP引脚接时钟信号CLK，CE、D引脚均接地；D触发器的Q输出端作为该前置电路的输出端，即比较计数器的控制信号C_T；

所述的计数单元包括第一输入与门、第二输入与门、第三输入与门、输入或门和比较D触发器；第一输入与门、第二输入与门、第三输入与门的输出端与输入或门的三个输入端分别连接；输入或门的输出端与比较D触发器的D引脚连接；

第1个计数单元中第一输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T的逆信号、第1个计数单元的比较D触发器的Q输出端分别连接；第二输入与门的三个输入端与清零信号CR的逆信号、置数信号LD、外部计数器的d₀输出端分别连接；第三输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T、第1个计数单元的比较D触发器的Q'输出端分别连接；

第i个计数单元中第一输入与门、第二输入与门、第三输入与门的输入端连接方式如下，i＝2,3,…,n；第i个计数单元中第一输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T、第n-1反馈电路的输出端分别连接；第二输入与门的三个输入端与清零信号CR的逆信号、置数信号LD、外部计数器的d_i-1输出端分别连接；第三输入与门的四个输入端与清零信号CR的逆信号、置数信号LD的逆信号、控制信号C_T的逆信号、第i个计数单元的比较D触发器的Q输出端分别连接；

第j反馈电路包括j+1个反馈与门和一个反馈或门，j＝1,2,…,n-1；其中，第一个反馈与门具有j+1个输入端，与第1个计数单元至第j个计数单元中比较D触发器的Q输出端、第j+1个计数单元的比较D触发器的Q'输出端Q′_j分别连接；第二个反馈与门至第j+1个反馈与门均具有两个输入端；第二个反馈与门至第j+1个反馈与门的第一个输入端均与第j+1个计数单元的比较D触发器的Q输出端Q_j连接，第二输入端与第1个计数单元至第j个计数单元中比较D触发器的Q'输出端分别连接；j+1个反馈与门的输出端与反馈或门j+1个输入端分别连接；反馈或门的输出端即为第j反馈电路的输出端；

一个比较计数器中n个比较计数单元内比较D触发器的Q输出端组合形成该比较计数器的数字信号输出接口；

所述的外部比较模块包括最小值比较器和m个比较与门；最小值比较器上设有m个数字信号输入接口和m个最小信号输出接口；m个数字信号输入接口、m个最小信号输出接口、m个比较与门、m个像素内部模块一一对应；最小值比较器上的每个数字信号输入接口均由n个信号输入引脚组成；最小值比较器上的m个数字信号输入接口与m个像素内部模块内比较计数器的数字信号输出接口分别连接；m个比较与门的第一个输入端与最小值比较器的m个最小信号输出接口分别连接，第二个输入端与对应的像素内部模块内stay触发器的输出端分别连接；m个比较与门的输出端输出的信号即为m个像素的输出使能信号EN。

2.根据权利要求1所述的SPAD探测器阵列的异步读出电路，其特征在于：所述的清零信号CR来自激光源的触发信号；所述的置数信号LD来自对应像素点的输出使能信号EN。

3.根据权利要求1所述的SPAD探测器阵列的异步读出电路，其特征在于：最小值比较器中输入数值最小的那个数字信号输入接口对应的最小信号输出接口输出1，其余最小信号输出接口均输出0。

4.根据权利要求1所述的SPAD探测器阵列的异步读出电路，其特征在于：所述的最小值比较器通过FPGA进行模拟得到。

5.根据权利要求1所述的SPAD探测器阵列的异步读出电路，其特征在于：m＝64，a＝8，b＝8。

6.如权利要求1所述的SPAD探测器阵列的异步读出电路的异步读出方法，其特征在于：包括比较计数器部分和选择输出部分；

比较计数器部分具体如下：

激光源发出激光脉冲，输入比较计数器的清零信号CR置1；各像素内部模块内的TDC电路开始计时；当SPAD探测器阵列的其中一个像素点内的单光子雪崩二极管接收到光子时，该单光子雪崩二极管发生雪崩，对应的淬灭电路输出一个高电平信号stop；淬灭电路输出的高电平信号stop使得外部计数器记录的数值增大1，对应的stay触发器的输出端置为1，输入对应的比较计数器的控制信号C_T置为0，对应比较计数器的输出接口保持不变；输入其余的m-1个比较计数器的控制信号C_T均置为1，故其余m-1个比较计数器记录的数值增大1；

选择输出部分具体如下：

步骤一、最小值比较器比较m个比较计数器记录数值的大小，最小值比较器中输入数值最小的那个数字信号输入接口对应的最小信号输出接口输出1，使得未输出数据的m个像素内部模块中最早接收到光子的那个像素内部模块对应的输出使能信号EN置为1；

步骤二、输出使能信号EN置为1的那个像素内部模块内TDC电路向控制器输出接收到光子的时刻信号；该像素内部模块内的stay触发器输出端清零，比较计数器的置数信号LD置1，比较计数器的记录的数值置为外部计数器的记录的数值。

Images