TWI496285B - 高電子遷移率電晶體及其製造方法 - Google Patents
高電子遷移率電晶體及其製造方法 Download PDFInfo
- Publication number
- TWI496285B TWI496285B TW101145965A TW101145965A TWI496285B TW I496285 B TWI496285 B TW I496285B TW 101145965 A TW101145965 A TW 101145965A TW 101145965 A TW101145965 A TW 101145965A TW I496285 B TWI496285 B TW I496285B
- Authority
- TW
- Taiwan
- Prior art keywords
- gallium nitride
- nitride layer
- layer
- hemt
- gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910002601 GaN Inorganic materials 0.000 claims description 174
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 174
- 230000004888 barrier function Effects 0.000 claims description 69
- 239000000758 substrate Substances 0.000 claims description 32
- 230000003014 reinforcing effect Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 194
- 238000002955 isolation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000539 two dimensional gel electrophoresis Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本發明係有關一種高電子遷移率電晶體(high electron mobility transistor,HEMT)元件及其製造方法，特別是指一種具有垂直通道之加強型HEMT及其製造方法。
第1A及1B圖分別顯示先前技術之高電子遷移率電晶體(high electron mobility transistor,HEMT)100剖視示意圖與能帶圖。如第1A圖所示，先前技術之HEMT100包含基板11、氮化鎵(GaN)層12、氮化鋁鎵(AlGaN)層14、閘極15、源極16、與汲極17。其中，GaN層12與AlGaN層14間之接面，由於壓電效應而形成二維電子雲(2-D electron gas,2DEG)18，此2DEG18與源極16及汲極17電連接。詳言之，如第1B圖所示，GaN層12與AlGaN層14相連接，其費米能階Efs與Efb固定於相同能階，而於GaN層12與AlGaN層14接面，各導通能階Ecs與Ecb與禁止能階Evs與Evb的能帶彎曲，致使電子被限制在電子井18a中，這些被限制的電子，形成2DGE，可降低庫侖散射，使電子在2DEG 18中的遷移率高於一般的半導體元件。因此，HEMT 100在導通操作時，由於2DEG18中高速的電子遷移率，使得HEMT 100操作速度比一般半導體元件快。
然而，在實際的應用上，此先前技術HEMT 100為空乏型(depletion)元件，亦即其閘極15的導通操作電壓僅限於負，在應用上較為不便，尤其在高頻的應用範圍中，正的閘極導通操作電壓可降低電路的複雜度與製造成本。
第2圖顯示另一種習知HEMT 200剖視示意圖，用以改善前述習知技術的問題，將閘極導通操作電壓安排為正電壓。如第2圖所示，顯示先前技術之HEMT 200剖視示意圖。相較於第1A圖，第2圖的習知HEMT 200，在部分閘極25的下方，使AlGaN層24的厚度相較於其他位置薄，如此一來，AlGaN層24與GaN層22間之壓電效應改變，而使得此部分閘極25的下方，不會直接形成2DEG28，而需要在閘極25上施以正電壓才可以在此部分形成2DEG28，以使閘極25的導通操作電壓，改變為正電壓。
習知HEMT 200雖然可將閘極導通操作電壓改變為正電壓，但由於需要控制AlGaN層24的厚度，這在製程上並不容易，且閘極導通操作電壓無法控制在穩定的正電壓。此外，此種先前技術的另一個缺點是，其閘極漏電流相較於其他先前技術之HEMT高。
有鑑於此，本發明即針對上述先前技術之不足，提出一種具有垂直通道之加強型(enhanced)HEMT及其製造方法，以使閘極導通操作電壓安排為正電壓，並增加HEMT的應用範圍。
本發明目的在提供一種高電子遷移率電晶體(high electron mobility transistor,HEMT)及其製造方法。
為達上述之目的，就其中一個觀點言，本發明提供了一種HEMT，包含：一基板；一第一氮化鎵層，形成於該基板上，由剖視圖視之，該第一氮化鎵層包括一階梯輪廓，其具有一上階表面、一下階表面、以及連接該上階表面與該下階表面之一階梯側壁；一第一P型氮化鎵層，形成於該上階表面上，
具有一增強側壁；一第二氮化鎵層，形成於該第一P型氮化鎵層上；一第一阻障層，形成於該第二氮化鎵層上；一閘極，形成於該增強側壁外側，用以接收一閘極電壓，進而導通或不導通該HEMT；以及一源極與一汲極，分別形成於該第二氮化鎵層上與該第一氮化鎵層上之該閘極兩側。
就另一觀點，本發明也提供了一種HEMT製造方法，包含：提供一基板；形成一第一氮化鎵層於該基板上，由剖視圖視之，該第一氮化鎵層包括一階梯輪廓，其具有一上階表面、一下階表面、以及連接該上階表面與該下階表面之一階梯側壁；形成一第一P型氮化鎵層於該上階表面上，該第一P型氮化鎵層具有一增強側壁；形成一第二氮化鎵層於該第一P型氮化鎵層上；形成一第一阻障層於該第二氮化鎵層上；形成一閘極於該增強側壁外側，用以接收一閘極電壓，進而導通或不導通該HEMT；以及分別形成一源極與一汲極於該第二氮化鎵層上與該第一氮化鎵層上之該閘極兩側。
在一種較佳的實施例中，該第二氮化鎵層包括一純質(intrinsic)氮化鎵層或一N型氮化鎵層。
在另一種較佳的實施例中，該第一阻障層覆蓋該第二氮化鎵層、該增強側壁、與該下階表面；其中，一二維電子雲(2-D electron gas,2DEG)形成於該第一阻障層與該第二氮化鎵層、部分該階梯側壁、該下階表面之接面，並分別與該源極及該汲極電連接。
在上述實施例中，可更包含一絕緣層，形成於該閘極與該第一阻障層之間。
在上述實施例中，可更包含：一第三氮化鎵層，包覆於該第一阻障層上；一第二阻障層，包覆於該第三氮化鎵層上；
以及一絕緣層，包覆於該第二阻障層上。
在另一種實施例中，可更包含一隔絕層，形成於該下階表面上。
在另一種實施例中，可更包含一第二P型氮化鎵層，形成於該第一氮化鎵層中。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
請參閱第3A-3D圖，顯示本發明的第一個實施例。本實施例舉例說明高電子遷移率電晶體(high electron mobility transistor,HEMT)300的製造方法剖視示意圖。如第3A圖所示，首先提供基板31，其例如但不限於矽基板、碳化矽基板、或藍寶石基板。於基板31上，例如但不限於以磊晶技術形成氮化鎵(GaN)層32；GaN層32例如可以為純質或N型。接著於GaN層32上，例如但不限於以磊晶技術形成P型GaN層33與GaN層39；其中，GaN層39例如但不限於為純質或N型。接著，如第3B圖所示，利用例如蝕刻製程，將GaN層32蝕刻為階梯輪廓，其具有上階表面32a、下階表面32b、與連接上階表面32a與下階表面32b之階梯側壁32c。如此一來，由剖視示意圖第3B圖視之，P型GaN層33有一部分在上述蝕刻製程中被移除，而留下部分P型GaN層33形成於上階表面32a上，且該部分P型GaN層33的側壁(以下
稱為增強側壁)33a位於階梯側壁32c的上方。須說明的是，增強側壁33a可與階梯側壁32c大致上位於同一側壁垂直面上，但不位於同一側壁垂直面上亦屬可行，在本實施例中，增強側壁33a略凸出於階梯側壁32c，以使閘極導通操作電壓較為穩定，避免HEMT 300在未施加閘極電壓的情況下，直接導通。
接著，如第3C圖所示，例如以沉積製程形成阻障層34於GaN層39上，並與GaN層39連接。阻障層34例如但不限於為氮化鋁鎵(AlGaN)層。如第3C圖所示，在本實施中，阻障層34除了覆蓋於GaN層39之上，例如但不限於亦覆蓋並連接於GaN層32的下階表面32b與階梯側壁32c，以及P型GaN層33的增強側壁33a。請參照第3D圖，由於阻障層34與GaN層39及32間的壓電效應，二維電子雲(2-D electron gas,2DEG)38，分別形成於阻障層34與GaN層39及阻障層34與GaN層32間之接面，也就是形成於阻障層34與GaN層39、阻障層34與部分階梯側壁32c、阻障層34與下階表面32b之接面。
接下來，如第3D圖所示，形成閘極35、源極36、與汲極37。閘極35形成於增強側壁33a外，用以接收閘極電壓。源極36與汲極37，分別形成於GaN層39上與GaN層32上之閘極35兩側，並分別電連接於2DEG38的兩端。當閘極電壓超過臨界電壓，使P型GaN層33產生逆轉層(inversion layer)，以使2DEG 38與逆轉層，形成電流通道，進而使HEMT 300導通，源極36與汲極37間產生電流。另一方面，當閘極電壓不超過臨界電壓時，P型GaN層33無法產生逆轉層，2DEG 38被P型GaN層33隔開，進而使HEMT 300不導通。
本實施例與先前技術的不同，主要在於利用GaN層32的階梯輪廓，形成垂直方向的通道，並利用P型GaN層33的厚度，隔開2DEG 38，以使HEMT 300成為增強型HEMT。相較於先前技術，本發明有許多優於先前技術之處，例如：閘極寬度主要決定於P型GaN層33的厚度，也就是決定於，例如但不限於形成P型GaN層33的磊晶製程步驟，因此，可以採用成本較低的後續製程，以降低製造成本，這是由於先前技術的閘極寬度，決定於後續的微影、蝕刻等製程，因此，相較於本發明，先前技術需要較為精密、成本高的製程步驟，以定義閘極寬度。另外，以第一個實施例來說，以相同製程技術，可以進一步降低阻障層34在側壁方向上的厚度，使閘極臨界電壓更進一步提高，這是因為沉積製程在垂直方向上形成薄膜的厚度，低於橫向方向上形成薄膜厚度的關係。再者，在本發明中，由於閘極電壓施加於增強側壁33a，這使得HEMT 300在導通/不導通的操作上，與汲極耦接的高電壓可以分開作用，不同於先前技術，HEMT的導通/不導通操作與汲極耦接的高電壓都在相同平面上互相影響，如此，也使本發明的應用範圍較先前技術廣。需注意的是，階梯側壁32c與下階表面32b的角度宜控制在預設的角度範圍內，以避免元件電性的錯誤與後續製程無法執行。
第4圖顯示本發明的第二個實施例。本實施例顯示HEMT 400之剖視示意圖。如第4圖所示，HEMT 400包含基板41、具有階梯輪廓的GaN層42、P型GaN層43、GaN層49、阻障層44、閘極45、源極46、汲極47、與絕緣層40。其中，2DEG 58形成於阻障層44與GaN層59的接面。相較於第一個實施例，本實施例HEMT 400更包括絕緣層40，形
成於閘極45與阻障層44之間，可進一步降低閘極漏電流。
第5圖顯示本發明的第三個實施例。本實施例顯示HEMT 500之剖視示意圖。如第5圖所示，HEMT 500包含基板51、具有階梯輪廓的GaN層52、P型GaN層53、GaN層59、阻障層54、GaN層59a、阻障層54a、閘極55、源極56、汲極57、與絕緣層50。其中，GaN層59a包覆於阻障層54上；阻障層54a包覆於GaN層59a上；絕緣層50包覆於阻障層54a上；2DEG 58形成於阻障層54與GaN層59的接面；另一2DEG 58a形成於阻障層54a與GaN層59a的接面。相較於第二個實施例，本實施例HEMT 500具有兩2DEG構成的雙通道，且具有絕緣層50，形成於閘極55與阻障層54a之間。
第6圖顯示本發明的第四個實施例。本實施例顯示HEMT 600之剖視示意圖。如第6圖所示，HEMT 600包含基板61、具有階梯輪廓的GaN層62、P型GaN層63、GaN層69、阻障層64、閘極65、源極66、汲極67、與隔絕層60a。其中，2DEG 68形成於阻障層64與GaN層69的接面。相較於第一個實施例，本實施例HEMT 600的阻障層64並未如第一個實施例中的阻障層34覆蓋於下階表面32b、部分階梯側壁32c、與增強側壁33a，而僅包覆於GaN層69上，且本實施例之HEMT 600更包括隔絕層60a，形成於下階表面62b上。隔絕層60a例如但不限於為區域氧化(local oxidation of silicon,LOCOS)結構、淺溝槽絕緣(shallow trench isolation,STI)結構、或以P型雜質植入GaN層62形成。
第7圖顯示本發明的第五個實施例。本實施例顯示HEMT 700之剖視示意圖。如第7圖所示，HEMT 700包含基
板71、具有階梯輪廓的GaN層72、P型GaN層73、GaN層79、阻障層74、閘極75、源極76、汲極77、與隔絕層70a。相較於第四個實施例，本實施例HEMT 700的阻障層74可以如第一個實施例中的阻障層34覆蓋於下階表面32b、部分階梯側壁32c、與增強側壁33a；但本實施例之HEMT 700的隔絕層70a，形成於下階表面72b上，因此未在下階表面72b上形成2DEG 78。
第8圖顯示本發明的第六個實施例。本實施例顯示HEMT 800之剖視示意圖。如第8圖所示，HEMT 800包含基板81、具有階梯輪廓的GaN層82、P型GaN層83、GaN層89、阻障層84、閘極85、源極86、汲極87、絕緣層80、與隔絕層80a。相較於第五個實施例，本實施例HEMT 800更包括絕緣層80，形成於閘極85與阻障層84之間。
第9圖顯示本發明的第七個實施例。本實施例顯示HEMT 900之剖視示意圖。如第9圖所示，HEMT 900包含基板91、具有階梯輪廓的GaN層92、P型GaN層93、GaN層99、阻障層94、閘極95、源極96、汲極97、與P型GaN層93a。其中，2DEG 98形成於阻障層94與GaN層99的接面。相較於第一個實施例，本實施例HEMT 900的阻障層94並未如第一個實施例中的阻障層34覆蓋於下階表面32b、部分階梯側壁32c、與增強側壁33a，而僅包覆於GaN層99上，且本實施例之HEMT 900更包括P型GaN層93a，形成於GaN層92中，以形成降低表面電場(reduce surface field,RESURF)作用。
第10圖顯示本發明的第八個實施例。本實施例顯示HEMT 1000之剖視示意圖。如第10圖所示，HEMT 1000包
含基板101、具有階梯輪廓的GaN層102、P型GaN層103、GaN層109、阻障層104、閘極105、源極106、汲極107、隔絕層100a、與P型GaN層103a。其中，2DEG 108形成於阻障層104與GaN層109的接面。相較於第七個實施例，本實施例HEMT 1000包括隔絕層100a，形成於下階表面102b上。
第11圖顯示本發明的第九個實施例。本實施例顯示HEMT 1100之剖視示意圖。如第11圖所示，HEMT 1100包含基板111、具有階梯輪廓的GaN層112、P型GaN層113、GaN層119、阻障層114、閘極115、源極116、汲極117、與P型GaN層113a。其中，2DEG 118形成於阻障層114與GaN層119的接面。本實施例說明形成於GaN層112中之P型GaN層113a，亦可以應用於如第一個實施例的實施形態中。
第12圖顯示本發明的第十個實施例。本實施例顯示HEMT 1200之剖視示意圖。如第12圖所示，HEMT 1200包含基板121、具有階梯輪廓的GaN層122、P型GaN層123、GaN層129、阻障層124、閘極125、源極126、汲極127、與絕緣層120。其中，2DEG 128形成於阻障層124與GaN層129的接面。本實施例說明形成於GaN層122中之P型GaN層123a，亦可以應用於如第二個實施例的實施形態中。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如保護層、本體極等。本發明的範圍應涵蓋上述及其他所有等效變化。
11,21,31,41,51,61,71,81,91,101,111,121‧‧‧基板
12,22,32,39,42,49,52,59,62,69,72,79,82,89,92,99,102,109,
112,119,122,129‧‧‧GaN層
14,24,34,44,54,54a,64,74,84,94,104,114,124‧‧‧阻障層
15,25,35,45,55,65,75,85,95,105,115,125‧‧‧閘極
16,26,36,46,56,66,76,86,96,106,116,126‧‧‧源極
17,27,37,47,57,67,77,87,97,107,117,127‧‧‧汲極
18,28,38,48,58,58a,68,78,88,98,108,118,128‧‧‧2DEG
18a‧‧‧電子井
32a‧‧‧上階表面
32b,62b,72b,102b‧‧‧下階表面
32c‧‧‧階梯側壁
33,43,53,63,73,83,93,93a,103,103a,113,113a,123,
123a‧‧‧P型GaN層
33a‧‧‧增強側壁
40,50,80,120‧‧‧絕緣層
60a,70a,80a,100a‧‧‧隔絕層
100,200,300,400,500,600,700,800,900,1000,1100,1200‧‧‧HEMT
第1A及1B圖分別顯示先前技術之高電子遷移率電晶體(high electron mobility transistor,HEMT)100剖視圖與能帶圖。
第2圖顯示另一種習知HEMT 200剖視示意圖。
第3A-3D圖顯示本發明的第一個實施例。
第4圖顯示本發明的第二個實施例。
第5圖顯示本發明的第三個實施例。
第6圖顯示本發明的第四個實施例。
第7圖顯示本發明的第五個實施例。
第8圖顯示本發明的第六個實施例。
第9圖顯示本發明的第七個實施例。
第10圖顯示本發明的第八個實施例。
第11圖顯示本發明的第九個實施例。
第12圖顯示本發明的第十個實施例。
31‧‧‧基板
32,39‧‧‧GaN層
33‧‧‧P型GaN層
34‧‧‧阻障層
35‧‧‧閘極
36‧‧‧源極
37‧‧‧汲極
38‧‧‧2DEG
300‧‧‧HEMT
Claims (10)
- 一種高電子遷移率電晶體(high electron mobility transistor,HEMT)，包含：一基板；一第一氮化鎵層，形成於該基板上，由剖視圖視之，該第一氮化鎵層包括一階梯輪廓，其具有一上階表面、一下階表面、以及連接該上階表面與該下階表面之一階梯側壁；一第一P型氮化鎵層，形成於該上階表面上，具有一增強側壁；一第二氮化鎵層，形成於該第一P型氮化鎵層上；一第一阻障層，形成於該第二氮化鎵層上；一閘極，形成於該增強側壁外側，用以接收一閘極電壓，進而導通或不導通該HEMT；以及一源極與一汲極，分別形成於該第二氮化鎵層上與該第一氮化鎵層上之該閘極兩側；其中該第一阻障層覆蓋該第二氮化鎵層、該增強側壁、與該下階表面；其中，一二維電子雲(2-D electron gas,2DEG)形成於該第一阻障層與該第二氮化鎵層、部分該階梯側壁、該下階表面之接面，並分別與該源極及該汲極電連接。
- 如申請專利範圍第1項所述之HEMT，更包含一絕緣層，形成於該閘極與該第一阻障層之間。
- 如申請專利範圍第1項所述之HEMT，更包含：一第三氮化鎵層，包覆於該第一阻障層上；一第二阻障層，包覆於該第三氮化鎵層上；以及一絕緣層，包覆於該第二阻障層上。
- 一種高電子遷移率電晶體(high electron mobility transistor,HEMT)，包含：一基板；一第一氮化鎵層，形成於該基板上，由剖視圖視之，該第一氮化鎵層包括一階梯輪廓，其具有一上階表面、一下階表面、以及連接該上階表面與該下階表面之一階梯側壁；一第一P型氮化鎵層，形成於該上階表面上，具有一增強側壁；一第二氮化鎵層，形成於該第一P型氮化鎵層上；一第一阻障層，形成於該第二氮化鎵層上；一閘極，形成於該增強側壁外側，用以接收一閘極電壓，進而導通或不導通該HEMT；一源極與一汲極，分別形成於該第二氮化鎵層上與該第一氮化鎵層上之該閘極兩側；以及一隔絕層，形成於該下階表面上。
- 一種高電子遷移率電晶體(high electron mobility transistor,HEMT)，包含：一基板；一第一氮化鎵層，形成於該基板上，由剖視圖視之，該第一氮化鎵層包括一階梯輪廓，其具有一上階表面、一下階表面、以及連接該上階表面與該下階表面之一階梯側壁；一第一P型氮化鎵層，形成於該上階表面上，具有一增強側壁；一第二氮化鎵層，形成於該第一P型氮化鎵層上；一第一阻障層，形成於該第二氮化鎵層上； 一閘極，形成於該增強側壁外側，用以接收一閘極電壓，進而導通或不導通該HEMT；一源極與一汲極，分別形成於該第二氮化鎵層上與該第一氮化鎵層上之該閘極兩側；以及一第二P型氮化鎵層，形成於該第一氮化鎵層中。
- 一種高電子遷移率電晶體(high electron mobility transistor,HEMT)製造方法，包含：提供一基板；形成一第一氮化鎵層於該基板上，由剖視圖視之，該第一氮化鎵層包括一階梯輪廓，其具有一上階表面、一下階表面、以及連接該上階表面與該下階表面之一階梯側壁；形成一第一P型氮化鎵層於該上階表面上，該第一P型氮化鎵層具有一增強側壁；形成一第二氮化鎵層於該第一P型氮化鎵層上；形成一第一阻障層於該第二氮化鎵層上；形成一閘極於該增強側壁外側，用以接收一閘極電壓，進而導通或不導通該HEMT；以及分別形成一源極與一汲極於該第二氮化鎵層上與該第一氮化鎵層上之該閘極兩側；其中該第一阻障層覆蓋該第二氮化鎵層、該增強側壁、與該下階表面；其中，一二維電子雲(2-D electron gas,2DEG)形成於該第一阻障層與該第二氮化鎵層、部分該階梯側壁、該下階表面之接面，並分別與該源極及該汲極電連接。
- 如申請專利範圍第6項所述之HEMT製造方法，更包含形成一絕緣層於該閘極與該第一阻障層之間。
- 如申請專利範圍第6項所述之HEMT製造方法，更包含：形成一第三氮化鎵層，包覆於該第一阻障層上；形成一第二阻障層，包覆於該第三氮化鎵層上；以及形成一絕緣層，包覆於該第二阻障層上。
- 一種高電子遷移率電晶體(high electron mobility transistor,HEMT)製造方法，包含：提供一基板；形成一第一氮化鎵層於該基板上，由剖視圖視之，該第一氮化鎵層包括一階梯輪廓，其具有一上階表面、一下階表面、以及連接該上階表面與該下階表面之一階梯側壁；形成一第一P型氮化鎵層於該上階表面上，該第一P型氮化鎵層具有一增強側壁；形成一第二氮化鎵層於該第一P型氮化鎵層上；形成一第一阻障層於該第二氮化鎵層上；形成一閘極於該增強側壁外側，用以接收一閘極電壓，進而導通或不導通該HEMT；分別形成一源極與一汲極於該第二氮化鎵層上與該第一氮化鎵層上之該閘極兩側；以及形成一隔絕層於該下階表面上。
- 一種高電子遷移率電晶體(high electron mobility transistor,HEMT)製造方法，包含：提供一基板；形成一第一氮化鎵層於該基板上，由剖視圖視之，該第一氮化鎵層包括一階梯輪廓，其具有一上階表面、一下階表面、以及連接該上階表面與該下階表面之一階梯側壁； 形成一第一P型氮化鎵層於該上階表面上，該第一P型氮化鎵層具有一增強側壁；形成一第二氮化鎵層於該第一P型氮化鎵層上；形成一第一阻障層於該第二氮化鎵層上；形成一閘極於該增強側壁外側，用以接收一閘極電壓，進而導通或不導通該HEMT；分別形成一源極與一汲極於該第二氮化鎵層上與該第一氮化鎵層上之該閘極兩側；以及形成一第二P型氮化鎵層於該第一氮化鎵層中。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101145965A TWI496285B (zh) | 2012-12-07 | 2012-12-07 | 高電子遷移率電晶體及其製造方法 |
| US13/898,374 US8981429B2 (en) | 2012-12-07 | 2013-05-20 | High electron mobility transistor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101145965A TWI496285B (zh) | 2012-12-07 | 2012-12-07 | 高電子遷移率電晶體及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201423987A TW201423987A (zh) | 2014-06-16 |
| TWI496285B true TWI496285B (zh) | 2015-08-11 |
Family
ID=50879981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101145965A TWI496285B (zh) | 2012-12-07 | 2012-12-07 | 高電子遷移率電晶體及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8981429B2 (zh) |
| TW (1) | TWI496285B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014175339A (ja) * | 2013-03-06 | 2014-09-22 | Sony Corp | 半導体素子および電子機器 |
| EP3022771A4 (en) | 2013-07-15 | 2017-03-15 | HRL Laboratories, LLC | Hemt device and method |
| CN106033724A (zh) * | 2015-03-09 | 2016-10-19 | 中国科学院苏州纳米技术与纳米仿生研究所 | Iii族氮化物增强型hemt及其制备方法 |
| US9601610B1 (en) | 2015-06-18 | 2017-03-21 | Hrl Laboratories, Llc | Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas |
| CN106960874A (zh) * | 2017-04-29 | 2017-07-18 | 复旦大学 | 一种提高AlGaN/GaN高电子迁移率场效应器件击穿电压的方法 |
| JP7102796B2 (ja) * | 2018-03-12 | 2022-07-20 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2019169572A (ja) * | 2018-03-22 | 2019-10-03 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN109004017B (zh) * | 2018-07-18 | 2020-09-29 | 大连理工大学 | 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法 |
| TWI679768B (zh) * | 2019-01-14 | 2019-12-11 | 力晶積成電子製造股份有限公司 | 階梯式元件及其製造方法 |
| CN110224019B (zh) * | 2019-04-12 | 2023-12-01 | 广东致能科技有限公司 | 一种半导体器件及其制造方法 |
| CN116978943B (zh) * | 2023-09-14 | 2024-01-30 | 广东致能科技有限公司 | 一种增强型半导体器件及其制备方法 |
| CN116960174B (zh) * | 2023-09-19 | 2024-01-23 | 广东致能科技有限公司 | 一种p沟道半导体器件及其制备方法 |
| CN116960175B (zh) * | 2023-09-19 | 2023-12-12 | 广东致能科技有限公司 | 一种准垂直型半导体器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436474A (en) * | 1993-05-07 | 1995-07-25 | Board Of Regents Of The University Of Texas System | Modulation doped field effect transistor having built-in drift field |
| US20100047976A1 (en) * | 2007-03-12 | 2010-02-25 | Rohm Co., Ltd | Method for forming nitride semiconductor laminated structure and method for manufacturing nitride semiconductor element |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3661061B2 (ja) * | 2002-10-09 | 2005-06-15 | 松下電器産業株式会社 | プラズマ振動スイッチング素子 |
| JP5208463B2 (ja) * | 2007-08-09 | 2013-06-12 | ローム株式会社 | 窒化物半導体素子および窒化物半導体素子の製造方法 |
| JP5566618B2 (ja) * | 2008-03-07 | 2014-08-06 | 古河電気工業株式会社 | ＧａＮ系半導体素子 |
-
2012
- 2012-12-07 TW TW101145965A patent/TWI496285B/zh not_active IP Right Cessation
-
2013
- 2013-05-20 US US13/898,374 patent/US8981429B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436474A (en) * | 1993-05-07 | 1995-07-25 | Board Of Regents Of The University Of Texas System | Modulation doped field effect transistor having built-in drift field |
| US20100047976A1 (en) * | 2007-03-12 | 2010-02-25 | Rohm Co., Ltd | Method for forming nitride semiconductor laminated structure and method for manufacturing nitride semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| US8981429B2 (en) | 2015-03-17 |
| US20140159048A1 (en) | 2014-06-12 |
| TW201423987A (zh) | 2014-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI496285B (zh) | 高電子遷移率電晶體及其製造方法 | |
| JP6434625B2 (ja) | 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法 | |
| JP6333469B2 (ja) | パワー半導体デバイス及びその製造方法 | |
| US9859410B2 (en) | High electron mobility transistors and methods of fabricating the same | |
| KR101813177B1 (ko) | 고전자이동도 트랜지스터 및 그 제조방법 | |
| US9024357B2 (en) | Method for manufacturing a HEMT transistor and corresponding HEMT transistor | |
| JP6051168B2 (ja) | ＧａＮトランジスタの製造方法 | |
| US20190296139A1 (en) | Transistor and Method for Manufacturing the Same | |
| JP5404550B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20160040617A (ko) | 감소된 출력 커패시턴스를 갖는 GaN 장치 및 그 제조 공정 | |
| TWI543368B (zh) | 氮化鎵裝置及積體電路中之隔離結構 | |
| US9214399B2 (en) | Integrated circuit with matching threshold voltages and method for making same | |
| US20140061658A1 (en) | High Electron Mobility Transistor and Manufacturing Method Thereof | |
| US20110057233A1 (en) | Semiconductor component and method for manufacturing of the same | |
| US9450071B2 (en) | Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices | |
| KR102193085B1 (ko) | 갈륨 나이트라이드 소자 및 집적회로 내에 자기-정렬된 격리를 제작하는 방법 | |
| TWI680577B (zh) | 半導體元件及其製作方法 | |
| KR20130082306A (ko) | 고전자이동도 트랜지스터 및 그 제조방법 | |
| JP2014175339A (ja) | 半導体素子および電子機器 | |
| CN103872119A (zh) | 高电子迁移率晶体管及其制造方法 | |
| JP2019040960A (ja) | 窒化物半導体装置 | |
| JP2015072940A (ja) | トランジスタおよびその製造方法 | |
| TWI481026B (zh) | 高電子遷移率電晶體及其製造方法 | |
| JP6193174B2 (ja) | 窒化物半導体とリセスゲート電極を利用する電界効果型トランジスタ | |
| KR20240050587A (ko) | 질화물계 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |