CN110391239B - 可用于逻辑芯片存储器的基于铁电的存储器单元 - Google Patents

可用于逻辑芯片存储器的基于铁电的存储器单元 Download PDF

Info

Publication number
CN110391239B
CN110391239B CN201910170977.0A CN201910170977A CN110391239B CN 110391239 B CN110391239 B CN 110391239B CN 201910170977 A CN201910170977 A CN 201910170977A CN 110391239 B CN110391239 B CN 110391239B
Authority
CN
China
Prior art keywords
transistor
memory cell
select
select transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910170977.0A
Other languages
English (en)
Other versions
CN110391239A (zh
Inventor
T.拉克什特
B.J.奥布拉多维克
J.A.基特尔
R.M.哈彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110391239A publication Critical patent/CN110391239A/zh
Application granted granted Critical
Publication of CN110391239B publication Critical patent/CN110391239B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)

Abstract

描述了一种存储器单元和利用该存储器单元的方法。存储器单元包括至少一个铁电晶体管(FE晶体管)和与FE晶体管耦合的至少一个选择晶体管。FE晶体管包括用于存储数据的铁电电容器和晶体管。铁电电容器包括(多个)铁电材料。在一些方面，存储器单元由FE晶体管和选择晶体管组成。在一些方面，FE晶体管的晶体管包括源极、漏极和与铁电电容器耦合的栅极。在这方面，选择晶体管包括选择晶体管源极、选择晶体管漏极和选择晶体管栅极。在这方面，存储器单元的编程端口是选择晶体管源极或选择晶体管漏极。选择晶体管源极和漏极中的另一个耦合到铁电电容器。

Description

可用于逻辑芯片存储器的基于铁电的存储器单元
相关申请的交叉引用
本申请要求于2018年4月16日提交的题为“用于逻辑芯片存储器的逻辑VDD可积密的、多端口铁体”的临时专利申请序列号62/658，545的权益，该临时专利申请转让给本申请的受让人，以及要求于2018年9月26日提交的美国非临时专利申请No.16/142，954，其通过引用并入本文。
技术领域
本公开的一些实施例通常涉及可用于逻辑芯片存储器的基于铁电的存储器单元。
背景技术
诸如神经形态计算、图形分析的应用和诸如中央处理单元(Central ProcessingUnits，CPU)的一些经典计算范例受益于密集的片上存储器。这种逻辑芯片的片上存储器一般是六个晶体管(Six Transistor，6T)静态随机存取存储器(Static Random-AccessMemory，SRAM)或八个晶体管(Eight Transistor，8T)静态随机存取存储器(SRAM)。这种6TSRAM和8T SRAM每个单元分别包括六个晶体管和八个晶体管。6T单元和8T单元消耗了大面积。这限制了可以容纳在片上的存储器单元的总数量。其他存储器(诸如更密集的非易失性存储器(Nonvolatile Memory，NVM)元件和动态RAM(Dynamic RAM，DRAM))可能需要高编程电压或高刷新功率。因此，这种存储器也可能难以集成在逻辑裸芯上。
因此，期望的是可以集成到逻辑芯片中的、改善后的存储器单元。
发明内容
本发明的实施例提供了一种存储器单元，包括：至少一个铁电晶体管(FE晶体管)，包括用于存储数据的铁电电容器和晶体管，该铁电电容器包括至少一个铁电材料；和与FE晶体管耦合的至少一个选择晶体管。
本发明的实施例提供了一种半导体器件，包括：多个存储器单元，多个存储器单元中的每一个存储器单元包括至少一个铁电晶体管(FE晶体管)和至少一个与FE晶体管耦合的选择晶体管，FE晶体管包括用于存储数据的铁电电容器和晶体管，该铁电电容器包括至少一个铁电材料；和与多个存储器单元耦合的多个选择线。
本发明的实施例提供了一种用于操作存储器单元的方法，包括：编程存储器单元，该存储器单元包括铁电晶体管(FE晶体管)和与FE晶体管耦合的选择晶体管，FE晶体管包括用于存储数据的铁电电容器和晶体管，该铁电电容器包括至少一个铁电材料，FE晶体管的晶体管包括源极、漏极和与铁电电容器耦合的栅极，选择晶体管包括选择晶体管源极、选择晶体管漏极和选择晶体管栅极，从选择晶体管源极和选择晶体管漏极中选择存储器单元的编程端口，对存储器单元进行编程的步骤包括：向存储器单元的选择晶体管栅极提供选择信号，该选择信号不大于逻辑电源电压；当FE晶体管的晶体管的源极和漏极接地时，向编程端口提供编程电压，该编程电压不大于逻辑电源电压。
附图说明
图1A和图1B是描绘存储器单元的示例性实施例的框图和示意图。
图2描绘了利用存储器单元的阵列的示例性实施例。
图3是描绘用于操作存储器单元的示例性实施例的方法的示例性实施例的流程图。
图4是描绘用于制造存储器单元的示例性实施例的方法的示范性实施例的流程图。
具体实施方式
示例性实施例涉及可以集成到逻辑器件中的存储器单元和其中使用逻辑器件的应用。呈现以下描述以使得本领域普通技术人员能够制作和使用本发明，并且在专利申请及其要求的上下文中提供以下描述。对示例性实施例的各种修改以及本文描述的一般原理和特征将是显而易见的。主要根据在特定实施方式中提供的特定方法和***来描述示例性实施例。然而，方法和***将在其他实施方式中有效地操作。
诸如“示例性实施例”、“一个实施例”和“另一个实施例”的短语可以指代相同或不同的实施例、以及多个实施例。将关于具有某些组件的***和/或器件来描述实施例。然而，***和/或器件可以包括比所示组件更多或更少的组件，并且可以在不脱离本发明的范围的情况下做出组件的布置和类型的变化。还将在具有某些步骤的特定方法的上下文中描述示例性实施例。然而，对于具有不同和/或附加步骤的、以及具有不同次序的步骤的其他方法，且其他方法与示例性实施例不矛盾，该方法和***可有效地操作。因此，本发明不意图受限于所示的实施例，而是符合与本文所述的原理和特征一致的最宽范围。
在描述本发明的上下文中(特别是在以下权利要求的上下文中)术语“一”和“一个”和“该”以及类似的指称的使用应被解释为涵盖单数和复数两者，除非本文另有指示或者显然与上下文相矛盾。除非另有说明，否则术语“包含”、“具有”、“包括”和“含有”应被解释为开放式术语(即，意味着“包括，但不限于”)。
除非另外定义，否则本文使用的所有技术和科学术语具有与本发明所属领域的普通技术人员普遍理解的含义相同的含义。应注意，除非另有规定，否则本文提供的任何和所有示例或示例性术语的使用仅意图更好地说明本发明，而不是限制本发明的范围。此外，除非另外定义，否则在通常使用的词典中定义的所有术语可以不被过度解释。
描述了一种存储器单元和用于利用该存储器单元的方法。存储器单元包括至少一个铁电晶体管(FE(Ferroelectric，铁电)晶体管)和至少一个与FE晶体管耦合的选择晶体管。FE晶体管包括用于存储数据的铁电电容器和晶体管。铁电电容器包括(多个)铁电材料。在一些方面，存储器单元由FE晶体管和选择晶体管组成。在一些方面，FE晶体管的晶体管包括源极、漏极和与铁电电容器耦合的栅极。在这方面，选择晶体管包括选择晶体管源极、选择晶体管漏极和选择晶体管栅极。在这方面，存储器单元的编程端口是选择晶体管源极。选择晶体管源极和漏极中的另一个耦合到铁电电容器。
图1A和图1B分别是描绘存储器单元100的示例性实施例的框图和示意图。参考图1A，存储器单元100包括至少一个铁电晶体管(FE晶体管)110和至少一个选择晶体管120。在所示实施例中，存储器单元100是包括编程端口102和读取端口106的多端口单元。还示出了用来选择用于编程的存储器单元100的选择线输入104。在一些实施例中，存储器单元100可以集成到逻辑裸芯中(诸如那些在神经形态计算、图形分析和CPU中使用的逻辑裸芯)。因此，存储器单元100可以用于提供密集的片上存储器，并且可以使用不超过逻辑电源电压的电压(例如1.8V)来编程。
参考图1B，在一些实施例中，使用了单个FE晶体管110和单个选择晶体管120。还示出了编程端口102、选择线输入104和读取端口106，它们类似于图1A中所示的组件102、104和106。选择晶体管120可以是场效应晶体管(Field Effect Transistor，FET)并且包括栅极、源极和漏极。例如，在各种实施例中，选择晶体管120可以是平面FET、finFET(Fin FieldEffect Transistor，鳍式场效晶体管)、环栅型晶体管或具有另一个几何形状。通常，期望选择晶体管120的阈值电压为低以提供最低的电压降和最高的编程过驱动电压。因此，选择晶体管120可以是finFET以允许更高的编程过驱动电压。编程端口102对应于选择晶体管120的源极或漏极。在一些实施例中，选择晶体管120的源极和漏极中的另一个通过铁电电容器114与FE晶体管110耦合。选择线输入104将选择电压提供给选择晶体管120的栅极。在替代实施例中，选择晶体管120可以用另一个选择器件(诸如二极管)代替。
FE晶体管包括晶体管112和铁电电容器114。在一些实施例中，FE晶体管110是FE-FET。换句话说，晶体管112可以是FET。可以基于所期望的特性来选择晶体管112的几何形状。例如，在一些实施例中，晶体管112是finFET(诸如NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)finFET)，其可以改善亚阈值特性、增强的Ion/Ioff比率，以助于区分开/关状态和更高的读取阈值。晶体管112还可以具有较厚的栅极电介质以减少电荷泄漏，并因此增加保留(retention)。有效电厚度(归一化为SiO2)大于一个纳米，并且在一些实施例中可以大于两个纳米。然而，太厚的电介质可能对写入电压和读取电压以及写入速度和读取速度产生不利影响。因此，还可以期望电介质足够的薄，以使得这些特性不会受到不利影响。读取端口106可以是晶体管112的源极或漏极。
铁电电容器114在两个电极之间至少包括铁电材料。铁电电容器114可以是与晶体管112的栅极耦合的金属-绝缘体-金属(Metal-Insulator-Metal，MIM)电容器。在这种实施例中，晶体管112的栅极可以通过绝缘层与铁电电容器114分离。例如，这种铁电电容器114可以在半导体器件的M0层和M1层之间，并通过直接通孔或特大通孔连接到晶体管112的栅极。因此，这种铁电电容器114的热预算可能受限于底层的通孔和硅化物。在其他实施例中，铁电电容器114可以是金属-绝缘体-半导体(Metal-Insulator-Semicondutor，MIS)电容器。在这种实施例中，MIS铁电电容器114可以集成到晶体管112的栅极上。
铁电电容器114包括(多个)铁电材料。在一些实施例中，铁电电容器114可以在电极之间包括介电层和铁电层。铁电材料可以包括掺杂的HfO2和/或PbZrTi(PZT)中的至少一个。HfO2可以由Zr、Gd和/或Si掺杂。可以使用附加的和/或其他铁电材料。可以基于使用存储器单元100的应用、晶体管112的几何形状和铁电电容器114的期望性能来选择铁电电容器114的几何形状。例如，在一些实施例中，可以期望铁电电容器114的面积不大于104nm2。在一些这种实施例中，该面积可以是至少102nm2且不大于104nm2。铁电电容器114的这种面积范围可以确保长脉冲宽度、低电压切换，这可能是可期望的。然而，可以使用其他面积。在一些实施例中，(多次)高温退火，例如在约1000℃的温度下，有助于在斜方晶态(orthorhombic state)下获得最高数量的域，这导致掺杂在HfO2材料中的铁电性。
在操作中，存储器单元100可以通过切换铁电电容器114中的(多个)铁电材料的状态来进行编程。可以通过使用的编程脉冲的幅度(电压)和宽度(时间)来控制写入存储器单元100。为了写入存储器单元100，经由选择线输入104将电压(例如，选择信号)提供给选择晶体管120单元的栅极。另外，将编程电压提供给编程端口102。在编程期间，晶体管112的源极和漏极可以保持接地。如果选择了适当的脉冲宽度，则提供给选择线输入104和编程端口102的电压可以具有小于或等于逻辑电源电压的幅度。在一些实施例中，提供多个脉冲以提高执行正确写入的概率。然而，在替代实施例中，可以使用单脉冲。脉冲的宽度还可以被配置为调制和筛选铁电和界面相关的捕获和去捕获。在(多个)编程脉冲/擦除脉冲之后暂停一毫秒的量级也可以用于释放捕获的电荷。因此，可以使用较低电压和较长脉冲宽度来写入铁电电容器114，从而写入FE晶体管110。可以通过在保持低栅极电压时将晶体管112的源极和漏极设置为高来擦除存储器单元100。该高电压可能仍未超过逻辑电源电压。这种擦除操作导致晶体管112的栅极电压小于零。在一些实施例中，在上述每个编程操作之前擦除存储器单元100。
对于较低幅度的电压，铁电电容器114的极化变化发生在较长的脉冲宽度处。这样，对于较大的脉冲宽度，铁电电容器114的极化可以在较低的电压处进行写入/切换，该较低的电压包括不超过逻辑电源电压的电压。可以使用上述脉冲、不超过逻辑电源电压的编程电压(例如1.8V-2.0V)、和较长的脉冲宽度(例如，在一些实施例中至少10-4秒，在一些这种实施例中至少为10-3秒，以及在一些实施例中至少为10-2秒)来写入铁电电容器114，从而写入FE晶体管110。尽管在单个位存储器单元100的上下文中描述了上述内容，但在替代实施例中，多位实施方式是可能的。例如，三个级可用于在神经形态计算单元中存储三元权重。然而，由于低逻辑电源电压和噪声约束，多位实施方式可能受到限制。
可以通过对读取端口106进行采样来读取存储器单元100。如先前所指示，读取端口106可以在晶体管112的源极或漏极处。因此，存储器单元100可以以数字或模拟方式被读取。此外，选择线输入104和编程端口102可以在读取操作期间接地。因为栅极电压未被激活，所以这可以允许以较高的噪声容限执行读取操作。在一些实施例中，感测放大器(未示出)可用于提升读取信号。这种感测放大器的功能类似于SRAM中的读取。此外，因为栅极电压未被激活，所以存储器单元可以用作具有分开的编程端口102和读取端口106的多端口存储器单元。另外，因为在读取期间晶体管112的栅极未被激活，所以读取操作的动态功率可以被减少。因此，被大量读取的应用可以从显著的功率降低中受益。
在替代实施例中，读取操作可以作为脉冲式Vg执行。在这种实施例中，读取操作使用比上述写入操作更短的脉冲宽度。因此，读取操作可以不干扰铁电电容器114的极化。因此，可以减少写入干扰。
在编程期间改变晶体管112的阈值电压。在一些实施例中，阈值电压可以与峰值编程电压成比例。可以针对特定应用选择该峰值编程电压，并且可以在运行时间期间改变该峰值编程电压。通常，较高的峰值电压具有较高的读取速度而以较高的功耗为代价。在一些实施例中，可以选择在晶体管112中使用的功函数金属，使得当FE晶体管110被编程时，晶体管112的阈值电压小于晶体管112的平带电压，该晶体管112的平带电压小于晶体管112的擦除阈值电压。在这种实施例中，FE晶体管110可以具有较高的噪声容限读数。在一些实施例中，编程后的FE晶体管110的阈值电压小于FE晶体管110的擦除阈值电压。
因此，可以使用较低电压和较长脉冲宽度来编程存储器单元100，更具体地，FE晶体管110。因为存储器单元100仅使用两个元件110和120，所以存储器单元100可占用较少的空间，从而允许更密集的存储器。在一些实施例中，编程电压可以具有不超过逻辑电源电压的幅度。因此，存储器单元100可以用于逻辑器件中的芯上存储器。此外，存储器单元100可以不使用或使用较少的电平移位器以用于编程。还可以仅使用非负电压来操作(例如，编程和擦除)存储器单元100，这在各种应用中可能是可期望的。因此，存储器单元100可以用作长保留时间准非易失性存储器元件，可以采用多端口操作，可以减少用于读取大量应用的功率，和可以使用非负电压脉冲。存储器单元100还可以相对容易地集成到当前的CMOS工艺流程中。因此，可以改善合并存储器单元100的半导体器件的操作。
可以复制存储器单元100以制作存储器阵列。图2描绘了一个这种阵列150的示例性实施例。为简单起见，仅示出了阵列的部分。此外，存储器单元100可以合并到具有不同组件和/或不同布局的其他存储器阵列中。最后，尽管示出了特定数量的存储器单元100，但是阵列150可以包括不同数量的存储器单元100。
阵列150可以用于芯上逻辑高速缓存或其他嵌入式存储器。该阵列包括存储器单元100、选择线152A和152B、读取线154A和154B、写入线156A和156B以及源极线158。选择线152A和152B连接到选择晶体管120的栅极。写入线156A和156B耦合到选择晶体管120的编程端口。读取线154A和154B耦合到FE晶体管110的读取端口。
因为存储器单元100被用于阵列150中，所以阵列150可以共享存储器单元100的益处。阵列150可以是更密集的芯上存储器，可以利用较低的编程电压结合较长的脉冲，和/或可以不包括或包括较少的电平移位器以用于编程。阵列150还可以是具有长保留时间的准非易失性存储器元件，其降低了用于读取大量应用的功耗，并且可以利用非负电压脉冲。因此，可以改善阵列的性能。
图3是描绘用于操作诸如存储器单元100的计算机单元的方法300的示例性实施例的流程图。为简单起见，一些步骤可以省略、可以以另一顺序执行和/或可以组合。还在(多个)存储器单元100的上下文中描述了方法300。然而，方法300可以与另一个存储器单元结合使用。
经由步骤302，对Fe晶体管110进行编程。可以如上所述来执行步骤302。例如，步骤302可以包括存储器单元100的擦除，接着是编程步骤。擦除可以通过在编程端口102和选择线输入104接地时，将逻辑高电压施加到晶体管112的源极和漏极来实现。如上所讨论，为了使用不超过逻辑电源电压的编程电压来对存储器单元100进行编程，将较长宽度的电压脉冲施加到编程端口102和选择线输入104。在另一个实施例中，可以以另一种方式实行编程。
经由步骤304，还可以读取存储器单元100。尽管作为流程300的一部分示出，但是步骤302可以在步骤304之前很好地实行并且与步骤304分离。可以通过当选择线输入104和编程端口102接地时，对FE晶体管110的读取端口进行采样而执行步骤304。在其他实施例中，可以以另一种方式执行读取。
因此，使用了方法300，(多个)存储器单元100和/或类似器件可以被使用。结果，可以实现存储器单元100和/或类似器件的一个或多个优点。
图4是描绘用于提供存储器单元100，特别是逻辑器件中的嵌入式存储器的方法310的示例性实施例的流程图。为简单起见，一些步骤可以省略，可以以另一顺序执行和/或可以组合。还在(多个)存储器单元100的上下文中描述了方法310。然而，方法310可以与另一个存储器单元结合使用。此外，在制造单个存储器单元的上下文中讨论方法310。然而，多个存储器单元通常一起形成。
经由步骤312，提供了FE晶体管110的晶体管112。例如，步骤312可以包括执行晶体管112的标准处理直到虚栅极沉积。然后可以提供使得未来(future)电阻器鳍片暴露的未来晶体管区域的掩模。这种掩模可以是光刻胶掩模或硬掩模。可以执行电阻器沟道注入。例如，可以使用低能量植入物或等离子体低剂量植入物。可以在电阻器区域上沉积氧化物并且将器件平面化。可以去除晶体管区域上的掩模，并且标准CMOS处理可以恢复到M0电平。因此，在一些实施例中可以形成晶体管112。
经由步骤314，提供了一种铁电电容器114。例如，对于MIM铁电电容器，步骤314可以包括沉积第一金属层，沉积诸如HfZrO2的(多个)铁电材料以及任何其他所期望的电介质并沉积另一个金属层。在一些实施例中，这些层中的每一个标称为10纳米厚。在其他实施例中可以使用其他厚度。电容由金属层之间的铁电层(和任何其他(多个)介电层)的厚度确定。然后可以将这些层图案化以形成具有所期望面积的铁电电容器。在其他实施例中，可以使用其他处理。
经由步骤316，还形成选择晶体管120。可以组合步骤316和312，因为晶体管120和112可以形成在器件的相同层中。
然后，经由步骤318，可以完成存储器单元和/或存储器单元100所在的器件的制造。
因此，使用方法310，可以制造存储器单元100、阵列150和/或(多个)类似器件。结果，可以实现一个或多个存储器单元100和/或类似器件的优点。已经描述了用于提供可以在逻辑电源电压模式下编程的紧凑存储器单元的方法和***。已经根据所示的示例性实施例描述了该方法和***，并且本领域普通技术人员将容易认识到，可以对实施例进行变化，并且任何变化都在该方法和***的精神和范围内。因此，在不脱离所附权利要求的精神和范围的情况下，本领域普通技术人员可以进行许多修改。

Claims (18)

1.一种存储器单元，包括：
至少一个铁电晶体管FE晶体管，包括用于存储数据的铁电电容器和晶体管，所述铁电电容器包括至少一个铁电材料，所述铁电电容器具有不大于104nm2的面积；
与所述FE晶体管耦合的至少一个选择晶体管。
2.根据权利要求1所述的存储器单元，其中所述至少一个FE晶体管由FE晶体管组成，并且其中所述至少一个选择晶体管由选择晶体管组成，所述FE晶体管的晶体管包括源极、漏极和与所述铁电电容器耦合的栅极，所述选择晶体管包括选择晶体管源极、选择晶体管漏极和选择晶体管栅极，所述存储器单元的编程端口是所述选择晶体管源极和所述选择晶体管漏极中的一个，所述选择晶体管源极和所述选择晶体管漏极中的另一个耦合到所述铁电电容器。
3.根据权利要求2所述的存储器单元，其中所述FE晶体管是FE-FET，并且其中从金属-绝缘体-金属(MIM)电容器和集成到所述FE-FET的MIS(金属-绝缘体-半导体)电容器中选择所述铁电电容器。
4.根据权利要求3所述的存储器单元，其中所述选择晶体管是finFET。
5.根据权利要求2所述的存储器单元，其中所述存储器单元包括从所述FE晶体管的晶体管的源极和漏极中选择的读取端口。
6.根据权利要求2所述的存储器单元，其中所述存储器单元被集成到具有逻辑电源电压的逻辑裸芯中，并且其中所述FE晶体管被配置为使用不大于所述逻辑电源电压的开关电压来切换。
7.根据权利要求2所述的存储器单元，其中所述至少一个铁电材料包括掺杂的HfO2和PbZrTi中的至少一个。
8.一种半导体器件，包括：
多个存储器单元，所述多个存储器单元中的每一个存储器单元包括至少一个铁电晶体管FE晶体管和至少一个与所述FE晶体管耦合的选择晶体管，所述FE晶体管包括用于存储数据的铁电电容器和晶体管，所述铁电电容器包括至少一个铁电材料；和
与所述多个存储器单元耦合的多个选择线，所述铁电电容器具有不大于104nm2的面积。
9.根据权利要求8所述的半导体器件，其中所述至少一个FE晶体管由FE晶体管组成，并且其中所述至少一个选择晶体管由选择晶体管组成，所述FE晶体管的晶体管包括源极、漏极和与所述铁电电容器耦合的栅极，所述选择晶体管包括选择晶体管源极、选择晶体管漏极和选择晶体管栅极，所述存储器单元的编程端口是所述选择晶体管源极和所述选择晶体管漏极中的一个，所述选择晶体管源极和所述选择晶体管漏极中的另一个耦合到所述铁电电容器。
10.根据权利要求9所述的半导体器件，还包括：
与所述多个存储器单元耦合的多个逻辑器件，使得所述半导体器件是具有逻辑电源电压的逻辑裸芯，所述多个存储器单元是用于所述多个逻辑器件的芯上存储器，并且使用不超过所述逻辑电源电压的编程电压来编程。
11.根据权利要求9所述的半导体器件，其中所述FE晶体管是FE-FET，并且其中从金属-绝缘体-金属(MIM)电容器和集成在所述晶体管上的金属-绝缘体-半导体(MIS)电容器中选择所述铁电电容器。
12.根据权利要求9所述的半导体器件，其中所述选择晶体管是finFET。
13.根据权利要求9所述的半导体器件，其中所述多个存储器单元中的每一个存储器单元包括从所述FE晶体管的晶体管的源极和漏极中选择的读取端口。
14.一种用于操作存储器单元的方法，包括：
编程所述存储器单元，所述存储器单元包括铁电晶体管FE晶体管和与所述FE晶体管耦合的选择晶体管，所述FE晶体管包括用于存储数据的铁电电容器和晶体管，所述铁电电容器包括至少一个铁电材料，所述FE晶体管的晶体管包括源极、漏极和与所述铁电电容器耦合的栅极，所述选择晶体管包括选择晶体管源极、选择晶体管漏极和选择晶体管栅极，从所述选择晶体管源极和所述选择晶体管漏极中选择所述存储器单元的编程端口，对所述存储器单元进行编程的步骤包括：
向所述存储器单元的选择晶体管栅极提供选择信号，所述选择信号不大于逻辑电源电压；
当所述FE晶体管的晶体管的源极和漏极接地时，向所述编程端口提供编程电压，所述编程电压不大于所述逻辑电源电压；以及
在所述选择信号提供步骤和所述编程电压提供步骤之前擦除所述存储器单元，所述擦除步骤还包括向FE-FET的晶体管的源极和漏极提供高电压。
15.根据权利要求14所述的方法，还包括：
读取所述存储器单元，所述存储器单元包括从所述FE晶体管的晶体管的源极和漏极中选择的读取端口，读取所述存储器单元的步骤还包括确定所述读取端口上的电压。
16.根据权利要求14所述的方法，其中所述高电压实质上是所述逻辑电源电压。
17.根据权利要求14所述的方法，其中所述编程步骤使用非负电压。
18.根据权利要求14所述的方法，其中所述编程步骤使用至少10-4秒且不大于10-1秒的脉冲宽度。
CN201910170977.0A 2018-04-16 2019-03-07 可用于逻辑芯片存储器的基于铁电的存储器单元 Active CN110391239B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862658545P 2018-04-16 2018-04-16
US62/658,545 2018-04-16
US16/142,954 US10679688B2 (en) 2018-04-16 2018-09-26 Ferroelectric-based memory cell usable in on-logic chip memory
US16/142,954 2018-09-26

Publications (2)

Publication Number Publication Date
CN110391239A CN110391239A (zh) 2019-10-29
CN110391239B true CN110391239B (zh) 2023-11-28

Family

ID=68161863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910170977.0A Active CN110391239B (zh) 2018-04-16 2019-03-07 可用于逻辑芯片存储器的基于铁电的存储器单元

Country Status (3)

Country Link
US (1) US10679688B2 (zh)
KR (1) KR20190130460A (zh)
CN (1) CN110391239B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020100777A1 (de) 2019-08-30 2021-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Analoge nichtflüchtige Speichervorrichtung unter Verwendung eines polyferroelektrischen Films mit zufälligen Polarisationsrichtungen
US11380708B2 (en) * 2019-08-30 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Analog non-volatile memory device using poly ferroelectric film with random polarization directions
US10944404B1 (en) 2019-12-27 2021-03-09 Kepler Computing, Inc. Low power ferroelectric based majority logic gate adder
US11018672B1 (en) * 2019-12-27 2021-05-25 Kepler Computing Inc. Linear input and non-linear output majority logic gate
CN111162120A (zh) * 2019-12-27 2020-05-15 中国科学院微电子研究所 一种存储器件、存储器及其制作方法、电子设备和芯片
US11283453B2 (en) 2019-12-27 2022-03-22 Kepler Computing Inc. Low power ferroelectric based majority logic gate carry propagate and serial adder
US11374574B2 (en) 2019-12-27 2022-06-28 Kepler Computing Inc. Linear input and non-linear output threshold logic gate
US11507301B2 (en) * 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
DE102020203024A1 (de) * 2020-03-10 2021-09-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Widerstandsnetzwerk
US11322505B2 (en) * 2020-06-30 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric random access memory devices and methods
US11165430B1 (en) 2020-12-21 2021-11-02 Kepler Computing Inc. Majority logic gate based sequential circuit
US11381244B1 (en) 2020-12-21 2022-07-05 Kepler Computing Inc. Low power ferroelectric based majority logic gate multiplier
US11418197B1 (en) 2021-05-21 2022-08-16 Kepler Computing Inc. Majority logic gate having paraelectric input capacitors and a local conditioning mechanism
US11290111B1 (en) 2021-05-21 2022-03-29 Kepler Computing Inc. Majority logic gate based and-or-invert logic gate with non-linear input capacitors
KR20230016392A (ko) 2021-07-26 2023-02-02 현대자동차주식회사 2단자 메모리 소자, 그것의 제조 방법 및 2단자 메모리 소자를 포함하는 반도체 소자
US11303280B1 (en) 2021-08-19 2022-04-12 Kepler Computing Inc. Ferroelectric or paraelectric based sequential circuit
KR20230052647A (ko) * 2021-10-13 2023-04-20 삼성전자주식회사 메모리 소자
US11664370B1 (en) 2021-12-14 2023-05-30 Kepler Corpating inc. Multi-function paraelectric threshold gate with input based adaptive threshold
US11705905B1 (en) 2021-12-14 2023-07-18 Kepler Computing, Inc. Multi-function ferroelectric threshold gate with input based adaptive threshold
US11716085B1 (en) 2021-12-23 2023-08-01 Kepler Computing, Inc. Pull-up and pull-down networks controlled asynchronously by threshold gate logic
US11855627B1 (en) 2022-01-13 2023-12-26 Kepler Computing Inc. Asynchronous consensus circuit using multi-function threshold gate with input based adaptive threshold
KR20230131134A (ko) 2022-03-04 2023-09-12 서울대학교산학협력단 강유전체 기반의 시냅스 소자 및 시냅스 소자의 동작 방법, 상기 시냅스 소자를 기반으로 한 3d 시냅스 소자 스택
US11750197B1 (en) 2022-04-20 2023-09-05 Kepler Computing Inc. AND-OR-invert logic based on a mix of majority OR minority logic gate with non-linear input capacitors and other logic gates
US11765908B1 (en) 2023-02-10 2023-09-19 Kepler Computing Inc. Memory device fabrication through wafer bonding

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104134456A (zh) * 2014-06-30 2014-11-05 上海集成电路研发中心有限公司 一种stt-mram存储单元
CN107533860A (zh) * 2015-05-28 2018-01-02 英特尔公司 具有非易失性留存的基于铁电的存储器单元
US9899085B1 (en) * 2016-12-29 2018-02-20 AUCMOS Technologies USA, Inc. Non-volatile FeSRAM cell capable of non-destructive read operations

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424975A (en) 1993-12-30 1995-06-13 Micron Technology, Inc. Reference circuit for a non-volatile ferroelectric memory
JPH11261017A (ja) 1998-03-16 1999-09-24 Fujitsu Ltd 半導体記憶装置
JP3662163B2 (ja) 2000-03-06 2005-06-22 シャープ株式会社 強誘電体メモリ及びその駆動方法
US6744087B2 (en) 2002-09-27 2004-06-01 International Business Machines Corporation Non-volatile memory using ferroelectric gate field-effect transistors
WO2005015653A1 (en) 2003-08-07 2005-02-17 The University Of Sheffield Field effect transistor
KR100849794B1 (ko) 2007-07-04 2008-07-31 주식회사 하이닉스반도체 강유전체 소자를 적용한 반도체 메모리 장치
US7848131B2 (en) 2008-10-19 2010-12-07 Juhan Kim High speed ferroelectric random access memory
US8753952B2 (en) * 2011-09-08 2014-06-17 Texas Instruments Incorporated Integrated circuit with integrated decoupling capacitors
JP6142710B2 (ja) * 2013-07-24 2017-06-07 富士通セミコンダクター株式会社 半導体装置及びその設計方法
US9368182B2 (en) 2013-12-09 2016-06-14 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Memory cell
JP2015149354A (ja) * 2014-02-05 2015-08-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2016081549A (ja) 2014-10-17 2016-05-16 ローム株式会社 半導体記憶装置
TWI611515B (zh) * 2016-11-15 2018-01-11 National Taiwan Normal University 採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法
US10937783B2 (en) * 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10319725B2 (en) * 2016-12-27 2019-06-11 Micron Technology, Inc. Memory arrays

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104134456A (zh) * 2014-06-30 2014-11-05 上海集成电路研发中心有限公司 一种stt-mram存储单元
CN107533860A (zh) * 2015-05-28 2018-01-02 英特尔公司 具有非易失性留存的基于铁电的存储器单元
US9899085B1 (en) * 2016-12-29 2018-02-20 AUCMOS Technologies USA, Inc. Non-volatile FeSRAM cell capable of non-destructive read operations

Also Published As

Publication number Publication date
CN110391239A (zh) 2019-10-29
US10679688B2 (en) 2020-06-09
US20190318775A1 (en) 2019-10-17
KR20190130460A (ko) 2019-11-22

Similar Documents

Publication Publication Date Title
CN110391239B (zh) 可用于逻辑芯片存储器的基于铁电的存储器单元
CN108140415B (zh) 布置在具有垂直控制栅极的堆叠的水平有源带中的多栅极nor闪存薄膜晶体管串
JP4849817B2 (ja) 半導体記憶装置
US7898009B2 (en) Independently-double-gated transistor memory (IDGM)
JP2596695B2 (ja) Ｅｅｐｒｏｍ
US6646300B2 (en) Semiconductor memory device
JP6105197B2 (ja) 半導体メモリ装置
US20140355333A1 (en) Semiconductor memory device and driving method thereof
US20060086966A1 (en) Memory device comprising single transistor having functions of RAM and ROM and methods for operating and manufacturing the same
JP2009260364A (ja) 半導体記憶装置
JP2005514775A (ja) 微分負性抵抗電界効果トランジスタを用いたメモリセル
CN114446348B (zh) 存储器单元布置及其方法
Siddiqi Dynamic RAM: technology advancements
US20030235066A1 (en) Ferroelectric write once read only memory for archival storage
US11854663B2 (en) Memory circuit and method of operating same
US6900064B2 (en) Method for manufacturing NAND type nonvolatile ferroelectric memory cell
Nii et al. A cost-effective embedded nonvolatile memory with scalable LEE Flash®-G2 SONOS for secure IoT and computing-in-memory (CiM) applications
US10153381B1 (en) Memory cells having an access gate and a control gate and dielectric stacks above and below the access gate
JP6069054B2 (ja) 不揮発性半導体記憶装置
Hirose et al. 1-Mbit 3D DRAM Using a Monolithically Stacked Structure of a Si CMOS and Heterogeneous IGZO FETs
US20240206187A1 (en) Non-volatile memory device and its operating method
TWI760122B (zh) 多閘極鐵電記憶體以及記憶體陣列裝置
KR20240095043A (ko) 비휘발성 메모리 장치 및 이의 동작 방법
Tran Beyond nanoscale DRAM and FLASH challenges and opportunities for research in emerging memory devices
TW200533069A (en) Combination field programmable gate array allowing dynamic reprogrammability

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant