CN110383480B - 摄像元件 - Google Patents

摄像元件 Download PDF

Info

Publication number
CN110383480B
CN110383480B CN201880014282.7A CN201880014282A CN110383480B CN 110383480 B CN110383480 B CN 110383480B CN 201880014282 A CN201880014282 A CN 201880014282A CN 110383480 B CN110383480 B CN 110383480B
Authority
CN
China
Prior art keywords
pixel
charge storage
unit
storage unit
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880014282.7A
Other languages
English (en)
Other versions
CN110383480A (zh
Inventor
町田贵志
吉田辽人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN110383480A publication Critical patent/CN110383480A/zh
Application granted granted Critical
Publication of CN110383480B publication Critical patent/CN110383480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本技术涉及能够降低PLS同时抑制灵敏度降低的成像元件。成像元件在像素内包括：半导体衬底；形成在半导体衬底中的光电转换单元；第一电荷存储单元，存储由光电转换单元产生的电荷；以及第一传输门单元，形成在半导体衬底在光入射表面的相对侧上的相对表面上，并且用于将电荷从光电转换单元传输到第一电荷存储单元。第一传输门单元包括嵌入在第一沟槽中的第一电极，第一沟槽从半导体衬底的相对表面形成在半导体衬底中。光电转换单元包括：第一电极；以及围绕第一电极的***的至少一部分的第二电极。例如，本技术可以应用于CMOS图像传感器。

Description

摄像元件
技术领域
本技术涉及成像元件，并且更具体地涉及被配置为降低寄生光灵敏度(parasiticlight sensitivity,PLS)的成像元件。
背景技术
在具有全局快门功能的CMOS图像传感器中，在曝光时段期间在光电转换单元中产生的电荷被同时传输到设置在各个像素中的电荷存储单元中的所有像素并由其保持。随后，顺序地读出电荷存储单元中保持的电荷。
这里，在电荷存储单元中保持电荷的同时，通过入射在电荷存储单元上的寄生光产生除了从光电转换单元传输的电荷之外的噪声。因此，在具有全局快门功能的CMOS图像传感器中，降低PLS(对寄生光的灵敏度)是重要的。
传统上，为了降低PLS，已经采取措施来实现布线层的布局，以便屏蔽电荷存储单元的上层或者在电荷存储单元的正上方提供专用的遮光金属。然而，尽管该措施可以容易地应用于其中光从布线层侧入射的前照式CMOS图像传感器，但是难以应用于其中布线层设置在光入射表面的相对侧的背照式CMOS图像传感器。
针对该问题，提出了一种传统的背照式CMOS图像传感器的配置，其包括在入射表面的相对侧上的半导体衬底的前表面附近的电荷存储单元，其中遮光膜设置在入射表面上并且在从入射表面雕刻的沟槽内的遮光膜围绕电荷存储单元，从而抑制寄生光入射到电荷存储单元(例如，参见专利文献1)。
引用列表
专利文献
专利文献1：日本专利申请公开No.2014-96490。
发明内容
本发明要解决的问题：
这里，电荷存储单元的饱和电荷量、PLS和光灵敏度处于折衷关系。例如，当增加电荷存储单元的面积以增加电荷存储单元的饱和电荷量时，也需要增加遮光膜的面积。然而，增加遮光膜的面积会使光电转换单元的开口变窄，导致光灵敏度降低。另一方面，减小遮光膜的面积以增加光灵敏度会使PLS恶化。
鉴于此，本技术旨在降低PLS同时抑制灵敏度的降低。
问题的解决方案
根据本技术的第一方面的成像元件在像素内包括：半导体衬底；形成在半导体衬底中的光电转换单元；第一电荷存储单元，存储由光电转换单元产生的电荷；以及第一传输门单元，形成在半导体衬底在光入射表面的相对侧上的相对表面上，并且用于将电荷从光电转换单元传输到第一电荷存储单元，其中第一传输门单元包括嵌入在第一沟槽中的第一电极，第一沟槽从半导体衬底的相对表面形成在半导体衬底中，并且光电转换单元包括第一电极和围绕第一电极的***的至少一部分的第二电极。
允许进一步提供遮光膜，该遮光膜覆盖第二电极的面对半导体衬底的入射表面的底表面，该遮光膜设置在半导体衬底的入射表面上。
遮光膜可以覆盖第二电极的侧表面的至少一部分。
允许在半导体衬底的相对表面与光电转换单元在光入射表面的相对侧上的相对表面之间具有预定距离或更大距离。
第二电极的底表面可以设置在比光电转换单元的相对表面更靠近半导体衬底的相对表面的位置处。
第一传输门单元还可以包括嵌入在第二沟槽中的第三电极，第二沟槽从半导体衬底的相对表面形成在半导体衬底中，并且第三电极连接到光电转换单元。
第一电极和第二电极可以设置在半导体衬底的相对表面和光电转换单元的相对表面之间。
第一传输门单元可以包括嵌入在多个第一沟槽中的多个第一电极，多个第一沟槽从半导体衬底的相对表面形成在半导体衬底中，并且光电转换单元可以包括多个第一电极和围绕多个第一电极中的每一者的***的多个第二电极。
第二电荷存储单元以及形成在半导体衬底的相对表面上并用于将电荷从第一电荷存储单元传输到第二电荷存储单元的第二传输门单元可以设置在像素内，第二传输门单元可以包括嵌入在第三沟槽中的第四电极，第三沟槽从半导体衬底的相对表面形成在半导体衬底中，并且光电转换单元可以包括第四电极和围绕第四电极的***的至少一部分的第五电极。
可以在半导体衬底的入射表面上进一步设置遮光膜，该遮光膜覆盖第二电极的面对半导体衬底的入射表面的底表面并且覆盖第五电极的面对半导体衬底的入射表面的底表面。
遮光膜可以覆盖第二电极的侧表面的至少一部分和第五电极的侧表面的至少一部分。
根据本技术的第二方面的成像元件包括：半导体衬底；第一光电转换单元，形成在第一像素中的半导体衬底中，第一像素检测第一颜色的光；第一电荷存储单元，存储由第一光电转换单元产生的电荷；第一传输门单元，形成在半导体衬底在光入射表面的相对侧上的相对表面上，并且用于将电荷从第一光电转换单元传输到第一电荷存储单元；第二光电转换单元，形成在第二像素内的半导体衬底中，第二像素检测与第一颜色不同的第二颜色的光；第二电荷存储单元，存储由第二光电转换单元产生的电荷；以及第二传输门单元，形成在半导体衬底的相对表面上，并且用于将电荷从第二光电转换单元传输到第二电荷存储单元，其中第一电荷存储单元和第二电荷存储单元布置在第一像素中，位于半导体衬底的相对表面和第一光电转换单元在光入射表面的相对侧上的相对表面之间。
可以将第一颜色的波长设置为比第二颜色的波长短，并且可以将第一光电转换单元设置为比第二光电转换单元薄。
可以在检测蓝光的第三像素内进一步提供：形成在半导体衬底中的第三光电转换单元；第三电荷存储单元，存储由第三光电转换单元产生的电荷；以及第三传输门单元，形成在半导体衬底的相对表面上，并且用于将电荷从第三光电转换单元传输到第三电荷存储单元，其中可以配置为使得第一颜色为绿色，第二颜色为红色，第一电荷存储单元和第二电荷存储单元沿预定方向布置在与第二像素相邻的第一像素中，位于半导体衬底的相对表面与第一光电转换单元的相对表面之间，第一电荷存储单元和第三电荷存储单元沿预定方向布置在与第三像素相邻的第一像素中，位于半导体衬底的相对表面与第一光电转换单元的相对表面之间。
第一至第三像素可以按拜耳阵列布置。
第一颜色可以是蓝色，并且第二颜色可以是红色或绿色。
可以在第一像素内提供设置在半导体衬底的相对表面和第一光电转换单元的相对表面之间的第四电荷存储单元。
可以将基于第一电荷存储单元的电荷和第四电荷存储单元的电荷之间的差的信号设置为第一像素的信号，并且将基于第二电荷存储单元的电荷和第四电荷存储单元的电荷之间的差的信号设置为第二像素的信号。
根据本技术的第三方面的成像元件在像素内包括：半导体衬底；形成在半导体衬底中的光电转换单元；电荷存储单元，设置在半导体衬底在光入射表面的相对侧上的相对表面与光电转换单元在光入射表面的相对侧上的相对表面之间，并且被配置为存储在光电转换单元中产生的电荷；以及传输门单元，形成在半导体衬底的相对表面上，并且用于将电荷从光电转换单元传输到电荷存储单元，其中，基于在从存储在光电转换单元中的电荷传输到电荷存储单元的点经过预定的第一时段之后从电荷存储单元读出的电荷与在从复位电荷存储单元的点经过预定的第二时段之后从电荷存储单元读出的电荷之间的差的信号被设置为像素的信号。
第一时段的长度可以等于第二时段的长度。
在本技术的第一方面中，使用第一传输门单元将由光电转换单元产生的电荷传输到第一电荷存储单元并存储在第一电荷存储单元中。
根据本技术的第二方面，使用第一传输门单元将由第一光电转换单元产生的电荷传输到第一电荷存储单元并存储在第一电荷存储单元中，并且使用第二传输门单元将由第二光电转换单元产生的电荷传输到第二电荷存储单元并存储在第二电荷存储单元中。
在本技术的第三方面中，基于在从存储在光电转换单元中的电荷传输到电荷存储单元的点经过预定的第一时段之后从电荷存储单元读出的电荷与在从复位电荷存储单元的点经过预定的第二时段之后从电荷存储单元读出的电荷之间的差的信号被设置为像素的信号。
本发明的有益效果
根据本技术的第一方面至第三方面，可以降低PLS同时抑制灵敏度的降低。
注意，这里描述的效果是非限制性的。效果可以是本公开中描述的任何效果。
附图说明
图1是示出根据本技术的第一实施例的CMOS图像传感器的配置的概要的***配置图。
图2是示出根据本技术的第一实施例的CMOS图像传感器的另一***配置的***配置图(部分1)。
图3是示出根据本技术的第一实施例的CMOS图像传感器的另一***配置的***配置图(部分2)。
图4是示出根据本技术的第一实施例的单位像素的配置示例的电路图。
图5是示意性地示出图4的单位像素的配置示例的平面图。
图6是示意性地示出图4的单位像素的配置示例的截面图。
图7是示出图4的单位像素的操作的时序图。
图8是示意性地示出本技术的第一实施例中的单位像素的第一修改的截面图。
图9是示意性地示出本技术的第一实施例中的单位像素的第二修改的截面图。
图10是示意性地示出本技术的第一实施例中的单位像素的第三修改的截面图。
图11是示意性地示出本技术的第一实施例中的单位像素的第四修改的截面图。
图12是示意性地示出本技术的第一实施例中的单位像素的第五修改的截面图。
图13是示意性地示出本技术的第一实施例中的单位像素的第六修改的截面图。
图14是示意性地示出本技术的第一实施例中的单位像素的第七修改的截面图。
图15是示意性地示出本技术的第一实施例中的单位像素的第八修改的截面图。
图16是示意性地示出本技术的第一实施例中的单位像素的第九修改的截面图。
图17是示意性地示出本技术的第一实施例中的单位像素的第十修改的截面图。
图18是示意性地示出本技术的第一实施例中的单位像素的第十一修改的截面图。
图19是示意性地示出本技术的第一实施例中的单位像素的第十二修改的截面图。
图20是示意性地示出本技术的第一实施例中的单位像素的第十三修改的截面图。
图21是示出根据本技术的第二实施例的单位像素的配置示例的电路图。
图22是示意性地示出图21的单位像素的配置示例的平面图。
图23是示意性地示出图21的单位像素的配置示例的截面图。
图24是示出图21的单位像素的操作的时序图。
图25是示意性地示出本技术的第二实施例中的单位像素的第一修改的截面图。
图26是示意性地示出本技术的第二实施例中的单位像素的第二修改的截面图。
图27是示意性地示出本技术的第三实施例中的像素阵列单元的配置示例的视图。
图28是示意性地示出本技术的第三实施例中的单位像素的配置示例的截面图。
图29是示意性地示出本技术的第三实施例中的像素阵列单元的第一修改的视图。
图30是示意性地示出本技术的第三实施例中的像素阵列单元的第二修改的视图。
图31是示意性地示出设置在图30的像素阵列单元中的单位像素的配置示例的截面图。
图32是示意性地示出本技术的第三实施例中的像素阵列单元的第三修改的视图。
图33是示意性地示出设置在图32的像素阵列单元中的单位像素的配置示例的截面图。
图34是示意性地示出本技术的第四实施例中的像素阵列单元的配置示例的视图。
图35是示意性地示出设置在图34的像素阵列单元中的单位像素的配置示例的截面图。
图36是示出图35的单位像素的操作的时序图。
图37是示出图35的单位像素的操作的时序图。
图38是示出图35的单位像素的操作的时序图。
图39是示出成像设备的使用示例的视图。
图40是示出电子设备的配置示例的框图。
具体实施方式
在下文中，将参考附图详细描述本发明的实施例(下文中，一个或多个实施例)。请注意，描述将按以下顺序呈现。
1.第一实施例(由沟槽电容器配置的电荷存储单元的示例)
2.第一实施例的修改
3.第二实施例(提供两个电荷存储单元的示例)
4.第二实施例的修改
5.第三实施例(在一些像素中堆叠光电转换单元和电荷存储单元的示例)
6.第三实施例的修改
7.第四实施例(在所有像素中堆叠光电转换单元和电荷存储单元的示例)
8.其他修改
9.成像元件的应用示例
<1.第一实施例>
首先，将参考图1至图7描述本技术的第一实施例。
[基本***配置]
图1是示出应用本技术的成像元件(例如，作为X-Y地址***成像元件的类型的CMOS图像传感器)的配置的概要的***配置图。这里，CMOS图像传感器是通过应用或部分使用CMOS工艺而创建的图像传感器。
根据本应用示例的CMOS图像传感器10包括：形成在半导体衬底(芯片)(未示出)上的像素阵列单元11；以及***电路单元，该***电路单元被集成在与包括像素阵列单元11的衬底相同或不同的半导体衬底上。***电路单元包括例如垂直驱动单元12、列处理单元13、水平驱动单元14和***控制单元15。
CMOS图像传感器10还包括信号处理单元18和数据存储单元19。信号处理单元18和数据存储单元19可以安装在与CMOS图像传感器10相同的衬底上，或者可以设置在与CMOS图像传感器10不同的衬底上。此外，信号处理单元18和数据存储单元19中的每一个的处理可以由设置在与CMOS图像传感器10不同的衬底上的外部信号处理单元执行，例如，通过数字信号处理器(DSP)电路或通过软件执行。
像素阵列单元11具有这样的配置，其中包括根据接收光量产生和存储电荷的光电转换单元的单位像素(下文中，可以简称为像素)在行方向和列方向上(即按矩阵)二维地布置。这里，行方向指的是像素行的像素布置方向(即，水平方向)，而列方向指的是像素列的像素布置方向(即，垂直方向)。稍后将描述单位像素的具体电路配置和像素结构的细节。
关于像素阵列单元11中的像素布置矩阵，对于每个像素行，像素驱动线16在行方向上布线，而对于每个像素列，垂直信号线17在列方向上布线。像素驱动线16发送用于在从像素读出信号时执行驱动的驱动信号。虽然图1示出了像素驱动线16具有单个线的情况，但线的数量不限于一个。像素驱动线16的一端连接到与垂直驱动单元12的每行对应的输出端。
垂直驱动单元12包括移位寄存器、地址解码器等，并且对于所有像素或者以行为单位等同时驱动像素阵列单元11的每个像素。即，垂直驱动单元12与控制垂直驱动单元12的***控制单元15一起具有作为控制像素阵列单元11的每个像素的操作的驱动单元的配置。尽管省略了特定配置的图示，但是在典型情况下，垂直驱动单元12具有包括两个扫描***(即读出扫描***和平扫(sweep)扫描***)的配置。
读出扫描***以行为单位顺序地选择和扫描像素阵列单元11的单位像素，以便从单位像素中读出信号。从单位像素读出的信号是模拟信号。平扫扫描***在对应于曝光时段的时间的读出扫描之前将平扫扫描应用到由读出扫描***对其执行读出扫描的读出行上。
平扫扫描***的平扫扫描被执行以从读出行中的单位像素的光电转换单元扫除不必要的电荷，从而复位光电转换单元。此外，通过该平扫扫描***扫除(复位)不必要的电荷导致所谓的电子快门操作。这里，电子快门操作指的是丢弃光电转换单元的电荷并开始新的曝光(开始存储电荷)的操作。
由读出扫描***通过读出操作读出的信号对应于在读出操作或就在读出操作之前的电子快门操作之后接收的光量。此外，从紧接在前的读出操作的读出定时或者电子快门操作的平扫定时到当前读出操作的读出定时的时段是单位像素中的电荷的曝光时段。
从垂直驱动单元12选择性扫描的像素行的每个单位像素输出的信号通过每个像素列的每个垂直信号线17输入到列处理单元13。对于像素阵列单元11的每个像素列，列处理单元13对通过垂直信号线17从所选行的每个单位像素输出的信号执行预定信号处理，并且与此一起，暂时保持信号处理后的像素信号。
具体地，列处理单元13执行信号处理，其至少包括诸如相关双采样(CDS)处理或双数据采样(DDS)处理的噪声去除处理。例如，CDS处理对于去除像素特定的固定模式噪声(例如像素中的放大晶体管的复位噪声和阈值变化)是有效的。除了噪声去除处理之外，列处理单元13可以包括模数(AD)转换功能，并且例如可以将模拟像素信号转换为数字信号并输出。
水平驱动单元14包括移位寄存器、地址解码器等，并顺序地选择与列处理单元13的像素列对应的单元电路。随着水平驱动单元14的选择性扫描，列处理单元13顺序地输出经过每个单元电路的信号处理的像素信号。
***控制单元15包括定时产生器，其产生各种定时信号等，并且基于由定时产生器产生的各种定时来控制垂直驱动单元12、列处理单元13和水平驱动单元14等的驱动。
信号处理单元18至少包括算术处理功能，并对从列处理单元13输出的像素信号执行诸如算术处理的各种信号处理。数据存储单元19临时存储信号处理单元18中的信号处理所需的数据。
[其他***配置]
应用本技术的CMOS图像传感器10不限于上述***配置。以下***配置可以实现为如下所述的另一***配置。
例如，如图2中所示，可以提供具有下述***配置的CMOS图像传感器10A：在该***配置中，数据存储单元19布置在列处理单元13的下游，并且从列处理单元13输出的像素信号经由数据存储单元19被提供给信号处理单元18。
此外，如图3所示，可以提供具有下述***配置的CMOS图像传感器10B：在该***配置中，列处理单元13包括对像素阵列单元11的每列或多列执行AD转换的AD转换功能，并且在该***配置中，数据存储单元19和信号处理单元18相对于列处理单元13并行安装。
[像素100的电路配置]
图4是示出布置在图1至图3的像素阵列单元11中的像素100的配置示例的电路图。
像素100包括光电转换单元101、存储器传输门单元102、电荷存储单元103、FD传输门单元104、浮动扩散(FD)单元105、复位门单元106、放大晶体管107、选择晶体管108和电荷放电门单元109。
此外，关于像素100，例如，对于每个像素行布线多条信号线，如图1中的像素驱动线16。另外，经由多条信号线从图1的垂直驱动单元12提供驱动信号TG1、TG2、RST、SEL和SHG。这些驱动信号是这样的信号：其中高电平(例如，电源电压VDD)状态是活动的(active)，而低电平(例如，电源电压VSS)状态是不活动的(inactive)，因为像素100的每个晶体管是NMOS晶体管。
注意，在下文中，驱动信号到活动状态的转变也将被称为导通驱动信号，并且驱动信号到不活动状态的转变也被称为关断驱动信号。
光电转换单元101包括例如PN结的光电二极管。光电转换单元101产生并存储与接收的光量对应的电荷。
存储器传输门单元102连接在光电转换单元101和电荷存储单元103之间。驱动信号TG1被施加到存储器传输门单元102的栅极。当驱动信号TG1导通时，存储器传输门单元102变得导电，并且存储在光电转换单元101中的电荷经由存储器传输门单元102传输到电荷存储单元103。
电荷存储单元103包括例如电容器，并且临时存储从光电转换单元101传输的电荷。
FD传输门单元104连接在电荷存储单元103和FD单元105之间。驱动信号TG2被施加到FD传输门单元104的栅极。当驱动信号TG2导通时，FD传输门单元104变得导电，然后，存储在电荷存储单元103中的电荷经由FD传输门单元104传输到FD单元105。
FD单元105将电荷转换为电压信号并输出该信号。
复位门单元106连接在作为像素100的正电源的电源VDD和FD单元105之间。驱动信号RST被施加到复位门单元106的栅极。当信号RST导通时，复位门单元106变得导电，然后，FD单元105的电位被复位为电源电压VDD的电平。
放大晶体管107将其栅极连接到FD单元105并且将其漏极连接到电源VDD，并且用作读出电路的输入单元，读出电路(即，源极跟随器电路)用于读出FD部分105中保持的电荷。也就是说，放大晶体管107将其源极经由选择晶体管108连接到垂直信号线17，从而与连接到垂直信号线17的一端的恒流源110一起构成源极跟随器电路。
选择晶体管108连接在放大晶体管107的源极和垂直信号线17之间。驱动信号SEL被施加到选择晶体管108的栅极。当驱动信号SEL导通时，选择晶体管108变得导电，然后选择像素100。通过该操作，从放大晶体管107输出的像素信号经由选择晶体管108输出到垂直信号线17。
电荷放电门单元109连接在电源VDD和光电转换单元101之间。驱动信号SHG被施加到电荷放电门单元109的栅极。当驱动信号SHG导通时，电荷放电门单元109变得导电。随后，光电转换单元101的电荷被放电，并且光电转换单元101被复位。
注意，在下文中，每个栅极单元或每个晶体管到导电状态的转变也将被称为导通每个栅极单元或每个晶体管，并且每个栅极单元或每个晶体管到非导电状态的转变也将被称为关断每个栅极单元或每个晶体管。
接下来，将参考图5和图6描述像素100的配置示例。图5是示意性地示出像素100的配置示例的平面图。注意，图5省略了布线层的图示。图6示意性地示出了图5的A-A'方向上的像素100的横截面。
注意，在下文中，图6中的垂直方向被定义为像素100的垂直方向，图6中的上侧被定义为像素100的上侧，并且下侧被定义为像素100的下侧。此外，在下文中，在像素100的水平方向(平面方向)上，图5中的垂直方向被定义为像素100的垂直方向，并且水平方向被定义为像素100的水平方向。
首先，将主要参考图5描述像素100在水平方向上的布置。
像素100的大部分被光电转换单元101占据。
在光电转换单元101的右侧，存储器传输门单元102的栅极102A、FD传输门单元104的栅极104A、触点123、复位门单元106的栅极106A、触点125和放大晶体管107的栅极107A、选择晶体管108的栅极108A以及触点128在垂直方向上布置成一行。栅极102A与光电转换单元101部分重叠。此外，电荷放电门单元109的栅极109A设置在栅极102A到触点128的列的左侧并且在栅极106A和栅极107A之间。栅极109A与光电转换单元101部分重叠。
触点121、122、124、126、127和129分别连接到栅极102A、104A、106A、107A、108A和109A的上表面。触点123连接到FD单元105(未示出)。触点125连接到电源VDD(未示出)。触点128连接到选择晶体管108的源极。
触点130设置在图中的光电转换单元101的左下角。触点130连接到作为像素100的负电源的电源VSS(未示出)。
接下来，将参考图6主要描述图5中的A-A'方向上像素100在垂直方向上的布置。
注意，图中的符号“P”和“N”分别表示P型半导体区域和N型半导体区域。此外，符号“P+”、“P-”、“N+”和“N-”的末端的“+”或“-”表示P型半导体区域和N型半导体区域的杂质浓度。此外，“+”的数量越大，杂质浓度越高，并且“-”的数量越大，杂质浓度越低。这同样适用于随后的附图。
此外，在图6中，图中的左侧被定义为像素100的左侧，并且右侧被定义为像素100的右侧。然而，由于图6是沿图5的A-A'方向截取的，在实践中不限于左侧或右侧。这同样适用于随后的横截面视图。
在像素100中，光从半导体衬底(P型阱层)151的后表面(入射表面)侧入射，并且布线层堆叠在半导体衬底151的入射表面的相对侧上的前表面(相对表面)上。因此，包括像素100的CMOS图像传感器10是背照式传感器。
在半导体衬底151的前表面上，经由绝缘膜161设置栅极102A、栅极104A和栅极109A。作为绝缘膜161，例如使用高介电常数绝缘膜，如高k或氧化膜。如上所述，触点121连接到栅极102A的上表面，触点122连接到栅极104A的上表面，并且触点129连接到栅极109A的上表面。
在半导体衬底151的前表面附近，形成P+型半导体区域153、P-型半导体区域154、P-型半导体区域155、N+型半导体区域156、P-型半导体区域157以及N+型半导体区域158。
具体地，P+型半导体区域153设置在栅极102A的右端和栅极109A的左端之间。N型半导体区域152嵌入在P+型半导体区域153下面。N型半导体区域152和P+型半导体区域153构成包括嵌入式光电二极管的光电转换单元101。
P-型半导体区域154设置在P+型半导体区域153的左侧。P-型半导体区域154基本上占据栅极102A的右下半部分。此外，栅极102B形成为从栅极102A的下表面在半导体衬底151中垂直向下延伸。栅极102B的***覆盖有N型半导体区域159，该N型半导体区域159经由绝缘膜160作为对电极。作为绝缘膜160，例如使用高介电常数绝缘膜，如高k绝缘膜。
注意，可应用于绝缘膜160和绝缘膜161的高k材料的示例包括氮化硅(SiN)、氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化镧(La2O3)、氧化镨(Pr2O3)、氧化铈(CeO2)、氧化钕(Nd2O3)、氧化钷(Pm2O3)、氧化钐(Sm2O3)、氧化铕(Eu2O3)、氧化钆(Gd2O3)、氧化铽(Tb2O3)、氧化镝(Dy2O3)、氧化钬(Ho2O3)、氧化铥(Tm2O3)、氧化镱(Yb2O3)、氧化镥(Lu2O3)、氧化钇(Y2O3)等。
栅极102B、N型半导体区域159和绝缘膜160构成作为沟槽电容器的电荷存储单元103。通过将电荷存储单元103形成为沟槽电容器，可以减小从像素100的入射表面侧观察的电荷存储单元103的面积(N型半导体区域159的底表面的面积)。这导致入射在电荷存储单元103上的寄生光的减少，导致PLS的减小。此外，可以增加从像素100的入射表面侧观察的光电转换单元101的面积(N型半导体区域152的底表面的面积)，使得可以抑制由于电荷存储单元103的存在而导致的灵敏度的降低。
P型半导体区域155设置在栅极102A的左端和栅极104A的左端之间。
N+型半导体区域156设置在P-型半导体区域155的左侧。N+型半导体区域156构成FD单元105。
P-型半导体区域157设置在P+型半导体区域153的右侧并且在栅极109A下方。
N+型半导体区域158设置在P-型半导体区域157的右侧。N+型半导体区域158经由触点125连接到电源VDD。
[像素100的操作]
接下来，将参考图7的时序图描述像素100的操作。注意，图7示出了驱动信号SEL、RST、SHG、TG1和TG2的时序图。
注意，对于所有像素，同时执行从时间t1到时间t8的曝光时段中的处理。例如，对于像素阵列单元11的每个像素行或者对于多个像素行中的每一个，以预定的扫描顺序执行从时间t9到时间t14的读出时段中的处理。
在时间t1，驱动信号SHG关断，因此，电荷放电门单元109关断。该操作开始到光电转换单元101的电荷存储并开始曝光时段。
在时间t2，驱动信号RST导通，因此，复位门单元106导通。通过该操作，FD单元105的电位被复位为电源电压VDD的电平。
在时间t3，驱动信号TG2导通，因此，FD传输门单元104导通。通过该操作，存储在电荷存储单元103中的电荷经由FD传输门单元104、FD单元105和复位门单元106被放电到电源VDD，然后，电荷存储单元103被复位。
在时间t4，驱动信号TG2关断，因此，FD传输门单元104关断。
在时间t5，驱动信号RST关断，因此，复位门单元106关断。
在时间t6，驱动信号TG1导通，因此，存储器传输门单元102导通。通过该操作，对于所有像素同时完成曝光时段，并且在曝光时段期间存储在光电转换单元101中的电荷经由存储器传输门单元102传输到电荷存储单元103并被存储。
在时间t7，驱动信号TG1关断，因此，存储器传输门单元102关断。该操作完成了从光电转换单元101到电荷存储单元103的电荷传输。
在时间t8，驱动信号SHG导通，因此，电荷放电门单元109导通。通过该操作，光电转换单元101中剩余的电荷经由电荷放电门单元109被放电到电源VDD，并且光电转换单元101被复位。此外，在读出时段期间，光电转换单元101中产生的电荷经由电荷放电门单元109被放电到电源VDD，使得可以防止电荷流入电荷存储单元103。
在时间t9，驱动信号SEL导通，因此，选择晶体管108导通。该操作将像素100转换为选择状态。
在时间t10，驱动信号RST导通，因此，复位门单元106导通。通过该操作，FD单元105的电位被复位为电源电压VDD的电平。
在时间t11，驱动信号RST关断，因此，复位门单元106关断。
随后，在时间t11和时间t12之间，经由放大晶体管107、选择晶体管108和垂直信号线17读出基于FD单元105的电位的信号。此时读出的信号是基于FD单元105被复位的状态下的电位的P相信号。
在时间t12，驱动信号TG2导通，因此，FD传输门单元104导通。通过该操作，存储在电荷存储单元103中的电荷经由FD传输门单元104传输到FD单元105。
在时间t13，驱动信号TG2关断，因此，FD传输门单元104关断。该操作停止将电荷从电荷存储单元103传输到FD单元105。
随后，在时间t13和时间t14之间，经由放大晶体管107、选择晶体管108和垂直信号线17读出基于FD单元105的电位的信号。此时读出的信号是基于在曝光时段期间由光电转换单元101产生的电荷的D相信号。
随后，例如，列处理单元13执行DDS处理，用于计算每个像素100的D相信号和P相信号之间的差，以便去除每个像素100特有的固定模式噪声。
在时间t14，驱动信号SEL关断，因此，选择晶体管108关断。该操作结束像素100的读出时段。
[电荷存储单元103的制造方法]
接下来，将描述用于制造电荷存储单元103的方法。
首先，将描述第一制造方法。
首先，通过在要形成N型半导体区域159的位置处的离子注入形成N型半导体区域。
接下来，在N型半导体区域中形成用于形成栅极102B的沟槽。
接下来，执行离子注入以将P型杂质注入到沟槽的侧壁中以进行钉扎。
接下来，在沟槽的侧壁上形成绝缘膜160之后，将栅极102B嵌入沟槽中。
接下来，将描述第二制造方法。
首先，在要形成栅极102B的位置处形成沟槽。
接下来，通过离子注入在沟槽周围形成N型半导体区域159。此外，执行离子注入以将P型杂质注入到沟槽的侧壁中以进行钉扎。
接下来，在沟槽的侧壁上形成绝缘膜160之后，将栅极102B嵌入沟槽中。
接下来，将描述第三制造方法。
首先，在要形成N型半导体区域159的位置处形成沟槽。
接下来，通过固相扩散工艺在沟槽的侧壁和底表面上形成N型半导体区域159。此外，为了钉扎，通过固相扩散工艺在N型半导体区域159的前表面上形成P型半导体区域(未示出)。
接下来，在沟槽的侧壁上形成绝缘膜160之后，将栅极102B嵌入沟槽中。
如上所述，像素100使用沟槽电容器形成电荷存储单元103，从而降低PLS并抑制灵敏度的降低。
<2.第一实施例的修改>
接下来，将参考图8至图20描述根据本技术的第一实施例的像素100的修改。
[第一修改]
图8是示意性地示出作为像素100的第一修改的像素100a的配置示例的截面图。注意，图8示意性地示出了像素100a在图5的A-A'方向上的横截面。此外，注意在该图中，与图6中的那些部分对应的部分用相同的标号表示。
像素100a与图6中的像素100不同，这在于提供了遮光膜171。
遮光膜171设置在半导体衬底151的入射表面上，以便至少覆盖面对半导体衬底151的入射表面的N型半导体区域159的整个底表面。遮光膜171抑制来自像素100a(半导体衬底151)的入射表面的入射光入射到电荷存储单元103(N型半导体区域159)上，并且降低PLS。
注意，期望遮光膜171的面积在不阻挡入射在光电转换单元101(N型半导体区域152)上的光的范围内尽可能宽。
[第二修改]
图9是示意性地示出作为像素100的第二修改的像素100b的配置示例的截面图。注意，图9示意性地示出了像素100b在图5的A-A'方向上的横截面。此外，注意在该图中，与图8中的那些部分对应的部分用相同的标号表示。
像素100b与图8的像素100a不同，这在于提供了遮光膜172。
遮光膜172形成为从遮光膜171的上表面的***部分向上延伸，并且围绕除N型半导体区域159的侧表面的上端部分之外的部分。因此，遮光膜171和遮光膜172覆盖除N型半导体区域159的上端部分和底表面之外的侧表面。该配置进一步减少了入射在电荷存储单元103(N型半导体区域159)上的寄生光，并进一步降低了PLS。
[第三修改]
图10是示意性地示出作为像素100的第三修改的像素100c的配置示例的截面图。注意，图10示意性地示出了像素100c在图5的A-A'方向上的横截面。此外，注意在该图中，与图6中的那些部分对应的部分用相同的标号表示。
在像素100c中，与图6中的像素100相比，半导体衬底151的厚度增加。换句话说，从入射表面到半导体衬底151的前表面的距离增加。
此外，像素100c与光电转换单元101的配置中的像素100不同。具体地，像素100c中的光电转换单元101配置有N型半导体区域201、P+型半导体区域202、P+型半导体区域203和P+型半导体区域204。P+型半导体区域203靠近半导体衬底151的前表面形成在P-型半导体区域154的右侧。P+型半导体区域204靠近半导体衬底151的前表面形成在P-型半导体区域157的左侧。P+型半导体区域202在与半导体衬底151的前表面在垂直方向上分开预定距离或更大距离的位置(由断开的辅助线L表示)形成在P+型半导体区域203和P+型半导体区域204之间。也就是说，P+型半导体区域202的上表面(其是光电转换单元101的入射表面的相对侧上的上表面(相对表面))与半导体衬底151的前表面在垂直方向上分开预定距离或更大距离。
N型半导体区域201形成在P-型半导体区域154和P-型半导体区域157之间。P+型半导体区域202的下表面成为N型半导体区域201的中央部分的上端。P+型半导体区域203和P+型半导体区域204的下表面成为N型半导体区域201的端部的上端。
此外，随着半导体衬底151的厚度增加，可以在垂直方向上增加栅极102B、N型半导体区域159和绝缘膜160的长度。利用这种配置，可以增加包括栅极102B、N型半导体区域159和绝缘膜160的电荷存储单元103的电容。
此外，由于半导体衬底151的前表面和P+型半导体区域202之间的区域变空，因此例如可以在该区域中布置晶体管(例如，放大晶体管107、选择晶体管108等)。这将增加像素布局的自由度，使得可以扩展光电转换单元101和电荷存储单元103的面积，并且例如可以增强像素100c的灵敏度和饱和度特性。
注意，在制造包括像素100c的CMOS图像传感器10的情况下，例如，首先形成辅助线L下方的杂质结构。随后，通过外延生长堆叠和增加构成半导体衬底151的硅层来形成辅助线L上方的部分。
[第四修改]
图11是示意性地示出作为像素100的第四修改的像素100d的配置示例的截面图。注意，图11示意性地示出了像素100d在图5的A-A'方向上的横截面。此外，注意在该图中，与图8和图18中的那些部分对应的部分用相同的标号表示。
像素100d与图10的像素100c不同，这在于与图8的像素100a类似，用于屏蔽入射在N型半导体区域159上的光的遮光膜171设置在半导体衬底151的入射表面上。该遮光膜171可以减少入射在电荷存储单元103(N型半导体区域159)上的寄生光，并且可以降低PLS。
[第五修改]
图12是示意性地示出作为像素100的第五修改的像素100e的配置示例的截面图。注意，图12示意性地示出了像素100e在图5的A-A'方向上的横截面。此外，注意在该图中，与图9和图11中的那些部分对应的部分用相同的标号表示。
像素100e与图11的像素100d不同，这在于与图9的像素100b类似，设置围绕N型半导体区域159的侧表面的遮光膜172。该遮光膜172可以进一步减少入射在电荷存储单元103(N型半导体区域159)上的寄生光，并且可以进一步降低PLS。
[第六修改]
图13是示意性地示出作为像素100的第六修改的像素100f的配置示例的截面图。注意，图13示意性地示出了像素100f在图5的A-A'方向上的横截面。此外，注意在该图中，与图12中的那些部分对应的部分用相同的标号表示。
像素100f与图12的像素100e在光电转换单元101的配置上不同。
具体地，像素100f中的光电转换单元101包括N型半导体区域251和P+型半导体区域252。
P+型半导体区域252嵌入在与像素100e的P+型半导体区域202基本相同的深度处。在P+型半导体区域252下面，嵌入N型半导体区域152。注意，P+型半导体区域252比像素100e的P+型半导体区域202宽，并且覆盖N型半导体区域251的整个上表面。
与像素100e的P-型半导体区域154相比，P-型半导体区域253在右方向上扩展并且在垂直方向上与P+型半导体区域252的左端部分重叠。P-型半导体区域253的右端部分向下延伸，以便与P+型半导体区域252的上表面的左端部分接触。
此外，栅极102C从存储器传输门单元102的栅极102A的下表面的右端附近向下延伸，以便穿透P-型半导体区域253向下延伸的部分。栅极102C穿透P+型半导体区域252，以允许其尖端到达N型半导体区域251的内部。
以这种方式，存储器传输门单元102的栅极102C形成为沟槽的形状并***到N型半导体区域251中，使得可以经由存储器传输门单元102有效地将存储在N型半导体区域251中的电荷传输到电荷存储单元103(N型半导体区域159)。
与像素100e的P-型半导体区域157相比，P-型半导体区域254在左方向上扩展并且在垂直方向上与P+型半导体区域252的右端部分重叠。P-型半导体区域254的左端部分向下延伸，以便与P+型半导体区域252的上表面的右端部分接触。
此外，栅极109B从电荷放电门单元109的栅极109A的下表面的左端附近向下延伸，以便穿透P-型半导体区域254向下延伸的部分。栅极109B穿透P+型半导体区域252，以允许其尖端到达N型半导体区域251的内部。
以这种方式，电荷放电门单元109的栅极109B形成为沟槽的形状并***到N型半导体区域251中，使得可以经由电荷放电门单元109有效地将存储在N型半导体区域251中的电荷传输到N+型半导体区域158(电源VDD)。
注意，与像素100e类似，电荷存储单元103的电容增加并且像素100f中的PLS降低。此外，在半导体衬底151的前表面和P+型半导体区域252之间形成空白区域，导致像素布局的自由度增加。
注意，例如，在图10中的像素100c和图11中的像素100d中，光电转换单元101周围的配置可以设置为类似于像素100f的配置。
[第七修改]
图14是示意性地示出作为像素100的第七修改的像素100g的配置示例的截面图。注意，图14示意性地示出了像素100g在图5的A-A'方向上的横截面。此外，注意在该图中，与图10中的那些部分对应的部分用相同的标号表示。
像素100g与图10的像素100c不同，这在于电荷存储单元103的长度在深度方向上更短。具体地，在像素100g中，栅极102B、N型半导体区域159和绝缘膜160的下端设置在半导体衬底151中的辅助线L上方。也就是说，在像素100g中，电荷存储单元103形成在半导体衬底151的辅助线L上方的区域中，并且电荷存储单元103(N型半导体区域159)的底表面在光电转换单元101(P+型半导体区域202)的上表面上方布置在更靠近半导体衬底151的前表面的位置处。
利用这种配置，增加了从半导体衬底151的入射表面到N型半导体区域159的距离，使得可以抑制入射在半导体衬底151上的光到N型半导体区域159的传输。因此，即使不使用遮光膜，也可以减少入射在电荷存储单元103(N型半导体区域159)上的寄生光并降低PLS。
[第八修改]
图15是示意性地示出作为像素100的第八修改的像素100h的配置示例的截面图。注意，图15示意性地示出了像素100h在图15的A-A'方向上的横截面。此外，注意在该图中，与图11和图14中的那些部分对应的部分用相同的标号表示。
像素100h与图14的像素100g不同，这在于与图11的像素100d类似，用于屏蔽入射在N型半导体区域159上的光的遮光膜171设置在半导体衬底151的入射表面上。该遮光膜171可以减少入射在电荷存储单元103(N型半导体区域159)上的寄生光，并且可以降低PLS。
[第九修改]
图16是示意性地示出作为像素100的第九修改的像素100i的配置示例的截面图。注意，图16示意性地示出了像素100i在图5的A-A'方向上的横截面。此外，注意在该图中，与图12和图15中的那些部分对应的部分用相同的标号表示。
像素100i与图15的像素100j不同，这在于与图12的像素100e类似，设置围绕N型半导体区域159的侧表面的遮光膜172。该遮光膜172可以进一步减少入射在电荷存储单元103(N型半导体区域159)上的寄生光，并且可以进一步降低PLS。
[第十修改]
图17是示意性地示出作为像素100的第十修改的像素100j的配置示例的截面图。注意，图17示意性地示出了像素100j在图5的A-A'方向上的横截面。此外，注意在该图中，与图13中的那些部分对应的部分用相同的标号表示。
像素100j与图16中的像素100i不同，这在于光电转换单元101周围的配置类似于图13中的光电转换单元100f的配置。
注意，例如，在图14中的像素100g和图15中的像素100h中，光电转换单元101周围的配置可以设置为类似于像素100j的配置。
[第十一修改]
图18是示意性地示出作为像素100的第十一修改的像素100k的配置示例的截面图。注意，图18示意性地示出了像素100k在图5的A-A'方向上的横截面。此外，注意在该图中，与图14中的那些部分对应的部分用相同的标号表示。
像素100k与图14的像素100g在光电转换单元101的配置上不同。
具体地，构成光电转换单元101的N型半导体区域301延伸到电荷存储单元103的下侧。也就是说，与图14中的像素100g的N型半导体区域201相比，N型半导体区域301在辅助线L下方的区域中在水平方向上延伸到栅电极104A的左端附近。此外，在N型半导体区域301的比N型半导体区域201宽的区域的上表面上，形成P+型半导体区域302。因此，构成电荷存储单元103的栅极102B、N型半导体区域159和绝缘膜160布置在半导体衬底151的前表面和光电转换单元101(P+型半导体区域302)的上表面之间。
利用这种配置，首先通过光电转换单元101对从半导体衬底151的入射表面沿N型半导体区域159的方向入射的光进行光电转换，使得可以在不提供遮光膜的情况下抑制光入射到N型半导体区域159。
此外，可以增加光电转换单元101(N型半导体区域301)的光接收区域，从而提高灵敏度。
注意，例如，取决于N型半导体区域301的厚度，具有长波长的光(例如红外光)可以到达N型半导体区域159而不被N型半导体区域301吸收。为了克服这一点，例如，通过在相对于半导体衬底151的入射表面设置在对象侧的光学***(未示出)中提供红外切断滤光器，可以防止具有长波长的光(例如红外光)入射到半导体衬底151上。
[第十二修改]
图19是示意性地示出作为像素100的第十二修改的像素100l的配置示例的截面图。注意，图19示意性地示出了像素1001在图5的A-A'方向上的横截面。此外，注意在该图中，与图15和图18中的那些部分对应的部分用相同的标号表示。
像素100l与图18的像素100k不同，这在于与图15的像素100h类似，用于屏蔽入射在N型半导体区域159上的光的遮光膜171设置在半导体衬底151的入射表面上。该遮光膜171可以减少入射在电荷存储单元103(N型半导体区域159)上的寄生光，并且可以降低PLS。
[第十三修改]
图20是示意性地示出作为像素100的第十三修改的像素100m的配置示例的截面图。注意，图20示意性地示出了像素100m在图5的A-A'方向上的横截面。此外，注意在该图中，与图16中的那些部分对应的部分用相同的标号表示。
像素100m与图16中的像素100i不同，这在于光电转换单元101包括多个电容器。
具体地，在像素100m中，栅极102B和栅极102C以距栅极102A的下表面的间隔向下延伸到辅助线L的附近。
栅极102B的***经由绝缘膜352A覆盖有用作对电极的N型半导体区域351A。N型半导体区域351A的底表面设置在辅助线L上方。栅极102B、N型半导体区域351A和绝缘膜352A构成第一沟槽型电容器。
栅极102C的***经由绝缘膜352B覆盖有用作对电极的N型半导体区域351B。类似于N型半导体区域351A的底表面，N型半导体区域351B的底表面设置在辅助线L上方。N型半导体区域351A和N型半导体区域351B连接在半导体衬底151的前表面附近。栅极102C、N型半导体区域351B和绝缘膜352B构成第二沟槽电容器。
另外，第一电容器和第二电容器构成电荷存储单元103。
此外，遮光膜353设置在半导体衬底151的入射表面上，以便至少覆盖N型半导体区域351A和N型半导体区域351B的整个底表面。注意，期望遮光膜353的面积在不阻挡入射在光电转换单元101(N型半导体区域201)上的光的范围内尽可能宽。
此外，遮光膜354从遮光膜353的上表面的***部分向上延伸，并且围绕N型半导体区域351A和N型半导体区域351B的除侧面的上端部分之外的部分。因此，遮光膜353和遮光膜354覆盖除N型半导体区域351A和N型半导体区域351B的上端部分和底表面之外的侧表面。该配置可以减少入射在电荷存储单元103(N型半导体区域351A和N型半导体区域351B)上的寄生光，并且可以降低PLS。
以这种方式，通过用多个电容器配置电荷存储单元103，可以增加电荷存储单元103的电容。
注意，构成电荷存储单元103的电容器的数量可以是三个或更多个。然而，注意，当电容器的数量增加时，电荷存储单元103占据的面积将增加，并且光电转换单元101的光接收面积将减小。
此外，每个电容器可以形成在比辅助线L更深的位置，如图10的像素100c所示。利用这种配置，可以进一步增加电荷存储单元103的电容。
此外，例如，还可以删除遮光膜354或者删除遮光膜353和遮光膜354两者。
<3.第二实施例>
接下来，将参考图21至图24描述本技术的第二实施例。
第二实施例与第一实施例在图1至图3的像素阵列单元11中提供的像素的配置上不同。
[像素500的电路配置]
图21是示出本技术的第二实施例中布置在图1至图3的像素阵列单元11中的像素500的配置示例的电路图。注意，在该图中，与图4中的那些部分对应的部分用相同的标号表示。
像素500与图4的像素100不同，这在于添加了第二存储器传输门单元511和第二电荷存储单元512。
注意，在下文中，存储器传输门单元102将被称为第一存储器传输门单元102，以便将其与第二存储器传输门单元511区分开。此外，注意，在下文中，电荷存储单元103将称为第一电荷存储单元103，以便将其与第二电荷存储单元512区分开。
第二存储器传输门单元511设置在第一电荷存储单元103和第二电荷存储单元512之间。第二电荷存储单元512连接在第二存储器传输门单元511和FD传输门单元104之间。
驱动信号TG1b经由信号线从图1的垂直驱动单元12提供给第二存储器传输门单元511的栅极。当驱动信号TG1b导通时，第二存储器传输门单元511变得导电，并且存储在第一电荷存储单元103中的电荷经由第二存储器传输门单元511传输到第二电荷存储单元512。
第二电荷存储单元512包括例如电容器，并且临时存储从第一电荷存储单元103传输的电荷。
注意，施加到第一存储器传输门单元102的栅极的驱动信号TG1将被称为驱动信号TG1a，以便将其与施加到第二存储器传输门单元511的栅极的驱动信号TG1b区分开。
接下来，将参考图22和图23描述像素500的配置示例。图22是示意性地示出像素500的配置示例的平面图。注意，图22省略了布线层的图示。此外，注意在该图中，与图5中的那些部分对应的部分用相同的标号表示。图23示意性地示出了像素500在图22的B-B'方向上的横截面。注意，在该图中，与图14中的那些部分对应的部分用相同的标号表示。
首先，将主要参考图22描述像素500在水平方向上的布置。
像素500与图5的像素100不同，这在于第一存储器传输门单元102的栅极102A和触点121的位置不同，并且还在于添加了第二存储器传输门单元511的栅极511A和触点521。
栅极511A和触点521布置在与图5中的像素100的栅极102A和触点121相同的位置处。
栅极102A设置为与栅极511A的图中的左侧对准。触点121连接到栅极102A的上表面。
接下来，将主要参考图23描述在图22的B-B'方向上像素500在垂直方向上的布置。
像素500与图14中的像素100g不同，这在于添加了栅极511A、栅极511B、触点521、N型半导体区域551和绝缘膜552。
栅极511A经由栅极102A和栅极104A之间的绝缘膜161设置在半导体衬底151的前表面上。触点521连接到栅极511A的上表面。
此外，栅极511B从栅极511A的下表面在半导体衬底151中垂直向下延伸。栅极511B形成为与栅极102B基本相同的深度。栅极511B的***经由绝缘膜552覆盖有用作对电极的N型半导体区域551。N型半导体区域159和N型半导体区域551连接在半导体衬底151的前表面附近。例如，绝缘膜552由与绝缘膜160相同的材料形成。
栅极511B、N型半导体区域551和绝缘膜552构成作为沟槽电容器的电荷存储单元512。
在像素500中，类似于图14中的像素100g，从半导体衬底151的入射表面到N型半导体区域159和N型半导体区域551的距离增加，使得可以抑制入射在半导体衬底151上的光到N型半导体区域159和N型半导体区域551的传输。因此，可以减少入射在第一电荷存储单元103(N型半导体区域159)和第二电荷存储单元512(N型半导体区域551)上的寄生光，并且可以降低PLS，即使在不使用遮光膜的情况下也是如此。
[像素500的操作]
接下来，将参考图24的时序图描述像素500的操作。注意，图24示出了驱动信号SEL、RST、SHG、TG1a、TG1b和TG2的时序图。
注意，对于所有像素同时执行从时间t1到时间t9的曝光时段中的处理。例如，对于像素阵列单元11的每个像素行或者对于多个像素行中的每一个，以预定的扫描顺序执行从时间t10到时间t16的读出时段中的处理。
从时间t1到时间t5执行的处理类似于图7中从时间t1到t5的处理。
在时间t6，驱动信号TG1a和TG1b导通，因此，第一存储器传输门单元102和第二存储器传输门单元511导通。通过该操作，对于所有像素同时完成曝光时段，并且在曝光时段期间存储在光电转换单元101中的电荷经由第一存储器传输门单元102传输到第一电荷存储单元103。此外，传输到第一电荷存储单元103的电荷经由第二存储器传输门单元511传输到第二电荷存储单元512。
在时间t7，驱动信号TG1a关断，因此，第一存储器传输门单元102关断。该操作完成了从光电转换单元101到第一电荷存储单元103的电荷传输。
此时，从光电转换单元101传输到第一电荷存储单元103的电荷通常已经传输到第二电荷存储单元512，而没有遗留的电荷。因此，当第一存储器传输门单元102关断时，可以抑制电荷从第一电荷存储单元103回流到光电转换单元101。
在时间t8，驱动信号TG1b关断，因此，第二存储器传输门单元511关断。该操作完成了从第一电荷存储单元103到第二电荷存储单元512的电荷传输。
从时间t9到时间t12执行的处理类似于图7中从时间t8到t11的处理。
随后，经由放大晶体管107、选择晶体管108和垂直信号线17读出基于FD单元105的电位的信号。在此时读出的信号是基于FD单元105被复位的状态下的电位的P相信号。
在时间t13，驱动信号TG1b和TG2导通，因此，第二存储器传输门单元511和FD传输门单元104导通。通过该操作，存储在第一电荷存储单元103中的电荷经由第二存储器传输门单元511传输到第二电荷存储单元512。此外，存储在第二电荷存储单元512中的电荷经由FD传输门单元104传输到FD单元105。
在时间t14，驱动信号TG1b关断，因此，第二存储器传输门单元511关断。该操作完成了从第一电荷存储单元103到第二电荷存储单元512的电荷传输。
此时，从第一电荷存储单元103传输到第二电荷存储单元512的电荷通常已经传输到FD单元105，而没有遗留的电荷。因此，当第二存储器传输门单元511关断时，可以抑制电荷从第二电荷存储单元512回流到第一电荷存储单元103。
在时间t15，驱动信号TG2关断，因此，FD传输门单元104关断。该操作停止从第二电荷存储单元512到FD单元105的电荷传输。
随后，在时间t15和时间t16之间，经由放大晶体管107、选择晶体管108和垂直信号线17读出基于FD单元105的电位的信号。此时读出的信号是基于在曝光时段期间由光电转换单元101产生的电荷的D相信号。
随后，例如，列处理单元13执行DDS处理，用于计算每个像素500的D相信号和P相信号之间的差，以便去除每个像素500特有的固定模式噪声。
在时间t16，驱动信号SEL关断，因此，选择晶体管108关断。该操作完成像素500的读出时段。
<4.第二实施例的修改>
接下来，将参考图25和图26描述根据本技术的第二实施例的像素500的修改。
[第一修改]
图25是示意性地示出作为像素500的第一修改的像素500a的配置示例的截面图。注意，图25示意性地示出了像素500a在图22的B-B'方向上的横截面。此外，注意在该图中，与图23中的那些部分对应的部分用相同的标号表示。
像素500a与图23中的像素500不同，这在于提供了遮光膜571。
遮光膜571设置在半导体衬底151的入射表面上，以便至少覆盖N型半导体区域159和N型半导体区域551的整个底表面。遮光膜571抑制来自像素500a(半导体衬底151)的入射表面的入射光入射在第一电荷存储单元103(N型半导体区域159)和第二电荷存储单元512(N型半导体区域551)上，并且降低PLS。
注意，期望遮光膜171的面积在不阻挡入射在光电转换单元101(N型半导体区域201)上的光的范围内尽可能宽。
[第二修改]
图26是示意性地示出作为像素500的第二修改的像素500b的配置示例的截面图。图26示意性地示出了图2的B-B'方向上的像素500b的横截面。此外，注意在该图中，与图25中的那些部分对应的部分用相同的标号表示。
像素500b与图25中的像素500a不同，这在于提供了遮光膜572。
遮光膜572形成为从遮光膜571的上表面的***部分向上延伸，并且围绕除N型半导体区域159和N型半导体区域551的侧表面的上端部分之外的部分。因此，遮光膜571和遮光膜572覆盖除N型半导体区域159和N型半导体区域551的上端部分和底表面之外的侧表面。利用这种配置，可以进一步减少入射在第一电荷存储单元103(N型半导体区域159)和第二电荷存储单元512(N型半导体区域551)上的寄生光，并且进一步降低PLS。
[其他修改]
例如，类似于图20中的像素100m，构成第一电荷存储单元103和第二电荷存储单元512中的每一个的电容器的数量可以是两个或更多个。
此外，每个电容器可以形成在比辅助线L更深的位置，如图10的像素100c所示。利用这种配置，可以进一步增加第一电荷存储单元103和第二电荷存储单元512的电容。
<5.第三实施例>
接下来，将参考图27和图28描述本技术的第三实施例。第三实施例与第一实施例不同，这在于电荷存储单元103堆叠在一些像素的光电转换单元101上方。
[像素布置的示例]
图27示出了图1的像素阵列单元11中的像素布置的示例。此外，该图示意性地示出了电荷存储单元103、FD单元105和像素晶体管601(例如，复位门单元106、放大晶体管107和选择晶体管108)在每个像素中的位置。
注意，虽然图27示出了简单地布置在两垂直列×两水平行中的包括两个垂直像素×两个水平像素的像素块，实际配置包括以像网格状图案布置在像素阵列单元11中的更多像素块。
在一个像素块中，布置一个用于检测红光的R像素、一个用于检测绿光的G像素和两个用于检测蓝光的B像素。此外，R像素和G像素按对角布置，并且两个B像素按对角布置。
电荷存储单元103、FD单元105和像素晶体管601仅设置在B像素中。具体地，在布置R像素和B像素的行中，用于R像素的电荷存储单元103R、用于B像素的电荷存储单元103B、FD单元105和像素晶体管601布置在B像素中。FD单元105和像素晶体管601由相邻的R像素和B像素共享。在布置G像素和B像素的行中，用于G像素的电荷存储单元103G、用于B像素的电荷存储单元103B、以及FD单元105和像素晶体管601布置在B像素中。FD单元105和像素晶体管601由相邻的G像素和B像素共享。
[像素的配置示例]
图28是示意性地示出作为用于图27中的像素阵列单元11的像素100的像素100n的配置示例(特别是光电转换单元101和电荷存储单元103的布置示例)的截面图。注意，图28示意性地示出了R像素(像素100nR)和B像素(像素100nB)在图27的C-C'方向上的截面图。此外，注意在该图中，与图6中的那些部分对应的部分用相同的标号表示。
图28示出了堆叠在半导体衬底151的入射表面上的滤色器622和微透镜621(图6中未示出)。注意，对于滤色器622，为像素100nR设置红色滤光器，并且为像素100nB设置蓝色滤光器。
在相邻的像素100n之间，从半导体衬底151的入射表面侧形成元件隔离部分623。
像素100nR的光电转换单元101R的厚度基本上等于半导体衬底151的垂直方向上的厚度。相比之下，像素100nB的光电转换单元101B比光电转换单元101R薄，并且半导体衬底151的前表面与光电转换单元101B的上表面隔开预定距离。另外，在半导体衬底151的前表面和光电转换单元101B的上表面之间的空间中，电荷存储单元103R和电荷存储单元103B形成为在水平方向上对准。电荷存储单元103R设置得更靠近像素100nR，而电荷存储单元103B设置得更远离像素100nR。
在半导体衬底151的前表面上，经由绝缘膜161设置栅极102AR和栅极102AB。
栅极102AR覆盖电荷存储单元103R的上表面并延伸到与光电转换单元101R的右端部分重叠的位置。此外，栅极102BR从栅极102AR的下表面的左端附近在半导体衬底151中垂直向下延伸，并到达光电转换单元101R的内部。另外，电荷经由栅极102BR和栅极102AR从光电转换单元101R传输到电荷存储单元103R。
栅极102AB覆盖电荷存储单元103B的上表面。此外，栅极102BB从栅极102AB的下表面的右端附近在半导体衬底151中垂直向下延伸，并到达光电转换单元101B的内部。另外，电荷经由栅极102BB和栅极102AB从光电转换单元101B传输到电荷存储单元103B。
蓝光与红光相比具有更短的波长，并且在靠近半导体衬底151的入射表面的位置处被吸收。因此，即使当光电转换单元101B比光电转换单元101R更薄时，入射在像素100nB上的光基本上被光电转换单元101B吸收，并且几乎无法到达电荷存储单元103R或电荷存储单元103B。因此，将光电转换单元101B与电荷存储单元103R和电荷存储单元103B堆叠将导致PLS基本上不增加。
此外，将光电转换单元101B与电荷存储单元103R和电荷存储单元103B堆叠使得可以增加光电转换单元101R和光电转换单元101B的光接收面积，从而提高灵敏度。
注意，尽管未示出，但是G像素(像素100nG)和在水平方向上与G像素相邻的B像素(像素100nB)的配置类似于R像素(像素100nR)和在水平方向上与R像素相邻的B像素(像素100nB)的配置，如图28所示。
<6.第三实施例的修改>
接下来，将参考图29至图34描述本技术的第三实施例的修改。
[第一修改]
图29示出了作为像素阵列单元11的第一修改的像素阵列单元11a中的像素的布置的示例。此外，示意性地示出了电荷存储单元103和像素晶体管651(例如，复位门单元106、放大晶体管107和选择晶体管108)在每个像素中的位置。
注意，虽然图29示出了包括4个垂直像素×4个水平像素的像素块，实际配置包括以像网格状图案布置在像素阵列单元11a中的更多像素块。
在一个像素块中，布置四个R像素、八个G像素(Gr像素和Gb像素)和四个B像素。此外，包括两个垂直像素×两个水平像素的B像素块布置在像素块的中心。B像素块具有与B像素块的上侧和下侧相邻的Gr像素，同时具有与B像素块的左侧和右侧相邻的Gb像素。B像素块具有在对角线方向上相邻的R像素。
电荷存储单元103和像素晶体管651仅设置在B像素中。具体地，在每个B像素中，布置用于R像素的电荷存储单元103R、用于Gr像素的电荷存储单元103Gr、用于Gb像素的电荷存储单元103Gb、以及用于B像素的电荷存储单元103B。电荷存储单元103R、电荷存储单元103Gr、电荷存储单元103Gb和电荷存储单元103B在B像素的每一个中布置成两行×两列。电荷存储单元103R、电荷存储单元103Gr和电荷存储单元103Gb分别设置在靠近R像素、Gr像素和Gb像素的位置处。注意，尽管未示出，但是类似于图28的示例，电荷存储单元103R、电荷存储单元103Gr、电荷存储单元103Gb和电荷存储单元103B堆叠在B像素的光电转换单元101B上方。像素晶体管651设置成在水平方向上在B像素块的中心处垂直延伸。
利用这种配置，类似于第三实施例，可以抑制PLS的发生并提高灵敏度。此外，与第三实施例相比，像素颜色比等于拜耳阵列的像素颜色比，导致增强的颜色再现性。
[第二修改]
图30示出了作为像素阵列单元11的第二修改的像素阵列单元11b中的像素的布置的示例。注意，在该图中，与图27中的那些部分对应的部分用相同的标号表示。
像素阵列单元11b与图27的像素阵列单元11不同，这在于根据拜耳阵列布置各个像素颜色。此外，还存在的差别在于电荷存储单元103、FD单元105和像素晶体管601设置在G像素中，而不是设置在B像素中。具体地，用于R像素的电荷存储单元103R、用于Gr像素的电荷存储单元103Gr、以及FD单元105和像素晶体管601设置在Gr像素中。用于B像素的电荷存储单元103B、用于Gb像素的电荷存储单元103Gb、以及FD单元105和像素晶体管601设置在Gb像素中。
图31是示意性地示出作为在图30的像素阵列单元11b中使用的像素100的像素100o的配置示例(特别是光电转换单元101和电荷存储单元103的布置示例)的截面图。注意，图31示意性地示出了R像素(像素100oR)和Gr像素(像素100oGr)在图30的D-D'方向上的截面图。此外，在该图中，与图28中的那些部分对应的部分用相同的标号表示，并且将适当省略其描述。
如上所述，像素100o与图28中的像素100n不同，这在于电荷存储单元103设置在Gr像素(像素100oGr)中，而不是设置在B像素中。
具体地，像素100o中的半导体衬底151比图28中的像素100n中的半导体衬底151厚。另外，像素100oR的光电转换单元101R的厚度也通过半导体衬底151的厚度的增加而增加。
相反，像素100oGr的光电转换单元101Gr的厚度与图28的像素100nR的光电转换单元101R的厚度基本相同，并且比图28的像素100nB的光电转换单元101B的厚度刚好厚由箭头表示的部分。因此，半导体衬底151的前表面和光电转换单元101Gr的上表面分开预定距离。另外，在半导体衬底151的前表面和光电转换单元101Gr的上表面之间的空间中，电荷存储单元103R和电荷存储单元103Gr在水平方向上布置在稍微远离光电转换单元101Gr的上表面的位置处。电荷存储单元103R设置得更靠近像素100oR，而电荷存储单元103Gr设置得更远离像素100oR。
在半导体衬底151的前表面上，经由绝缘膜161设置栅极102AR和栅极102AGr。
栅极102AR覆盖电荷存储单元103R的上表面并延伸到与光电转换单元101R的右端部分重叠的位置。此外，栅极102BR从栅极102AR的下表面的左端附近在半导体衬底151中垂直向下延伸，并到达光电转换单元101R的内部。另外，电荷经由栅极102BR和栅极102AR从光电转换单元101R传输到电荷存储单元103R。
栅极102AGr覆盖电荷存储单元103Gr的上表面。此外，栅极102BGr从栅极102AGr的下表面的右端附近在半导体衬底151中垂直向下延伸，并到达光电转换单元101Gr的内部。另外，电荷经由栅极102BGr和栅极102AGr从光电转换单元101Gr传输到电荷存储单元103Gr。
绿光与蓝光相比具有更长的波长，并且到达半导体衬底151的深部。相应地，对于半导体衬底151变厚的配置，光电转换单元101Gr比图28中的光电转换单元101B厚，并且光电转换单元101Gr的上表面与电荷存储单元103R和电荷存储单元103Gr的底表面之间的间隔增大，入射到像素100oGr的光被光电转换单元101Gr可靠地吸收，从而抑制光到达电荷存储单元103R或电荷存储单元103Gr。
注意，尽管未示出，但是B像素(像素100oB)和在水平方向上与B像素相邻的Gb像素(像素100oGb)的配置类似于R像素(像素100oR)和在水平方向上与R像素相邻的Gr像素(像素100oGr)的配置，如图31所示。
[第三修改]
图32示出了作为像素阵列单元11的第三修改的像素阵列单元11c中的像素的布置的示例。注意，在该图中，与图30中的那些部分对应的部分用相同的标号表示。
像素阵列单元11c与图30的像素阵列单元11b不同，这在于在Gr像素和Gb像素中添加了用于校正的电荷存储单元701。
具体地，在Gr像素中，电荷存储单元103R和电荷存储单元103Gr的宽度减小，并且电荷存储单元701设置在电荷存储单元103R和电荷存储单元103Gr之间。此外，在Gb像素中，电荷存储单元103R和电荷存储单元103Gb的宽度减小，并且电荷存储单元701设置在电荷存储单元103R和电荷存储单元103Gb之间。
图33是示意性地示出作为用于图32的像素阵列单元11c的像素100的像素100p的配置示例的截面图。注意，图33示意性地示出了R像素(像素100pR)和Gr像素(像素100pGr)在图32的E-E'方向上的截面图。此外，在该图中，与图31中的那些部分对应的部分用相同的标号表示，并且将适当省略其描述。
像素100p与图31中的像素100o不同，这在于在像素100pGr中添加了用于校正的电荷存储单元701和栅极702。
具体地，在像素100pGr中，电荷存储单元103R和电荷存储单元103Gr的宽度减小，并且电荷存储单元701设置在电荷存储单元103R和电荷存储单元103Gr之间。此外，栅极702设置在半导体衬底151的前表面上，以便经由绝缘膜161覆盖电荷存储单元701的上表面。栅极702用于读出存储在电荷存储单元701中的电荷。
入射在像素100pGr上的大部分光被光电转换单元101Gr吸收。然而，一部分光传输通过光电转换单元101Gr并到达电荷存储单元103R、电荷存储单元103Gr和电荷存储单元701。传输通过光电转换单元101Gr的光增加PLS。
也就是说，除了在光电转换单元101R中产生的电荷(下文中称为信号分量)之外，电荷存储单元103R还存储传输通过光电转换单元101Gr的光的电荷(下文中称为PLS分量)。类似地，除了由光电转换单元101Gr产生的信号分量之外，电荷存储单元103Gr还存储PLS分量。相反，电荷存储单元701单独存储PLS分量。因此，通过计算存储在电荷存储单元103R中的电荷与存储在电荷存储单元701中的电荷之间的差，可以从存储在电荷存储单元103R中的电荷中去除PLS分量以提取信号分量。类似地，通过计算存储在电荷存储单元103Gr中的电荷与存储在电荷存储单元701中的电荷之间的差，可以从存储在电荷存储单元103Gr中的电荷中去除PLS分量以提取信号分量。
注意，优选地，由传输通过光电转换单元101Gr的光产生的电荷基本上均等地入射在电荷存储单元103R、电荷存储单元103Gr和电荷存储单元701中的每一个上。例如，电荷存储单元103R、电荷存储单元103Gr和电荷存储单元701的底表面区域被设置为基本相同的大小。
此外，注意，尽管未示出，但是B像素(像素100pB)和在水平方向上与B像素相邻的Gb像素(像素100pGb)的配置类似于R像素(像素100pR)和在水平方向上与R像素相邻的Gr像素(像素100pGr)的配置，如图33所示。
<7.第四实施例>
接下来，将参考图34和图38描述本技术的第四实施例。第四实施例与第三实施例不同，这在于电荷存储单元103堆叠在所有像素的光电转换单元101上方。
[像素布置的示例]
图34示出了作为像素阵列单元11的第四修改的像素阵列单元11d中的像素的布置的示例。注意，在该图中，与图27中的那些部分对应的部分用相同的标号表示。
像素阵列单元11d与图27中的像素阵列单元11不同，这在于电荷存储单元701、FD单元105和像素晶体管601设置在每个像素中。
具体地，用于R像素的电荷存储单元103R设置在R像素中，用于Gr像素的电荷存储单元103Gr设置在Gr像素中，用于Gb像素的电荷存储单元103Gb设置在Gb像素中，并且用于B像素的电荷存储单元103B设置在B像素中。另外，FD单元105和像素晶体管601设置在R像素、Gr像素、Gb像素和B像素中的每一个中。
[像素的配置示例]
图35是示意性地示出作为在图34的像素阵列单元11d中使用的像素100的像素100q的配置示例(尤其是光电转换单元101和电荷存储单元103的布置示例)的截面图。注意，图35示意性地示出了R像素(像素100qR)和Gr像素(像素100qGr)在图34的F-F'方向上的截面图。此外，在该图中，与图28中的那些部分对应的部分用相同的标号表示，并且将适当省略其描述。
像素100q与图28的像素100n不同，如上所述，这在于电荷存储单元103设置在每个像素100q中。
具体地，在像素100qR中，电荷存储单元103R设置在半导体衬底151的前表面和光电转换单元101R的上表面之间。此外，栅极102AR设置在半导体衬底151的前表面上，以便经由绝缘膜161覆盖电荷存储单元103R的上表面。此外，栅极102BR从栅极102AR的下表面的右端附近在半导体衬底151中垂直向下延伸，并且到达光电转换单元101R的内部。另外，电荷经由栅极102BR和栅极102AR从光电转换单元101R传输到电荷存储单元103R。
类似地，在像素100qGr中，电荷存储单元103Gr设置在半导体衬底151的前表面和光电转换单元101Gr的上表面之间。此外，栅极102AGr设置在半导体衬底151的前表面上，以便经由绝缘膜161覆盖电荷存储单元103Gr的上表面。此外，栅极102BGr从栅极102AGr的下表面的右端附近在半导体衬底151中垂直向下延伸，并且到达光电转换单元101Gr的内部。另外，电荷经由栅极102BGr和栅极102AGr从光电转换单元101Gr传输到电荷存储单元103Gr。
注意，尽管未示出，但是B像素(像素100qB)和在水平方向上与B像素相邻的Gb像素(像素100qGb)的配置类似于R像素(像素100qR)和在水平方向上与R像素相邻的Gr像素(像素100qGr)的配置，如图35所示。
接下来，将参考图36和图38描述像素100q的操作。
时间t0表示复位后的像素100q的状态。也就是说，驱动信号TG1、TG2、RST和SHG导通，因此，存储器传输门单元102、FD传输门单元104、复位门单元106和电荷放电门单元109导通，然后，光电转换单元101、电荷存储单元103和FD单元105的电荷被放电。此后，驱动信号TG1、TG2、RST和SHG关断，因此，存储器传输门单元102、FD传输门单元104、复位门单元106和电荷放电门单元109关断，开始第一曝光时段。
时间t1是在第一曝光时段期间，其中信号分量存储在光电转换单元101中，而PLS分量存储在电荷存储单元103中。
在时间t2，驱动信号TG2导通，因此，FD传输门单元104导通。这允许与存储在电荷存储单元103中的PLS分量对应的电荷经由FD传输门单元104传输到FD单元105。
在时间t3，驱动信号RST导通，因此，复位门单元106(未示出)导通，将FD单元105的电位复位到电源电压VDD的电平，导致放电FD单元105的电荷。
在时间t4，驱动信号TG1导通，因此，存储器传输门单元102导通，允许存储在光电转换单元101中的电荷经由存储器传输门单元102传输到电荷存储单元103。这完成了曝光时段。
时间t5是电荷存储单元103保持电荷直到读出电荷的时段。在电荷存储单元103中保持电荷的同时，寄生光入射在电荷存储单元103上，并且除了从光电转换单元101传输的信号分量之外，PLS分量也存储在电荷存储单元103中。
在时间t6，驱动信号TG2导通，因此，FD传输门单元104导通，允许存储在电荷存储单元103中的电荷经由FD传输门单元104传输到FD单元105。
在时间t7，驱动信号TG2关断。此时，信号分量和PLS分量存储在FD单元105中。随后，驱动信号SEL导通，因此，选择晶体管108导通，以便允许与存储在FD单元105中的电荷对应的像素信号被读出。此时读出的像素信号包括信号分量和PLS分量。
在时间t8，类似于时间t0，复位像素100q，然后开始第二曝光时段。
时间t9是在第二曝光时段期间，其中信号分量存储在光电转换单元101中，而PLS分量存储在电荷存储单元103中。
在时间t10，驱动信号TG2导通，因此，FD传输门单元104导通，允许存储在电荷存储单元103中的电荷经由FD传输门单元104传输到FD单元105。
在时间t11，驱动信号TG2关断。此时，PLS分量存储在FD单元105中。随后，驱动信号SEL导通，因此，选择晶体管108导通，从而允许与存储在FD单元105中的电荷对应的像素信号被读出。此时读出的像素信号仅包括PLS分量，而不包括信号分量。因此，通过计算在时间t7读出的像素信号(电荷)与在时间t11读出的像素信号(电荷)之间的差，可以去除像素100q的PLS分量，从而导致信号分量的提取。
注意，期望将从第一曝光结束直到执行像素信号的读出的存储时段的长度设置为等于第二曝光时段，使得在时间t7的第一读出处的像素信号的PLS分量变得与在时间t11的第二读出处的像素信号的PLS分量基本相同。
此后，复位像素100q，此后，开始第一曝光时段。
以这种方式，通过在每个像素100q中设置电荷存储单元103，可以增加电荷存储单元103的电容，从而导致饱和电荷量的增加。此外，驱动如图36至图38所示的像素100q将能够从像素信号中去除PLS分量，从而改善图像质量。
<8.其他修改>
在下文中，将描述本技术的上述实施例的修改。
本技术还可以应用于除CMOS图像传感器之外的一般成像元件，其是背照式的并且在读出之前在电荷存储单元中存储电荷。
此外，可以在允许的范围内相互组合上述各个实施例和修改。
<9.成像元件的应用示例>
[成像元件的应用示例]
图39是示出上述成像元件的示例性应用的图。
上述成像元件适用于以下各种情况，其中对例如包括可见光、红外光、紫外光、X射线等的光执行感测。
·用于捕获用于娱乐的图像的设备，例如数码相机和具有相机功能的移动电话。
·用于运输的设备，例如车载传感器(其对车辆的前部、后部、周围环境、内部等进行成像，以便例如确保安全驾驶，包括自动停止等，并且识别驾驶员的状况)、用于监视驾驶车辆和道路的监视相机、以及用于执行车辆之间的距离测量的测距传感器等。
·用于家用电器的设备，包括电视、冰箱、空调等，以用于拍摄用户的手势并根据手势执行该设备的操作。
·用于医疗和保健领域的设备，例如内窥镜、以及用于使用红外光接收的血管造影设备。
·用于安全的设备，例如用于预防犯罪的监视相机、以及用于个人认证的相机。
·用于美容的设备，例如用于拍摄皮肤的皮肤测量仪器、以及用于拍摄头皮的显微镜。
·用于运动的设备，例如用于运动应用等的运动相机和可穿戴相机。
·用于农业的设备，例如用于监视田地和农作物状况的相机。
[将成像元件应用于电子设备的示例]
图40是示出应用了成像元件的电子设备900的配置示例的视图。
电子设备900例如是诸如成像设备(例如数字静态相机或摄像机)或便携式终端设备(例如智能电话或平板终端)之类的电子设备。
在图40中，电子设备900包括镜头901、成像元件902、DSP电路903、帧存储器904、显示单元905、记录单元906、操作单元907和电源单元908。此外，在电子设备900中，DSP电路903、帧存储器904、显示单元905、记录单元906、操作单元907和电源单元908经由总线909相互连接。
另外，分别在图1至图3中示出的CMOS图像传感器10至10B可以应用作为成像元件902。
DSP电路903是处理从成像元件902提供的信号的信号处理电路。DSP电路903输出通过处理来自成像元件902的信号而获得的图像数据。帧存储器904以帧为单位临时保持由DSP电路903处理的图像数据。
显示单元905是诸如液晶显示器或有机电致发光(EL)面板的面板型显示装置，并显示由成像元件902捕获的运动图像或静止图像。记录单元906在诸如半导体存储器或硬盘的记录介质中记录由成像元件902捕获的运动图像或静止图像的图像数据。
操作单元907根据用户的操作输出用于电子设备900的各种功能的操作命令。电源单元908适当地向DSP电路903、帧存储器904、显示单元905、记录单元906和操作单元907这些供电目标提供用作操作电源的各种类型的电源。
注意，本技术的实施例不限于上述实施例，而是可以在不脱离本技术的范围的情况下以各种方式进行修改。
另外，例如，还可以如下配置本技术。
(1)一种成像元件，在像素内包括：
半导体衬底；
形成在半导体衬底中的光电转换单元；
第一电荷存储单元，存储由光电转换单元产生的电荷；以及
第一传输门单元，形成在半导体衬底在光入射表面的相对侧上的相对表面上，并且用于将电荷从光电转换单元传输到第一电荷存储单元，
其中，第一传输门单元包括嵌入在第一沟槽中的第一电极，第一沟槽从半导体衬底的相对表面形成在半导体衬底中，并且
光电转换单元包括：
第一电极；以及
围绕第一电极的***的至少一部分的第二电极。
(2)
根据(1)的成像元件，
还包括遮光膜，该遮光膜覆盖第二电极的面对半导体衬底的入射表面的底表面，该遮光膜设置在半导体衬底的入射表面上。
(3)
根据(2)的成像元件，
其中，遮光膜覆盖第二电极的侧表面的至少一部分。
(4)
根据(1)至(3)中任一项的成像元件，
其中，提供预定距离或更大距离以在半导体衬底的相对表面与光电转换单元在光入射表面的相对侧上的相对表面之间分离。
(5)
根据(4)的成像元件，
其中，第二电极的底表面设置在比光电转换单元的相对表面更靠近半导体衬底的相对表面的位置处。
(6)
根据(4)或(5)的成像元件，
其中，第一传输门单元还包括嵌入在第二沟槽中的第三电极，第二沟槽从半导体衬底的相对表面形成在半导体衬底中，并且第三电极连接到光电转换单元。
(7)
根据(4)至(6)中任一项的成像元件，
其中，第一电极和第二电极设置在半导体衬底的相对表面和光电转换单元的相对表面之间。
(8)
根据(1)至(7)中任一项的成像元件，
其中，第一传输门单元包括嵌入在多个第一沟槽中的多个第一电极，多个第一沟槽从半导体衬底的相对表面形成在半导体衬底中，并且
光电转换单元包括：
多个第一电极；以及
围绕多个第一电极中的每一者的***的多个第二电极。
(9)
根据(1)至(8)中任一项的成像元件，
在像素内还包括：
第二电荷存储单元；以及
第二传输门单元，形成在半导体衬底的相对表面上，并且用于将电荷从第一电荷存储单元传输到第二电荷存储单元，
其中，第二传输门单元包括嵌入在第三沟槽中的第四电极，第三沟槽从半导体衬底的相对表面形成在半导体衬底中，并且
光电转换单元包括：
第四电极；以及
围绕第四电极的***的至少一部分的第五电极。
(10)
根据(9)的成像元件，还包括遮光膜，该遮光膜覆盖第二电极的面对半导体衬底的入射表面的底表面并且覆盖第五电极的面对半导体衬底的入射表面的底表面，该遮光膜设置在半导体衬底的入射表面上。
(11)
根据(10)的成像元件，
其中，遮光膜覆盖第二电极的侧表面的至少一部分和第五电极的侧表面的至少一部分。
(12)
一种成像元件，包括：
半导体衬底；
第一光电转换单元，形成在第一像素中的半导体衬底中，第一像素检测第一颜色的光；
第一电荷存储单元，存储由第一光电转换单元产生的电荷；
第一传输门单元，形成在半导体衬底在光入射表面的相对侧上的相对表面上，并且用于将电荷从第一光电转换单元传输到第一电荷存储单元；
第二光电转换单元，形成在第二像素中的半导体衬底中，第二像素检测与第一颜色不同的第二颜色的光；
第二电荷存储单元，存储由第二光电转换单元产生的电荷；以及
第二传输门单元，形成在半导体衬底的相对表面上，并且用于将电荷从第二光电转换单元传输到第二电荷存储单元，
其中，第一电荷存储单元和第二电荷存储单元布置在第一像素中，位于半导体衬底的相对表面和第一光电转换单元在光入射表面的相对侧上的相对表面之间。
(13)
根据(12)的成像元件，
其中，第一颜色的波长比第二颜色的波长短，并且
第一光电转换单元比第二光电转换单元薄。
(14)
根据(13)的成像元件，
在检测蓝光的第三像素内还包括：
形成在半导体衬底中的第三光电转换单元；
第三电荷存储单元，存储由第三光电转换单元产生的电荷；以及
第三传输门单元，形成在半导体衬底的相对表面上，并且用于将电荷从第三光电转换单元传输到第三电荷存储单元，
其中，第一颜色是绿色，
第二颜色是红色，
第一电荷存储单元和第二电荷存储单元沿预定方向布置在与第二像素相邻的第一像素中，位于半导体衬底的相对表面与第一光电转换单元的相对表面之间，并且
第一电荷存储单元和第三电荷存储单元沿预定方向布置在与第三像素相邻的第一像素中，位于半导体衬底的相对表面与第一光电转换单元的相对表面之间。
(15)
根据(14)的成像元件，
其中，第一像素至第三像素按拜耳阵列布置。
(16)
根据(13)的成像元件，
其中，第一颜色是蓝色，并且
第二颜色是红色或绿色。
(17)
根据(12)至(16)中任一项的成像元件，
在第一像素内还包括设置在半导体衬底的相对表面和第一光电转换单元的相对表面之间的第四电荷存储单元。
(18)
根据(17)的成像元件，
其中，基于第一电荷存储单元的电荷和第四电荷存储单元的电荷之间的差的信号被设置为第一像素的信号，并且
基于第二电荷存储单元的电荷和第四电荷存储单元的电荷之间的差的信号被设置为第二像素的信号。
(19)
一种成像元件，在像素内包括：
半导体衬底；
形成在半导体衬底中的光电转换单元；
电荷存储单元，设置在半导体衬底在光入射表面的相对侧上的相对表面与光电转换单元在光入射表面的相对侧上的相对表面之间，并且被配置为存储在光电转换单元中产生的电荷；以及
传输门单元，形成在半导体衬底的相对表面上，并且用于将电荷从光电转换单元传输到电荷存储单元，
其中，基于在从存储在光电转换单元中的电荷传输到电荷存储单元的点经过预定的第一时段之后从电荷存储单元读出的电荷与在从复位电荷存储单元的点经过预定的第二时段之后从电荷存储单元读出的电荷之间的差的信号被设置为像素的信号。
(20)
根据(19)的成像元件，
其中，第一时段的长度等于第二时段的长度。
参考符号列表
10 CMOS图像传感器
11 像素阵列单元
100 单位像素
101 光电转换单元
102 第一存储器传输门单元
102A、102B 栅极
103 电荷存储单元
104 FD传输门单元
105 FD单元
106 复位门单元
107 放大晶体管
108 选择晶体管
109 电荷放电门单元
151 半导体衬底
152 N型半导体区域
153 P+型半导体区域
159 N型半导体区域
160 绝缘膜
171、172 遮光膜
201 N型半导体区域
202至204 P+型半导体区域
251 N型半导体区域
252至254 P+型半导体区域
301 N型半导体区域
302 P+型半导体区域
351A、351B N型半导体区域
352A、352B 绝缘膜
353、354 遮光膜
500 像素
511 第二存储器传输门单元
511A、511B 栅极
551 N型半导体区域
552 绝缘膜
571、572 遮光膜
701 电荷存储单元
702 栅极
900 电子设备
902 成像元件。

Claims (20)

1.一种成像元件，在像素内包括：
半导体衬底；
形成在所述半导体衬底中的光电转换单元；
第一电荷存储单元，所述第一电荷存储单元存储由所述光电转换单元产生的电荷；以及
第一传输门单元，所述第一传输门单元形成在所述半导体衬底在光入射表面的相对侧上的相对表面上，并且用于将电荷从所述光电转换单元传输到所述第一电荷存储单元，
其中，所述第一传输门单元包括嵌入在第一沟槽中的第一电极，所述第一沟槽从所述半导体衬底的相对表面形成在所述半导体衬底中，并且
所述第一电荷存储单元包括：
所述第一电极；以及
围绕所述第一电极的***的至少一部分的第二电极。
2.根据权利要求1所述的成像元件，
还包括遮光膜，所述遮光膜覆盖所述第二电极的面对所述半导体衬底的入射表面的底表面，所述遮光膜设置在所述半导体衬底的入射表面上。
3.根据权利要求2所述的成像元件，
其中，所述遮光膜覆盖所述第二电极的侧表面的至少一部分。
4.根据权利要求1所述的成像元件，
其中，提供预定距离或更大距离以在所述半导体衬底的相对表面与所述光电转换单元在光入射表面的相对侧上的相对表面之间分离。
5.根据权利要求4所述的成像元件，
其中，所述第二电极的底表面设置在比所述光电转换单元的相对表面更靠近所述半导体衬底的相对表面的位置处。
6.根据权利要求4所述的成像元件，
其中，所述第一传输门单元还包括嵌入在第二沟槽中的第三电极，所述第二沟槽从所述半导体衬底的相对表面形成在所述半导体衬底中，并且所述第三电极连接到所述光电转换单元。
7.根据权利要求4所述的成像元件，
其中，所述第一电极和所述第二电极设置在所述半导体衬底的相对表面和所述光电转换单元的相对表面之间。
8.根据权利要求1所述的成像元件，
其中，所述第一传输门单元包括嵌入在多个所述第一沟槽中的多个所述第一电极，多个所述第一沟槽从所述半导体衬底的相对表面形成在所述半导体衬底中，并且
所述第一电荷存储单元包括：
多个所述第一电极；以及
围绕多个所述第一电极中的每一个的***的多个所述第二电极。
9.根据权利要求1所述的成像元件，
在像素内还包括：
第二电荷存储单元；以及
第二传输门单元，所述第二传输门单元形成在所述半导体衬底的相对表面上，并且用于将电荷从所述第一电荷存储单元传输到所述第二电荷存储单元，
其中，所述第二传输门单元包括嵌入在第三沟槽中的第四电极，所述第三沟槽从所述半导体衬底的相对表面形成在所述半导体衬底中，并且
所述第二电荷存储单元包括：
所述第四电极；以及
围绕所述第四电极的***的至少一部分的第五电极。
10.根据权利要求9所述的成像元件，还包括遮光膜，所述遮光膜覆盖所述第二电极的面对所述半导体衬底的入射表面的底表面并且覆盖所述第五电极的面对所述半导体衬底的入射表面的底表面，所述遮光膜设置在所述半导体衬底的入射表面上。
11.根据权利要求10所述的成像元件，
其中，所述遮光膜覆盖所述第二电极的侧表面的至少一部分和所述第五电极的侧表面的至少一部分。
12.一种成像元件，包括：
半导体衬底；
第一光电转换单元，所述第一光电转换单元形成在第一像素中的所述半导体衬底中，所述第一像素检测第一颜色的光；
第一电荷存储单元，所述第一电荷存储单元存储由所述第一光电转换单元产生的电荷；
第一传输门单元，所述第一传输门单元形成在所述半导体衬底在光入射表面的相对侧上的相对表面上，并且用于将电荷从所述第一光电转换单元传输到所述第一电荷存储单元；
第二光电转换单元，所述第二光电转换单元形成在第二像素中的所述半导体衬底中，所述第二像素检测与所述第一颜色不同的第二颜色的光；
第二电荷存储单元，所述第二电荷存储单元存储由所述第二光电转换单元产生的电荷；以及
第二传输门单元，所述第二传输门单元形成在所述半导体衬底的相对表面上，并且用于将电荷从所述第二光电转换单元传输到所述第二电荷存储单元，
其中，所述第一电荷存储单元和所述第二电荷存储单元布置在所述第一像素中，位于所述半导体衬底的相对表面和所述第一光电转换单元在光入射表面的相对侧上的相对表面之间。
13.根据权利要求12所述的成像元件，
其中，所述第一颜色的波长比所述第二颜色的波长短，并且
所述第一光电转换单元比所述第二光电转换单元薄。
14.根据权利要求13所述的成像元件，
在检测蓝光的第三像素内还包括：
形成在所述半导体衬底中的第三光电转换单元；
第三电荷存储单元，所述第三电荷存储单元存储由所述第三光电转换单元产生的电荷；以及
第三传输门单元，所述第三传输门单元形成在所述半导体衬底的相对表面上，并且用于将电荷从所述第三光电转换单元传输到所述第三电荷存储单元，
其中，所述第一颜色是绿色，
所述第二颜色是红色，
所述第一电荷存储单元和所述第二电荷存储单元沿预定方向布置在与所述第二像素相邻的所述第一像素中，位于所述半导体衬底的相对表面与所述第一光电转换单元的相对表面之间，并且
所述第一电荷存储单元和所述第三电荷存储单元沿预定方向布置在与所述第三像素相邻的所述第一像素中，位于所述半导体衬底的相对表面与所述第一光电转换单元的相对表面之间。
15.根据权利要求14所述的成像元件，
其中，所述第一像素至所述第三像素按拜耳阵列布置。
16.根据权利要求13所述的成像元件，
其中，所述第一颜色是蓝色，并且
所述第二颜色是红色或绿色。
17.根据权利要求12所述的成像元件，
在所述第一像素内还包括设置在所述半导体衬底的相对表面和所述第一光电转换单元的相对表面之间的第四电荷存储单元。
18.根据权利要求17所述的成像元件，
其中，基于所述第一电荷存储单元的电荷和所述第四电荷存储单元的电荷之间的差的信号被设置为所述第一像素的信号，并且
基于所述第二电荷存储单元的电荷和所述第四电荷存储单元的电荷之间的差的信号被设置为所述第二像素的信号。
19.一种成像元件，在像素内包括：
半导体衬底；
形成在所述半导体衬底中的光电转换单元；
电荷存储单元，所述电荷存储单元设置在所述半导体衬底在光入射表面的相对侧上的相对表面与所述光电转换单元在光入射表面的相对侧上的相对表面之间，并且所述电荷存储单元被配置为存储在所述光电转换单元中产生的电荷；以及
传输门单元，所述传输门单元形成在所述半导体衬底的相对表面上，并且用于将电荷从所述光电转换单元传输到所述电荷存储单元，
其中，基于在从存储在所述光电转换单元中的电荷传输到所述电荷存储单元的点经过预定的第一时段之后从所述电荷存储单元读出的电荷与在从复位所述电荷存储单元的点经过预定的第二时段之后从所述电荷存储单元读出的电荷之间的差的信号被设置为所述像素的信号，
其中，所述传输门单元包括嵌入在沟槽中的第一电极，所述沟槽从所述半导体衬底的相对表面形成在所述半导体衬底中，并且
所述电荷存储单元包括：
所述第一电极；以及
围绕所述第一电极的***的至少一部分的第二电极。
20.根据权利要求19所述的成像元件，
其中，所述第一时段的长度等于所述第二时段的长度。
CN201880014282.7A 2017-03-03 2018-02-19 摄像元件 Active CN110383480B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-040136 2017-03-03
JP2017040136A JP2018147975A (ja) 2017-03-03 2017-03-03 撮像素子
PCT/JP2018/005652 WO2018159345A1 (ja) 2017-03-03 2018-02-19 撮像素子

Publications (2)

Publication Number Publication Date
CN110383480A CN110383480A (zh) 2019-10-25
CN110383480B true CN110383480B (zh) 2023-12-15

Family

ID=63370084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880014282.7A Active CN110383480B (zh) 2017-03-03 2018-02-19 摄像元件

Country Status (4)

Country Link
US (1) US11069727B2 (zh)
JP (1) JP2018147975A (zh)
CN (1) CN110383480B (zh)
WO (1) WO2018159345A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692978B (zh) * 2018-07-10 2020-05-01 廣州印芯半導體技術有限公司 影像感測器及其像素陣列電路
TWI675467B (zh) * 2018-08-29 2019-10-21 力晶積成電子製造股份有限公司 影像感測器及其製造方法
JP7280034B2 (ja) * 2018-12-03 2023-05-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
KR102611171B1 (ko) * 2018-12-28 2023-12-08 에스케이하이닉스 주식회사 수직 판형 캐패시터 및 이를 포함하는 이미지 센싱 장치
KR102611170B1 (ko) * 2018-12-28 2023-12-08 에스케이하이닉스 주식회사 수직 핀형 캐패시터 및 이를 포함하는 이미지 센싱 장치
TW202044798A (zh) * 2019-01-30 2020-12-01 日商索尼股份有限公司 密碼化裝置、密碼化方法
JP7396806B2 (ja) * 2019-03-29 2023-12-12 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
CN110289274A (zh) * 2019-04-29 2019-09-27 德淮半导体有限公司 图像传感器及其制作方法
US11121169B2 (en) * 2019-06-25 2021-09-14 Omnivision Technologies, Inc. Metal vertical transfer gate with high-k dielectric passivation lining
JP2021019171A (ja) * 2019-07-24 2021-02-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
KR20220112758A (ko) * 2019-12-13 2022-08-11 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자 및 수광 장치
JPWO2021171717A1 (zh) * 2020-02-26 2021-09-02
WO2021235101A1 (ja) * 2020-05-20 2021-11-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
US11825196B2 (en) * 2020-08-07 2023-11-21 Canon Kabushiki Kaisha Image sensor and image capturing apparatus
CN111933651B (zh) * 2020-08-13 2024-01-30 锐芯微电子股份有限公司 图像传感器的像素结构及其形成方法
JP7279105B2 (ja) * 2021-03-31 2023-05-22 キヤノン株式会社 光電変換装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011166234A (ja) * 2010-02-04 2011-08-25 Olympus Corp 固体撮像装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096490A (ja) 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
JP2015053411A (ja) * 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP6141160B2 (ja) 2013-09-25 2017-06-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその動作方法、並びに電子機器およびその動作方法
JP2015095468A (ja) 2013-11-08 2015-05-18 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011166234A (ja) * 2010-02-04 2011-08-25 Olympus Corp 固体撮像装置

Also Published As

Publication number Publication date
CN110383480A (zh) 2019-10-25
US11069727B2 (en) 2021-07-20
WO2018159345A1 (ja) 2018-09-07
JP2018147975A (ja) 2018-09-20
US20200035724A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
CN110383480B (zh) 摄像元件
US11094730B2 (en) Solid-state imaging device having through electrode provided therein and electronic apparatus incorporating the solid-state imaging device
US20220320156A1 (en) Solid-state imaging device, manufacturing method of solid-state imaging device and electronic apparatus
US20200335535A1 (en) Solid state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR102552758B1 (ko) 고체 촬상 소자 및 그 제조 방법 및 전자 기기
US8450728B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP2022046719A (ja) 固体撮像装置、及び、電子機器
US8716719B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US20180158852A1 (en) Image pickup device, method of manufacturing image pickup device, and electronic apparatus
KR102499590B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
US9923009B1 (en) Image sensor with hybrid deep trench isolation
CN104009051B (zh) 图像传感器和电子装置
US20240136371A1 (en) Solid-state imaging element and electronic equipment
US9991309B1 (en) CMOS image sensor having enhanced near infrared quantum efficiency
TWI711174B (zh) 影像感測器及影像感測器製造方法
US8618623B2 (en) Solid-state image pickup device and method for manufacturing same, and image pickup apparatus
US20140097476A1 (en) Solid-state imaging apparatus and electronic apparatus
US20240170517A1 (en) Solid-state imaging element and electronic device
JP2014033149A (ja) 固体撮像素子およびその製造方法、電子情報機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant