CN110380720A - 一种通用管脚复用电路 - Google Patents

一种通用管脚复用电路 Download PDF

Info

Publication number
CN110380720A
CN110380720A CN201910578489.3A CN201910578489A CN110380720A CN 110380720 A CN110380720 A CN 110380720A CN 201910578489 A CN201910578489 A CN 201910578489A CN 110380720 A CN110380720 A CN 110380720A
Authority
CN
China
Prior art keywords
circuit
pin
triode
resistance
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910578489.3A
Other languages
English (en)
Other versions
CN110380720B (zh
Inventor
詹春磊
董社森
赵明渊
段海珠
姚良帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Senpeng Electronic Technology Co Ltd
Original Assignee
Zhengzhou Senpeng Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Senpeng Electronic Technology Co Ltd filed Critical Zhengzhou Senpeng Electronic Technology Co Ltd
Priority to CN201910578489.3A priority Critical patent/CN110380720B/zh
Publication of CN110380720A publication Critical patent/CN110380720A/zh
Application granted granted Critical
Publication of CN110380720B publication Critical patent/CN110380720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Microcomputers (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种通用管脚复用电路，适用于汽车行业电子化技术领域。该复用电路包括驱动电路、功率输出电路和电阻分压网络，以及第一控制管脚、检测输入管脚和通用管脚，其中，第一控制管脚用于连接处理器的第一输出端口，检测输入管脚用于连接处理器的输入端口；所述第一控制管脚通过驱动电路的第一驱动支路连接功率输出电路的使能端口，功率输出电路的功率输出端口连接所述通用管脚；所述检测输入管脚连接电阻分压网络的输入端口，电阻分压网络的输出端口连接所述通用管脚。该复用电路的通用管脚既能作为输出管脚使用，又能作为输入管脚使用，由于通用管脚集输入、输出两种功能于一身，通用管脚的利用率得到有效提高。

Description

一种通用管脚复用电路
技术领域
本发明涉及一种通用管脚复用电路，适用于汽车行业电子化技术领域。
背景技术
目前，汽车上的电子设备越来越多，这些设备的各种类型的功率输入及输出接口均需要连接到车身控制模块或者仪表，但车身控制模块或者仪表的对外接口是有限的；而且当车辆配置不同时，车身控制模块或者仪表所需的功率输出引脚及不同类型的输入引脚数量都有不同，而传统车身控制模块或者仪表厂家的通用做法是将单个管脚配置为单一的输入或输出功能，非常耗费管脚资源，间接增加了车身控制模块或者仪表的成本。
现有技术中存在一些通用管脚复用电路，例如授权公告号为CN104993815B的发明专利文件和申请公布号为CN108566191A的发明专利申请文件中公开的通用管脚复用电路，能够在单个输入口上提供多种输入选择，虽然在一定程度上提高了管脚利用率，但是通用管脚仅能作为输入管脚使用，功能仍较单一，通用管脚利用率还有待进一步提高。
发明内容
本发明的目的是提供一种通用管脚复用电路，用以解决现有通用管脚复用电路中的通用管脚仅能作为输入管脚使用，功能较单一，导致通用管脚利用率低的问题。
为实现上述目的，本发明提供了一种通用管脚复用电路，该复用电路包括驱动电路、功率输出电路和电阻分压网络，以及第一控制管脚、检测输入管脚和通用管脚，其中，第一控制管脚用于连接处理器的第一输出端口，检测输入管脚用于连接处理器的输入端口；所述第一控制管脚通过驱动电路的第一驱动支路连接功率输出电路的使能端口，功率输出电路的功率输出端口连接所述通用管脚；所述检测输入管脚连接电阻分压网络的输入端口，电阻分压网络的输出端口连接所述通用管脚。
本发明的有益效果是：利用处理器配置复用电路的第一控制管脚处于低电平或高电平，以控制驱动电路的第一驱动支路导通或断开，进而对功率输出电路使能与否进行控制，当功率输出电路使能时，复用电路的通用管脚作为功率输出管脚使用；当功率输出电路未使能时，复用电路的通用管脚作为模拟电压量输入管脚使用；也就是说，该复用电路的通用管脚既能作为输出管脚使用，又能作为输入管脚使用，由于通用管脚集输入、输出两种功能于一身，通用管脚的利用率得到有效提高。
为了使通用管脚还能够作为开关量输入管脚使用，以使通用管脚在作为输入管脚使用时，能够提供多种类型的输入选择，进一步地，该复用电路还包括第二控制管脚以及拉电流或漏电流生成电路，所述驱动电路还包括第二驱动支路，其中，第二控制管脚用于连接处理器的第二输出端口；所述第二控制管脚通过驱动电路的第二驱动支路连接拉电流或漏电流生成电路的使能端口，拉电流或漏电流生成电路的输出端口连接所述通用管脚。
为了实现通用管脚的功率输出功能，进一步地，所述功率输出电路为HSD功率输出电路。
为了使通用管脚能够作为模拟电压量输入管脚使用，进一步地，所述电阻分压网络包括第一电容、第一电阻和第二电阻，电阻分压网络的输入端口依次与第一电阻、第一电容串联后接地；第二电阻的一端连接电阻分压网络的输入端口，另一端接地；第一电容与第一电阻的串联点用于作为电阻分压网络的输出端口。
为了对功率输出电路使能与否进行控制，进而对通用管脚作为输出管脚使用还是输入管脚使用进行控制，进一步地，所述驱动电路的第一驱动支路包括：第一三极管，所述第一三极管为PNP型三极管，所述第一控制管脚连接第一三极管的基极，第一三极管的发射极连接驱动电源，第一三极管的集电极连接所述功率输出电路的使能端口。
为了对拉电流或漏电流生成电路使能与否进行控制，进而对通用管脚作为输入管脚使用时的输入类型进行控制，进一步地，所述驱动电路的第二驱动支路包括：第二三极管和MOS管，所述第二三极管为NPN型三极管，所述MOS管为P沟通MOS管，所述第二控制管脚连接第二三极管的基极，第二三极管的发射极接地，第二三极管的集电极连接MOS管的栅极，MOS管的漏极连接复用电路的输入电源，MOS管的源极连接所述拉电流或漏电流生成电路的使能端口。
为了实现拉电流或漏电流生成功能，进一步地，所述拉电流或漏电流生成电路包括：第三三极管、第四三极管、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第一二极管和第二二极管，其中，第三三极管为PNP型三极管，第四三极管为NPN型三极管；所述拉电流或漏电流生成电路的使能端口连接第三三极管的发射极，第三三极管的集电极与第八电阻和第九电阻串联后连接第四三极管的集电极，第四三极管的发射极接地；第十电阻的一端连接在第八电阻和第九电阻的串联点上，另一端用于作为所述拉电流或漏电流生成电路的输出端口；所述拉电流或漏电流生成电路的使能端口还通过第十一电阻连接第三三极管的基极，第三三极管的基极连接第一二极管的阳极，第一二极管的阴极连接第二二极管的阳极，第二二极管的阴极连接第四三极管的基极，第四三极管的基极经第十二电阻接地。
为了实现在同一时间，复用电路的通用管脚只能作为输入管脚使用或只能作为输出管脚使用，进一步地，该复用电路还包括第三二极管，所述第二控制管脚连接第三二极管的阳极，第三二极管的阴极连接第一三极管的基极。
附图说明
图1是本发明实施例1的通用管脚复用电路的电路原理图；
图2是本发明实施例2的通用管脚复用电路的电路原理图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例对本发明进行进一步详细说明。
实施例1：
如图1所示，本实施例的通用管脚复用电路(以下简称复用电路)，包括功率输出电路(即图1中Part:A部分)、电阻分压网络(即图1中Part:B部分)和驱动电路(即图1中Part:D部分)，以及第一控制管脚MCU_GPIO1、检测输入管脚MCU_AD和通用管脚Interface_IO，其中，第一控制管脚MCU_GPIO1用于连接处理器的第一输出端口，检测输入管脚MCU_AD用于连接处理器的输入端口。本实施例中，选用微控制器(简称MCU)作为处理器，作为其他实施方式，还可以选用AP应用处理器、ARM处理器、DSP微处理器、CPLD复杂可编程逻辑器件等作为处理器。
本实施例中，功率输出电路为HSD功率输出电路，HSD功率输出电路包括一个HSD芯片(即高边驱动芯片)，其中，HSD芯片的两个电源端口(即图1中HSD芯片的端口4和端口8)为HSD功率输出电路的电源端口；HSD芯片的四个功率输出端口(即图1中HSD芯片的端口1、2、6和7)为HSD功率输出电路的功率输出端口；HSD芯片的使能端口(即图1中HSD芯片的端口3)为HSD功率输出电路的使能端口HSD_CTR。作为其他实施方式，功率输出电路的类型还可以根据实际需要更改，例如更改为包括LSD芯片(即低边驱动芯片)的LSD功率输出电路。
本实施例中，电阻分压网络包括第一电容C1、第一电阻R1和第二电阻R2，电阻分压网络的输入端口依次与第一电阻R1、第一电容C1串联后接地GND；第二电阻R2一端连接电阻分压网络的输入端口，另一端接地GND；第一电容C1与第一电阻R1的串联点用于作为电阻分压网络的输出端口。作为其他实施方式，电阻分压网络还可以采用其他电路结构，例如通过将第二电阻R2与第一电容C1并联得到的一种电阻分压网络。
本实施例中，驱动电路包括第一驱动支路，第一驱动支路由第一三极管Q1、第三电阻R3和第四电阻R4构成，其中，第一三极管Q1为PNP型三极管，第一驱动支路的输入端经第四电阻R4连接第一三极管Q1的基极，第一三极管Q1的发射极连接驱动电源VCC，第一三极管Q1的集电极经第三电阻R3连接第一驱动支路的输出端。其中，第一驱动支路中电阻的阻值和数量可根据实际需要调整。
本实施例的复用电路的电路连接关系如图1所示，复用电路的第一控制管脚MCU_GPIO1连接第一驱动支路的输入端，第一驱动支路的输出端连接HSD功率输出电路的使能端口HSD_CTR，HSD功率输出电路的电源端口连接+24V电源(即复用电路的输入电源)，HSD功率输出电路的功率输出端口连接复用电路的通用管脚Interface_IO；复用电路的检测输入管脚MCU_AD连接电阻分压网络的输入端口，电阻分压网络的输出端口连接复用电路的通用管脚Interface_IO。
本实施例的复用电路有两种工况，下面对这两种工况进行详细说明：
工况1：当复用电路的第一控制管脚MCU_GPIO1为高电平时，第一三极管Q1截止，HSD功率输出电路无效(即未使能)，电阻分压网络单独有效，这种工况下，复用电路借助电阻分压网络能够实现模拟电压量输入功能，此时复用电路的通用管脚Interface_IO作为模拟电压量输入管脚使用。
工况2：当复用电路的第一控制管脚MCU_GPIO1为低电平时，第一三极管Q1导通，HSD功率输出电路的使能端口HSD_CTR为高电平，则这种工况下，HSD功率输出电路有效(即使能)，复用电路借助HSD功率输出电路能够实现功率输出功能，此时复用电路的通用管脚Interface_IO作为功率输出管脚使用。
综上所述，本实施例的复用电路的通用管脚既能作为输出管脚使用，又能作为输入管脚使用，由于通用管脚集输入、输出两种功能于一身，通用管脚的利用率得到有效提高。
实施例2：
如图2所示，本实施例的通用管脚复用电路(以下简称复用电路)在实施例1的复用电路的基础上，增加了第二控制管脚MCU_GPIO2以及拉电流或漏电流生成电路(即图2中Part:C部分)，同时，该复用电路的驱动电路中还增加了第二驱动支路。其中，第二控制管脚MCU_GPIO2用于连接处理器的第二输出端口。
本实施例中，第二驱动支路由第二三极管Q2、MOS管M1、第五电阻R5、第六电阻R6、第七电阻R7和稳压管Z1构成，其中，第二三极管Q2为NPN型三极管，MOS管M1为P沟通MOS管，第二驱动支路的输入端经第五电阻R5连接第二三极管Q2的基极，第二三极管Q2的发射极接地GND，第六电阻R6一端连接第二三极管Q2的基极，另一端接地GND，第二三极管Q2的集电极经第七电阻R7连接MOS管M1的栅极，MOS管M1的漏极连接+24V电源(即复用电路的输入电源)，MOS管M1的源极连接连接第二驱动支路的输出端，稳压管Z1的阳极连接MOS管M1的栅极，稳压管Z1的阴极连接MOS管M1的漏极。其中，第二驱动支路中电阻的阻值和数量、稳压管的稳压值和数量，均可以根据实际需要调整。
本实施例中，拉电流或漏电流生成电路包括：第三三极管Q3、第四三极管Q4、第八电阻R8(10Ω)、第九电阻R9(10Ω)、第十电阻R10(1.5KΩ)、第十一电阻R11(4.7KΩ)、第十二电阻R12(4.7KΩ)、第一二极管D1和第二二极管D2，其中，第三三极管Q3为PNP型三极管，第四三极管Q4为NPN型三极管；拉电流或漏电流生成电路的使能端口连接第三三极管Q3的发射极，第三三极管Q3的集电极与第八电阻R8和第九电阻R9串联后连接第四三极管Q4的集电极，第四三极管Q4的发射极接地GND；第十电阻R10的一端连接在第八电阻R8和第九电阻R9的串联点上，另一端用于作为拉电流或漏电流生成电路的输出端口；拉电流或漏电流生成电路的使能端口还通过第十一电阻R11连接第三三极管Q3的基极，第三三极管Q3的基极连接第一二极管D1的阳极，第一二极管D1的阴极连接第二二极管D2的阳极，第二二极管D2的阴极连接第四三极管Q4的基极，第四三极管Q4的基极经第十二电阻R12接地GND。本实施例的拉电流或漏电流生成电路能够提供8mA拉电流或8mA漏电流，作为其他实施方式，可以根据实际需要调整拉电流或漏电流生成电路中电阻的阻值和数量，以调整其输出的拉电流或漏电流的大小。
本实施例的复用电路的电路连接关系如图2所示，复用电路的第一控制管脚MCU_GPIO1连接第一驱动支路的输入端，第一驱动支路的输出端连接HSD功率输出电路的使能端口HSD_CTR，HSD功率输出电路的电源端口连接+24V电源(即复用电路的输入电源)，HSD功率输出电路的功率输出端口连接复用电路的通用管脚Interface_IO；复用电路的检测输入管脚MCU_AD连接电阻分压网络的输入端口，电阻分压网络的输出端口连接复用电路的通用管脚Interface_IO；复用电路的第二控制管脚MCU_GPIO2连接第二驱动支路的输入端，第二驱动支路的输出端连接拉电流或漏电流生成电路的使能端口，拉电流或漏电流生成电路的输出端口连接复用电路的通用管脚Interface_IO；本实施例的复用电路还包括第三二极管D3，复用电路的第二控制管脚MCU_GPIO2连接第三二极管D3的阳极，第三二极管D3的阴极连接第一三极管Q1的基极。
本实施例的复用电路有三种工况，下面对这三种工况进行详细介绍：
工况1：当复用电路的第二控制管脚MCU_GPIO2为高电平时，由于第三二极管D3导通使第一三极管Q1的基极处于高电平，此时无论复用电路的第一控制管脚MCU_GPIO1为何种状态，第一三极管Q1截止，HSD功率输出电路无效；同时，由于第二三极管Q2导通，MOS管M1导通，使拉电流或漏电流生成电路的使能端口处于高电平，则第三三极管Q3和第四三极管Q4导通，拉电流或漏电流生成电路有效；这种工况下，拉电流或漏电流生成电路通过提供拉电流或漏电流，与电阻分压网络相配合，使复用电路能够实现开关量低电平输入检测或开关量高电平输入检测功能，此时复用电路的通用管脚Interface_IO作为开关量输入管脚使用。
综上所述，第三二极管D3使得在第二控制管脚MCU_GPIO2为高电平、第一控制管脚MCU_GPIO1为低电平时，复用电路的通用管脚Interface_IO不会出现既作输入管脚又作输出管脚的情况，即第三二极管D3保证了在同一时间，复用电路的通用管脚Interface_IO只能作为输入管脚使用或只能作为输出管脚使用。
工况2：当复用电路的第二控制管脚MCU_GPIO2为低电平、第一控制管脚MCU_GPIO1为高电平时，第二三极管Q2截止，MOS管M1不导通，拉电流或漏电流生成电路无效；同时，第一三极管Q1截止，HSD功率输出电路无效；即这种工况下，电阻分压网络单独有效，复用电路借助电阻分压网络能够实现模拟电压量输入功能，此时复用电路的通用管脚Interface_IO作为模拟电压量输入管脚使用。
工况3：当复用电路的第一控制管脚MCU_GPIO1和第二控制管脚MCU_GPIO2均为低电平时，第一三极管Q1导通，HSD功率输出电路的使能端口HSD_CTR为高电平，HSD功率输出电路有效；同时，第二三极管Q2截止，MOS管M1不导通，拉电流或漏电流生成电路无效；这种工况下，复用电路借助HSD功率输出电路能够实现功率输出功能，此时复用电路的通用管脚Interface_IO作为功率输出管脚使用。
综上所述，本实施例的复用电路的通用管脚既能作为输出管脚使用，又能作为输入管脚使用，由于通用管脚集输入、输出两种功能于一身，通用管脚的利用率得到有效提高；另外，本实施例的复用电路的通用管脚在作为输入管脚使用时，还能够提供两种类型的输入选择，进一步提高了通用管脚的利用率。

Claims (8)

1.一种通用管脚复用电路，其特征在于：该复用电路包括驱动电路、功率输出电路和电阻分压网络，以及第一控制管脚、检测输入管脚和通用管脚，其中，第一控制管脚用于连接处理器的第一输出端口，检测输入管脚用于连接处理器的输入端口；所述第一控制管脚通过驱动电路的第一驱动支路连接功率输出电路的使能端口，功率输出电路的功率输出端口连接所述通用管脚；所述检测输入管脚连接电阻分压网络的输入端口，电阻分压网络的输出端口连接所述通用管脚。
2.根据权利要求1所述的通用管脚复用电路，其特征在于：该复用电路还包括第二控制管脚以及拉电流或漏电流生成电路，所述驱动电路还包括第二驱动支路，其中，第二控制管脚用于连接处理器的第二输出端口；所述第二控制管脚通过驱动电路的第二驱动支路连接拉电流或漏电流生成电路的使能端口，拉电流或漏电流生成电路的输出端口连接所述通用管脚。
3.根据权利要求1或2所述的通用管脚复用电路，其特征在于：所述功率输出电路为HSD功率输出电路。
4.根据权利要求1或2所述的通用管脚复用电路，其特征在于：所述电阻分压网络包括第一电容、第一电阻和第二电阻，电阻分压网络的输入端口依次与第一电阻、第一电容串联后接地；第二电阻的一端连接电阻分压网络的输入端口，另一端接地；第一电容与第一电阻的串联点用于作为电阻分压网络的输出端口。
5.根据权利要求1或2所述的通用管脚复用电路，其特征在于：所述驱动电路的第一驱动支路包括：第一三极管，所述第一三极管为PNP型三极管，所述第一控制管脚连接第一三极管的基极，第一三极管的发射极连接驱动电源，第一三极管的集电极连接所述功率输出电路的使能端口。
6.根据权利要求2所述的通用管脚复用电路，其特征在于：所述驱动电路的第二驱动支路包括：第二三极管和MOS管，所述第二三极管为NPN型三极管，所述MOS管为P沟通MOS管，所述第二控制管脚连接第二三极管的基极，第二三极管的发射极接地，第二三极管的集电极连接MOS管的栅极，MOS管的漏极连接复用电路的输入电源，MOS管的源极连接所述拉电流或漏电流生成电路的使能端口。
7.根据权利要求2所述的通用管脚复用电路，其特征在于：所述拉电流或漏电流生成电路包括：第三三极管、第四三极管、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第一二极管和第二二极管，其中，第三三极管为PNP型三极管，第四三极管为NPN型三极管；所述拉电流或漏电流生成电路的使能端口连接第三三极管的发射极，第三三极管的集电极与第八电阻和第九电阻串联后连接第四三极管的集电极，第四三极管的发射极接地；第十电阻的一端连接在第八电阻和第九电阻的串联点上，另一端用于作为所述拉电流或漏电流生成电路的输出端口；所述拉电流或漏电流生成电路的使能端口还通过第十一电阻连接第三三极管的基极，第三三极管的基极连接第一二极管的阳极，第一二极管的阴极连接第二二极管的阳极，第二二极管的阴极连接第四三极管的基极，第四三极管的基极经第十二电阻接地。
8.根据权利要求2所述的通用管脚复用电路，其特征在于：该复用电路还包括第三二极管，所述第二控制管脚连接第三二极管的阳极，第三二极管的阴极连接第一三极管的基极。
CN201910578489.3A 2019-06-28 2019-06-28 一种通用管脚复用电路 Active CN110380720B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910578489.3A CN110380720B (zh) 2019-06-28 2019-06-28 一种通用管脚复用电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910578489.3A CN110380720B (zh) 2019-06-28 2019-06-28 一种通用管脚复用电路

Publications (2)

Publication Number Publication Date
CN110380720A true CN110380720A (zh) 2019-10-25
CN110380720B CN110380720B (zh) 2022-12-20

Family

ID=68251216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910578489.3A Active CN110380720B (zh) 2019-06-28 2019-06-28 一种通用管脚复用电路

Country Status (1)

Country Link
CN (1) CN110380720B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021146912A1 (zh) * 2020-01-21 2021-07-29 深圳市汇顶科技股份有限公司 通信接口与封装结构
WO2022006846A1 (zh) * 2020-07-10 2022-01-13 深圳欣锐科技股份有限公司 基于数字信号处理的脉冲宽度调制端口复用电路和装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020153923A1 (en) * 2001-04-18 2002-10-24 Cygnal Integrated Products, Inc. Ic with digital and analog circuits and mixed signal i/o pins
JP2004247389A (ja) * 2003-02-12 2004-09-02 Renesas Technology Corp 半導体集積回路
CN101452433A (zh) * 2007-11-30 2009-06-10 中兴通讯股份有限公司 一种复用接口的识别装置和方法
CN101807176A (zh) * 2010-02-04 2010-08-18 杭州矽力杰半导体技术有限公司 一种芯片管脚复用电路及其复用方法
CN202135109U (zh) * 2011-06-10 2012-02-01 深圳市博亚时代科技有限公司 一种连接器电压输入和电池输出的复用电路
CN103714850A (zh) * 2012-09-28 2014-04-09 美国亚德诺半导体公司 用于集成电路的数字配置的装置和方法
CN104639147A (zh) * 2015-02-06 2015-05-20 深圳桑菲消费通信有限公司 一种接口复用电路及装置
CN104993815A (zh) * 2015-07-22 2015-10-21 欧科佳（上海）汽车电子设备有限公司 一种通用管脚复用电路
CN108566191A (zh) * 2018-04-03 2018-09-21 擎先电子科技（苏州）有限公司 一种通用管脚复用电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020153923A1 (en) * 2001-04-18 2002-10-24 Cygnal Integrated Products, Inc. Ic with digital and analog circuits and mixed signal i/o pins
JP2004247389A (ja) * 2003-02-12 2004-09-02 Renesas Technology Corp 半導体集積回路
CN101452433A (zh) * 2007-11-30 2009-06-10 中兴通讯股份有限公司 一种复用接口的识别装置和方法
CN101807176A (zh) * 2010-02-04 2010-08-18 杭州矽力杰半导体技术有限公司 一种芯片管脚复用电路及其复用方法
CN202135109U (zh) * 2011-06-10 2012-02-01 深圳市博亚时代科技有限公司 一种连接器电压输入和电池输出的复用电路
CN103714850A (zh) * 2012-09-28 2014-04-09 美国亚德诺半导体公司 用于集成电路的数字配置的装置和方法
CN104639147A (zh) * 2015-02-06 2015-05-20 深圳桑菲消费通信有限公司 一种接口复用电路及装置
CN104993815A (zh) * 2015-07-22 2015-10-21 欧科佳（上海）汽车电子设备有限公司 一种通用管脚复用电路
CN108566191A (zh) * 2018-04-03 2018-09-21 擎先电子科技（苏州）有限公司 一种通用管脚复用电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021146912A1 (zh) * 2020-01-21 2021-07-29 深圳市汇顶科技股份有限公司 通信接口与封装结构
WO2022006846A1 (zh) * 2020-07-10 2022-01-13 深圳欣锐科技股份有限公司 基于数字信号处理的脉冲宽度调制端口复用电路和装置
CN114175506A (zh) * 2020-07-10 2022-03-11 深圳欣锐科技股份有限公司 基于数字信号处理的脉冲宽度调制端口复用电路和装置
CN114175506B (zh) * 2020-07-10 2023-05-16 深圳欣锐科技股份有限公司 基于数字信号处理的脉冲宽度调制端口复用电路和装置

Also Published As

Publication number Publication date
CN110380720B (zh) 2022-12-20

Similar Documents

Publication Publication Date Title
CN101919307B (zh) 用于为至少一个发光二极管提供电流的降压型转换器和方法
CN110380720A (zh) 一种通用管脚复用电路
CN106300321A (zh) 电源防倒灌电路
CN207731625U (zh) 基于spi通信的多路背光控制装置
CN103439905B (zh) Io输入口扩展电路
CN207530528U (zh) 逆变器与逆变器保护装置
CN111023395A (zh) 监控电路与空调
CN102651926B (zh) 一种辅助源电路
CN109660114A (zh) 一种多路并联mos管的驱动电路
CN104993815A (zh) 一种通用管脚复用电路
CN215953747U (zh) 一种工程机械显控一体硬软件功能测试***
CN213186140U (zh) 一种mbus主机发送电路
CN108303666A (zh) 一种功率半导体模块过流检测电路的功能测试电路
CN210042297U (zh) 一种照明电路
CN209345002U (zh) 一种多路并联mos管的驱动电路
CN207283873U (zh) 基于单路pwm的led灯调亮度调色温控制电路
CN208016075U (zh) Led开关电源电路
CN207897195U (zh) Led发光装置及***
CN206851088U (zh) 一种led线性高低压驱动电路及驱动电源
CN110488958A (zh) 电压输入电路、供电装置及触摸屏
CN106451736B (zh) 可设置电源优先级的电源切换电路及电源切换方法
CN203520836U (zh) 背光驱动电路及液晶显示装置
CN108924995A (zh) Led均流电路及电子设备
CN205985242U (zh) 电池***以及电池***的保护装置
CN103728951B (zh) 一种仪表总线从设备接口的恒流二极管电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 450001 building 15, No.16, Jinzhan street, high tech Industrial Development Zone, Zhengzhou City, Henan Province

Applicant after: Zhengzhou senpeng Electronic Technology Co.,Ltd.

Address before: 450001 F3, unit 3, building 9, No. 338, Lianhua street, high tech Development Zone, Zhengzhou City, Henan Province

Applicant before: ZHENGZHOU SENPENG ELECTRONIC TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Universal Pin Multiplexing Circuit

Effective date of registration: 20230911

Granted publication date: 20221220

Pledgee: Bank of Zhengzhou Co.,Ltd. Zhongyuan Science and Technology City Sub branch

Pledgor: Zhengzhou senpeng Electronic Technology Co.,Ltd.

Registration number: Y2023980055919

PE01 Entry into force of the registration of the contract for pledge of patent right