CN110379863A - 一种碳化硅结势垒肖特基二极管 - Google Patents
一种碳化硅结势垒肖特基二极管 Download PDFInfo
- Publication number
- CN110379863A CN110379863A CN201910723648.4A CN201910723648A CN110379863A CN 110379863 A CN110379863 A CN 110379863A CN 201910723648 A CN201910723648 A CN 201910723648A CN 110379863 A CN110379863 A CN 110379863A
- Authority
- CN
- China
- Prior art keywords
- type
- silicon carbide
- sic
- conduction type
- junction barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 62
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 57
- 230000004888 barrier function Effects 0.000 title claims description 14
- 238000002347 injection Methods 0.000 claims abstract description 19
- 239000007924 injection Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910004166 TaN Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000009826 distribution Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出了一种具有低正向导通电压、高反向击穿电压的SiC结势垒肖特基二极管。在传统JBS器件中的漂移区中增加有源区注入，能够有效分散反向击穿时的电场分布，增加反向耐压，在不牺牲器件正向导通特性的前提下，使器件达到更高的击穿电压。
Description
技术领域
本发明涉及领域为半导体器件领域。更具体地为，一种碳化硅结势垒肖特基二极管。
背景技术
在功率器件领域，相比于传统材料Si，SiC材料具有更宽的禁带宽度，器件的耐压特性和耐高温特性会更为优秀。 碳化硅器件的耐击穿性能优异，因此在相同电学性能要求下，碳化硅器件可拥有比硅基器件更薄的厚度。同时碳化硅器件具有更小的导通电阻，从而可以降低正向导通损耗，提高转换效率。
碳化硅功率器件的耐高温特性，允许其在600°C的温度环境下工作，而对应的硅器件则不超过 200°C。此外碳化硅功率器件的正向导通特性和反向阻断特性受温度影响较小，且能长时间保持基本不变，即碳化硅功率器件具有很好的器件稳定性和器件可靠性。
肖特基二极管（SBD) 导通压降低，有良好的开关特性。其开关频率很高，反向恢复峰值电流很小，此外温度和正向电流对其器件性能的影响基本可以忽略。但 SBD 的反向阻断特性较差，大多不高于60V，最高仅约100V，从而使 SBD 很难应用于高压领域。PiN 二极管的阻断电压相对SBD来说较高，同时有较低的反向漏电，能够满足在高压环境下的应用需求。然而在高频电路中，PiN 二极管反向恢复的时间长，峰值电流大，能耗较高。
SiC结势垒肖特基二极管（JBS）把肖特基二极管（SBD）和PiN结构结合在一起，反偏PN结的空间电荷区可为SBD结构承载较高的反向偏压。因此，相比于SBD，JBS结构在反向模式下漏电流更小，耐压性更好。另外，在传统JBS器件中的漂移区中增加有源区注入，能够有效分散反向击穿时的电场分布，增加反向耐压。
针对以上特征，本发明提出了一种具有低正向导通电压、高反向击穿电压的SiC结势垒肖特基二极管及其制备方法。
发明内容
本发明的目的为设计一种具有低导通电压，高反向耐压的SiC结势垒肖特基二极管。在不牺牲器件正向导通特性的前提下，达到更高的击穿电压。
实现本发明的技术方案为：
一种结势垒器件结构包括SiC衬底（1），SiC外延层（2），第一导电类型的有源区（3），底部的欧姆接触电极（8），外延层表面的肖特基接触电极（7），钝化层（6），第二导电类型的注入区（4），结终端（5）。
其中，SiC衬底（1）、SiC外延层（2）和第一导电类型的有源区（3）掺杂有第一导电类型离子，第二导电类型的注入区（4）掺杂有第二导电类型离子。
其中，第二导电类型的注入区（4）应在第一导电类型的有源区（3）内部。
其中，注入区（4）俯视形状可为方形、圆形或者六边形。
其中，掺杂有第一导电类型的有源区（3）可在反向电压时有效保护掺杂有第二导电类型的注入区（4）的电场分布，增大器件的反向耐压能力。
其中，结终端（5）可以降低结终端附近电场，防止由电场表面曲率效应造成的表面击穿。
附图说明
图1为本发明一个实施例的SiC结势垒肖特基二极管器件结构示意图。
图2为本发明一个实施例的主器件结构示意图。
图中，1. SiC衬底，2. SiC外延层，3. 第一导电类型的有源区，4. 第二导电类型的注入区，5. 结终端，6. 钝化层，7.肖特基接触电极，8. 欧姆接触电极。
具体实施方式
为了更清楚地展示本发明成果，下面将结合附图对本发明进一步阐述。
本发明提供了一种SiC肖特基二极管。本实施例中第一导电类型为N型，第二导电类型为P型。其中包括SiC衬底（1），在SiC衬底（1）上，制备有第一导电类型的SiC外延层（2），即缓冲层。在缓冲层表面设置有较大的第一导电类型有源区（3），所述有源区表面设有肖特基接触电极（7）。在肖特基接触电极（7）下设有掺杂有第二导电类型的注入区（4）以与SiC衬底（1）和SiC外延层（2）一同形成PiN结，同时缓冲层表面的***区域设有结终端（5）。另外，在上述肖特基接触电极（7）边缘设有钝化层（6），在SiC衬底（1）底部覆盖有欧姆接触（8）。
SiC衬底（1）的制备材料可为4H-SiC，掺杂类型为第一导电类型，掺杂浓度为1×1018cm-3，厚度为350μm。
在SiC衬底（1）上制备SiC外延层（2），厚度为6μm，掺杂类型为第一导电类型，掺杂浓度为1×1016 cm-3。
在SiC外延层（2）上端表面，制有有源区（3），掺杂类型为第一导电类型，掺杂浓度为1×1017cm-3。
在有源区（3）内设有多个掺杂制作有第二导电类型的注入区（4），通过光刻有源区（3）上表面得到，其掺杂浓度为5×1018cm-3，相邻第二导电类型的注入区（4）注入最大间距不超过10μm，俯视图形可为方形、圆形、六边形或它们的组合。
结终端（5）掺杂类型为第二导电类型，结构为场限环或掺杂浓度渐变的JTE。
肖特基接触电极（7）为Ti、TiN、TaN、W、Ni、Pt、Si、Al或Mo任意一种或多种的组合。
欧姆接触电极（8）可为Ti、Ni、Ag或Au任意一种或多种的组合。
一种SiC结势垒肖特基二极管的制备方法，包括以下步骤：
第1步，在N++ SiC衬底（1）上生长N- SiC外延层（2）。
对N++衬底片（1）进行RCA标准清洗以及其他预处理，该衬底晶型为4H-SiC，掺杂浓度为1×1018 cm-3，厚度为350μm。使用MOCVD，在N++ SiC衬底（1）上外延沉积厚度为6μm，掺杂浓度为1×1016 cm-3的N- SiC，该SiC晶型为4H-SiC。应理解，本发明并不仅限于N型掺杂，应用于P型掺杂时不需要改变掺杂浓度以及厚度等几何参数。
第2步，在N- SiC外延层（2）上注入形成N+有源区（3）。
使用PECVD，在N- SiC外延层（2）上沉积2μm厚的SiO2作为掩蔽层，通过光刻形成N离子注入窗口。进行不同能量剂量的N离子组合注入，结束后在1600℃真空或惰性气体氛围下进行激活退火。刻蚀去除SiO2掩蔽层。
第3步，形成P型注入区（4）和P型结终端（5）。
使用PECVD，在N- SiC外延层（2）上沉积2μm厚的SiO2作为掩蔽层，光刻和湿法刻蚀后形成Al离子注入区，Al离子注入后1600℃激活退火，形成P+ 离子注入区（4）以及***的P+ 型结终端（5）。刻蚀去除SiO2掩蔽层。
第4步，在N++ SiC衬底（1）背面形成欧姆接触。
在衬底背面通过溅射，得到100nm厚的Ni金属层，在950℃氮气氛围下快速热退火5分钟，形成欧姆接触电极（8），之后再淀积加厚金属Ti/Ni/Ag。
第5步，沉积SiO2 钝化层。
使用PECVD，在有源区（3）上沉积500nm厚的SiO2，作为钝化层（6），再通过光刻和湿法刻蚀得到SiO2窗口。
第6步，沉积肖特基金属，形成肖特基接触电极（7）。
通过溅射，在有源区（3）沉积得到300nm厚的Ti金属层，再借助光刻形成金属图形，退火后再淀积加厚金属Al。
Claims (9)
1.一种碳化硅结势垒肖特基二极管，其特征在于，具有如下结构：
包括SiC衬底（1），该衬底的材料掺杂类型为第一导电类型；
在SiC衬底（1）上具有SiC外延层（2），该外延层的材料掺杂类型为第一导电类型；
在SiC外延层（2）上端表面，制作有第一导电类型的有源区（3）和第二导电类型的注入区（4）；
同时SiC衬底（1）底部背面覆盖有欧姆接触电极（8），SiC第一导电类型有源区（3）和第二导电类型注入区（4）表面设有肖特基接触电极（7），在所述的肖特基电极（7）边缘设有钝化层（6），在钝化层（6）下制作有结终端（5）。
2. 根据权利要求1所述的一种碳化硅结势垒肖特基二极管，其特征在于，所述第一导电类型的有源区（3）内设有多个掺杂有第二导电类型的注入区（4），其深度为0.1μm~2μm，其浓度为5×1016cm-3~ 5×1022 cm-3，相邻第二导电类型的注入区（4）注入最大间距不超过10μm。
3.根据权利要求1所述的一种碳化硅结势垒肖特基二极管，其特征在于，所述第一导电类型的有源区（3）的深度大第二导电类型的于注入区（4）的深度且小于SiC外延层（2）厚度的一半，其浓度大于该外延层浓度。
4.根据权利要求1所述的一种SiC结势垒肖特基二极管，其特征在于，所述肖特基接触电极（7）Ti、TiN、TaN、W、Ni、Pt、Si、Al或Mo任意一种或多种的组合。
5.根据权利要求1所述的一种碳化硅结势垒肖特基二极管，其特征在于，所述欧姆接触电极（8）可为Ti、Ni、Ag或Au任意一种或多种的组合。
6.根据权利要求1所述的一种碳化硅结势垒肖特基二极管，其特征在于，所述SiC衬底（1）的材料掺杂浓度为1×1018cm-3~ 1×1020 cm-3，SiC外延层（2）浓度为1×1014cm-3~ 1×1017 cm-3。
7.根据权利要求1所述的一种碳化硅结势垒肖特基二极管，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
8.根据权利要求1所述的一种碳化硅结势垒肖特基二极管，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
9.根据权利要求1所述的一种碳化硅结势垒肖特基二极管，其特征在于，所述肖特基接触电极（7）边缘和第一导电类型的有源区（3）边缘均落在第二导电类型的注入区（4）的内部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910723648.4A CN110379863A (zh) | 2019-08-07 | 2019-08-07 | 一种碳化硅结势垒肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910723648.4A CN110379863A (zh) | 2019-08-07 | 2019-08-07 | 一种碳化硅结势垒肖特基二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110379863A true CN110379863A (zh) | 2019-10-25 |
Family
ID=68258237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910723648.4A Pending CN110379863A (zh) | 2019-08-07 | 2019-08-07 | 一种碳化硅结势垒肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110379863A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115295614A (zh) * | 2022-10-08 | 2022-11-04 | 成都功成半导体有限公司 | 一种碳化硅jfet结构及其制备方法 |
| EP4340032A1 (en) * | 2022-09-15 | 2024-03-20 | Nexperia B.V. | Semiconductor power device with improved ruggedness |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104321873A (zh) * | 2012-04-27 | 2015-01-28 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| WO2016002057A1 (ja) * | 2014-07-03 | 2016-01-07 | 株式会社日立製作所 | 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両 |
| CN210349845U (zh) * | 2019-08-07 | 2020-04-17 | 派恩杰半导体（杭州）有限公司 | 一种碳化硅结势垒肖特基二极管 |
-
2019
- 2019-08-07 CN CN201910723648.4A patent/CN110379863A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104321873A (zh) * | 2012-04-27 | 2015-01-28 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| WO2016002057A1 (ja) * | 2014-07-03 | 2016-01-07 | 株式会社日立製作所 | 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両 |
| CN210349845U (zh) * | 2019-08-07 | 2020-04-17 | 派恩杰半导体（杭州）有限公司 | 一种碳化硅结势垒肖特基二极管 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4340032A1 (en) * | 2022-09-15 | 2024-03-20 | Nexperia B.V. | Semiconductor power device with improved ruggedness |
| CN115295614A (zh) * | 2022-10-08 | 2022-11-04 | 成都功成半导体有限公司 | 一种碳化硅jfet结构及其制备方法 |
| CN115295614B (zh) * | 2022-10-08 | 2023-02-03 | 成都功成半导体有限公司 | 一种碳化硅jfet结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101223647B (zh) | 具有抑制的少数载流子注入的碳化硅结势垒肖特基二极管 | |
| KR101774124B1 (ko) | 반도체 장치들 및 그것을 제조하는 방법 | |
| JP6425659B2 (ja) | ショットキーダイオード及びショットキーダイオードの製造方法 | |
| TWI473265B (zh) | 帶有改良型終止結構的氮化鎵半導體裝置 | |
| Zhang et al. | Fully-and quasi-vertical GaN-on-Si pin diodes: High performance and comprehensive comparison | |
| CN110112207B (zh) | 一种氧化镓基混合PiN肖特基二极管及其制备方法 | |
| TW201320354A (zh) | 具有未經植入障壁區之半導體裝置及其製造方法 | |
| CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN109545842A (zh) | 碳化硅器件终端结构及其制作方法 | |
| CN113140639A (zh) | 一种碳化硅功率二极管及其制作方法 | |
| KR20130049916A (ko) | 실리콘 카바이드 쇼트키 베리어 다이오드 및 이의 제조방법 | |
| JP2012059823A (ja) | 半導体装置およびその製造方法 | |
| CN102376779B (zh) | SiC肖特基二极管及其制作方法 | |
| CN110379863A (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| Lynch et al. | Design considerations for high voltage SiC power devices: An experimental investigation into channel pinching of 10kV SiC junction barrier schottky (JBS) diodes | |
| US20240178280A1 (en) | Scalable mps device based on sic | |
| CN110137268A (zh) | 一种带有沟槽电极的高压二极管 | |
| CN113555447A (zh) | 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法 | |
| US11417778B2 (en) | Semiconductor MPS diode with reduced current-crowding effect and manufacturing method thereof | |
| WO2015064999A1 (ko) | 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드 | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN114497181B (zh) | 一种功率器件的体内复合终端结构及制备方法 | |
| JP5119146B2 (ja) | 双方向阻止能力を有する高電圧炭化珪素デバイス及びその作製方法 | |
| CN109559989A (zh) | 碳化硅结势垒肖特基二极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |