CN110364572B - 一种双栅耦合结构及其制备方法和应用 - Google Patents

一种双栅耦合结构及其制备方法和应用 Download PDF

Info

Publication number
CN110364572B
CN110364572B CN201910600677.1A CN201910600677A CN110364572B CN 110364572 B CN110364572 B CN 110364572B CN 201910600677 A CN201910600677 A CN 201910600677A CN 110364572 B CN110364572 B CN 110364572B
Authority
CN
China
Prior art keywords
nanosheets
nanosheet
boron nitride
coupling structure
hexagonal boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910600677.1A
Other languages
English (en)
Other versions
CN110364572A (zh
Inventor
何军
黄文浩
王峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Nanosccience and Technology China
Original Assignee
National Center for Nanosccience and Technology China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Nanosccience and Technology China filed Critical National Center for Nanosccience and Technology China
Priority to CN201910600677.1A priority Critical patent/CN110364572B/zh
Publication of CN110364572A publication Critical patent/CN110364572A/zh
Application granted granted Critical
Publication of CN110364572B publication Critical patent/CN110364572B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Abstract

本发明提供一种双栅耦合结构及其制备方法和应用,所述双栅耦合结构包括在衬底上从下到上依次设置的过渡金属硫化物纳米片、金属电极、六方氮化硼纳米片、铜铟磷硫纳米片和顶层金属板,且各相邻的层间紧密贴合;过渡金属硫化物纳米片、六方氮化硼纳米片、铜铟磷硫纳米片和顶层金属板在竖直方向上有重叠的区域,且顶层金属板有部分区域不与铜铟磷硫纳米片重叠但与六方氮化硼纳米片和过渡金属硫化物纳米片重叠;金属电极至少为三条,其中至少两条位于过渡金属硫化物纳米片/六方氮化硼纳米片/铜铟磷硫纳米片/顶层金属板重叠区域,至少一条位于过渡金属硫化物纳米片/六方氮化硼纳米片/顶层金属板重叠区域。该双栅耦合结构可用于存储器和整流器。

Description

一种双栅耦合结构及其制备方法和应用
技术领域
本发明涉及无机半导体技术领域,尤其涉及一种双栅耦合结构及其制备方法和应用。
背景技术
近年来,二维材料被逐渐挖掘出来,被认为是硅基器件最优秀的代替者之一。同时,二维材料与传统铁电薄膜的结合,也被越来越多的科学家所关注。这一类器件主要包括铁电场效应晶体管和铁电隧穿结型器件。在铁电场效应晶体管中,大多数研究都集中在基于负电容效应的亚阈值摆幅小于60mV/dev的低功耗器件,以及非易失性铁电存储器件领域。但是,传统的铁电薄膜必须达到一定的厚度(几百纳米)才能表现出比较稳定的铁电性,这一要求严重阻碍了器件的进一步小型化和集成化。而且,传统铁电薄膜与过渡金属硫化物之间的结合并不紧密且存在着大量的表面态,这些表面态的存在大大影响了器件的性能。因此,寻找更适合的铁电材料便成为了当今的研究热点。
近来,二维层状铁电材料,例如硒化铟(In2S3)、铜铟磷硫(CuInP2S6)等,被证实在室温条件下当厚度减至几纳米时仍保持较强的铁电性,且这一类材料能与传统二维过渡金属硫化物之间形成铁电范德华异质结,消除表面态的影响,能够一定程度上提高铁电器件的性能。
但是,已报道的器件的性能并不令人满意,例如:开关比不足一个量级,稳定性较差等,因此基于铁电范德华异质结的器件还需进一步研究以提高其性能。
发明内容
针对现有技术存在的问题,本发明提供一种双栅耦合结构及其制备方法和应用。
第一方面,本发明提供一种双栅耦合结构,包括在衬底上从下到上依次设置的过渡金属硫化物纳米片、金属电极、六方氮化硼纳米片、铜铟磷硫纳米片和顶层金属板,且各相邻的层间紧密贴合;
所述过渡金属硫化物纳米片、所述六方氮化硼纳米片、所述铜铟磷硫纳米片和所述顶层金属板在竖直方向上有重叠的区域,且所述顶层金属板有部分区域不与所述铜铟磷硫纳米片重叠但与所述六方氮化硼纳米片和所述过渡金属硫化物纳米片重叠;
所述金属电极至少为三条,其中至少两条位于过渡金属硫化物纳米片/六方氮化硼纳米片/铜铟磷硫纳米片/顶层金属板重叠区域,至少一条位于过渡金属硫化物纳米片/六方氮化硼纳米片/顶层金属板重叠区域。
上述技术方案中,通过***h-BN及构成双栅耦合结构(衬底为背栅极,顶层金属板与衬底之间形成双栅耦合结构),使其应用到非易失性存储器件中具有大存储窗口,高开关比,低编程态电流,极好的稳定性;应用到可编程整流器件中,由于不对称结构的构筑,具有大的反向整流比。
优选地,所述过渡金属硫化物纳米片为二硫化钼纳米片,厚度为3-5nm。
优选地,所述六方氮化硼纳米片的厚度为10~30nm。
优选地,所述铜铟磷硫纳米片的厚度为20~50nm。
优选地,所述衬底为Si/SiO2衬底,厚度为200~400nm。进一步优选地,所述Si/SiO2衬底中硅基底上的SiO2厚度为300nm。
上述技术方案中,300nm的SiO2能够提供所需的栅电容,同时避免器件的电流泄漏。
优选地,所述金属电极的材质为金、银、钛、铬、钯和铂中的一种或多种。进一步优选为铬金复合层,下层为铬,厚度为5~15nm,上层为金,厚度为10~40nm。铬具有很好的粘附性,但是直接暴露于空气中容易氧化,导致导电性变差,因此在上层蒸镀金。
优选地,所述顶层金属板的材质为金、银、钛、铬、钯和铂中的一种或多种。进一步优选为铬金复合层,下层为铬,厚度为5~15nm,上层为金,厚度为60~100nm。
第二方面,本发明提供上述双栅耦合结构的制备方法,包括:先将所述过渡金属硫化物纳米片转移至所述衬底上,然后在所述过渡金属硫化物纳米片上制备所述金属电极,再依次转移所述六方氮化硼纳米片和所述铜铟磷硫纳米片,最后制备所述顶层金属板。
优选地,所述过渡金属硫化物纳米片、所述六方氮化硼纳米片和所述铜铟磷硫纳米片,均采用胶带机械剥离块体材料的方法制得,并通过光学显微镜选定。采用胶带机械剥离块体材料得到的纳米片的晶体质量更好。
优选地,所述金属电极和所述顶层金属板均通过电子束曝光和金属沉积方法制得。
优选地,转移纳米片时,先将待转移纳米片放置于支撑薄膜上,再将所述支撑薄膜放置于目标位置处,然后用有机溶剂溶解去除所述支撑薄膜。
进一步优选地,所述支撑薄膜为聚甲基乙撑碳酸酯(PPC)支撑薄膜,厚度为200~400nm。所述有机溶剂为丙酮、氯仿或其它本领域已知的溶剂。聚甲基乙撑碳酸酯具有很好的柔韧性和透明性,保证转移过程中位置的对准,此外PPC容易用有机溶剂去除。
例如,转移所述六方氮化硼纳米片时,先将六方氮化硼纳米片放置于支撑薄膜上,再将放置了六方氮化硼纳米片的支撑薄膜置于蒸镀完金属电极的过渡金属硫化物纳米片上,然后用有机溶剂溶解去除支撑薄膜。
第三方面,本发明还提供上述双栅耦合结构或制备方法在非易失性存储器件或可编程整流器件中的应用。
优选地,在非易失性存储器件或可编程整流器件中,所述过渡金属硫化物纳米片的横向沟道为导电沟道,所述衬底为背栅极,所述衬底为Si/SiO2衬底。
本发明通过h-BN的***以及构成双栅耦合结构,使其应用到非易失性存储器件中具有大存储窗口,高开关比,低编程态电流,极好的稳定性;应用到可编程整流器件中,由于不对称结构的构筑,具有大的反向整流比。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例的双栅耦合结构的结构示意图;
图2为本发明实施例的双栅耦合结构的光学显微镜图;
图3为本发明实施例所得非易失性存储器件中铜铟磷硫/二硫化钼部分的拉曼光谱示意图;
图4为本发明实施例所得非易失性存储器件在编程态和擦除态的存储稳定性示意图;
图5为本发明实施例所得非易失性存储器件的存储窗口与栅压扫描范围的依赖关系示意图;
图6为本发明实施例所得非易失性存储器件在编程态和擦除态下的输出示意图;
图7为本发明实施例所得非易失性存储器件在编程态和擦除态下的忍耐性示意图;
图8为本发明实施例所得可编程整流器件的栅压调控范围图;
图9为本发明实施例所得可编程整流器件在编程态和擦除态下的整流行为示意图;
图10为本发明实施例所得可编程整流器件的工作稳定性示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
本发明提供一种双栅耦合结构,其结构示意图如图1所示,包括在衬底1上从下到上依次设置的过渡金属硫化物纳米片2、金属电极3、六方氮化硼纳米片4、铜铟磷硫纳米片5和顶层金属板6,且各相邻的层间紧密贴合(其中过渡金属硫化物纳米片2未设置金属电极3的区域与六方氮化硼纳米片4是紧密贴合的,图中因为将金属电极3的厚度放大了,故没有显示出来);
其中,过渡金属硫化物纳米片2、六方氮化硼纳米片4、铜铟磷硫纳米片5和顶层金属板6在竖直方向上有重叠的区域,且顶层金属板6有部分区域不与铜铟磷硫纳米片5重叠但与六方氮化硼纳米片4和过渡金属硫化物纳米片2重叠;
金属电极3至少为三条,其中至少两条位于过渡金属硫化物纳米片2/六方氮化硼纳米片4/铜铟磷硫纳米片5/顶层金属板6重叠区域,至少一条位于过渡金属硫化物纳米片2/六方氮化硼纳米片4/顶层金属板6重叠区域。
本实施例中,衬底1为带有300nm厚二氧化硅的硅基底;过渡金属硫化物纳米片2为二硫化钼纳米片,厚度为3.9nm;金属电极3总共为四条,包括31、32、33和34,均为铬金复合层,下层为8nm厚的铬,上层为20nm厚的金,其中31和32位于过渡金属硫化物纳米片2/六方氮化硼纳米片4/铜铟磷硫纳米片5/顶层金属板6重叠区域,33和34位于过渡金属硫化物纳米片2/六方氮化硼纳米片4/顶层金属板6重叠区域;六方氮化硼纳米片4的厚度为26.8nm;铜铟磷硫纳米片5的厚度为41.1nm;顶层金属板6为铬金复合层,下层为铬,厚度为8nm,上层为金,厚度为60nm。本实施例的双栅耦合结构的光学显微镜图如图2所示(其中未显示顶层金属板6,因为顶层金属板6会覆盖下面结构,影响观看结果)。
本实施例还提供了上述双栅耦合结构的制备方法,包括以下步骤:
(1)采用胶带机械剥离块体材料的方法分别制备得到二硫化钼纳米片、六方氮化硼纳米片和铜铟磷硫纳米片,并通过光学显微镜选定具有目标尺寸的纳米片;
(2)在光学显微镜的辅助下,将选定的二硫化钼纳米片转移至衬底上,再在二硫化钼纳米片上蒸镀金属电极;
(3)将六方氮化硼纳米片转移至聚甲基乙撑碳酸酯(PPC)支撑薄膜上,在光学显微镜的辅助下,再将支撑薄膜放置于蒸镀好金属电极的二硫化钼纳米片上,然后用丙酮去除支撑薄膜,使用相同的操作将铜铟磷硫纳米片转移至六方氮化硼纳米片上;
(4)最后在顶层蒸镀顶层金属板,即得所述双栅耦合结构。
将上述双栅耦合结构运用于非易失性存储器件,导电沟道为二硫化钼横向沟道,衬底为背栅极,并进行性能测试,结果如下:
图3为所得非易失性存储器件中铜铟磷硫/二硫化钼部分的拉曼光谱示意图,从该图谱中可以看出该器件包含二硫化钼和铜铟磷硫的特征峰。
图4为所得非易失性存储器件在编程态和擦除态的存储稳定性示意图,从图中可以看出,电荷存储时间达到104秒,开关比达到7个量级且没有明显的降低(之前报道的铁电范德华存储器件开关比不足一个量级),编程态电流低至10-13安培(之前报道的大多数铁电存储器编程态电流大于10-10安培)。
图5为所得非易失性存储器件的存储窗口与栅压扫描范围的依赖关系示意图,最大存储窗口达到104伏特(扫描范围正负80伏特)。在扫描范围为正负40伏特时,得到最大的存储窗口/扫描范围的比值达到70%以上。
图6为所得非易失性存储器件在编程态和擦除态下的输出示意图,从图中可以看出,其开关比达到7个量级。
图7为所得非易失性存储器件在编程态和擦除态下的忍耐性示意图,图中高电流态是擦除态、低电流态是编程态,由于铜铟磷硫能有效进行铁电翻转且具有良好的可逆性,由此带来的好处是在完成50个循环后,器件的双态电流仍保持稳定。
将所述双栅耦合结构运用于可编程整流器件,该器件具有不对称结构,其中漏电极具有铜铟磷硫***层,源电极没有相应的铜铟磷硫***层,导电沟道为二硫化钼横向沟道,衬底为背栅极,并进行性能测试,结果如下:
图8为所得可编程整流器件的栅压调控范围图,图中用散点表示的曲线从上到下依次为20V、10V、0V、-10V、-20V、-30V、-40V、-50V、-60V、-70V、-80V,从图中可以看出,可编程整流器件具有一个较大的栅压调控范围,整流比能实现一个从小到大再到小的过程。
图9为所得可编程整流器件在编程态和擦除态的整流行为示意图,从图中可以看出,在编程态时,反向整流比达到3×105
图10为所得可编程整流器件的工作稳定性示意图,从图中可以看出,稳定性时间达到500秒。
实施例2
本实施例提供一种双栅耦合结构,包括在衬底上从下到上依次设置的过渡金属硫化物纳米片、金属电极、六方氮化硼纳米片、铜铟磷硫纳米片和顶层金属板,且各相邻的层间紧密贴合;
其中,过渡金属硫化物纳米片、六方氮化硼纳米片、铜铟磷硫纳米片和顶层金属板在竖直方向上有重叠的区域,且顶层金属板有部分区域不与铜铟磷硫纳米片重叠但与六方氮化硼纳米片和过渡金属硫化物纳米片重叠;
金属电极为三条,其中两条位于过渡金属硫化物纳米片/六方氮化硼纳米片/铜铟磷硫纳米片/顶层金属板重叠区域,一条位于过渡金属硫化物纳米片/六方氮化硼纳米片/顶层金属板重叠区域。
本实施例中,衬底为带有300nm厚二氧化硅的硅基底;过渡金属硫化物纳米片为二硫化钼纳米片,厚度为4.2nm;金属电极均为铬金复合层,下层为8nm厚的铬,上层为25nm厚的金;六方氮化硼纳米片的厚度为25.2nm;铜铟磷硫纳米片的厚度为38.7nm;顶层金属板为铬金复合层,下层为铬,厚度为8nm,上层为金,厚度为80nm。
本实施例双栅耦合结构的制备方法同实施例1。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (14)

1.一种双栅耦合结构,其特征在于,包括在Si/SiO2衬底上从下到上依次设置的过渡金属硫化物纳米片、金属电极、六方氮化硼纳米片、铜铟磷硫纳米片和顶层金属板,且各相邻的层间紧密贴合;
所述过渡金属硫化物纳米片、所述六方氮化硼纳米片、所述铜铟磷硫纳米片和所述顶层金属板在竖直方向上有重叠的区域,且所述顶层金属板有部分区域不与所述铜铟磷硫纳米片重叠但与所述六方氮化硼纳米片和所述过渡金属硫化物纳米片重叠;
所述金属电极至少为三条,其中至少两条位于过渡金属硫化物纳米片/六方氮化硼纳米片/铜铟磷硫纳米片/顶层金属板重叠区域,至少一条位于过渡金属硫化物纳米片/六方氮化硼纳米片/顶层金属板重叠区域。
2.根据权利要求1所述的一种双栅耦合结构,其特征在于,所述过渡金属硫化物纳米片为二硫化钼纳米片,厚度为3-5nm;
和/或,所述六方氮化硼纳米片的厚度为10~30nm;
和/或,所述铜铟磷硫纳米片的厚度为20~50nm。
3.根据权利要求1或2所述的一种双栅耦合结构,其特征在于,所述Si/SiO2衬底的厚度为200~400nm。
4.根据权利要求3所述的一种双栅耦合结构,其特征在于,所述Si/SiO2衬底中硅基底上的SiO2厚度为300nm。
5.根据权利要求1或2所述的一种双栅耦合结构,其特征在于,所述金属电极的材质为金、银、钛、铬、钯和铂中的一种或多种。
6.根据权利要求5所述的一种双栅耦合结构,其特征在于,所述金属电极的材质为铬金复合层,下层为铬,厚度为5~15nm,上层为金,厚度为10~40nm。
7.根据权利要求1或2所述的一种双栅耦合结构,其特征在于,所述顶层金属板的材质为金、银、钛、铬、钯和铂中的一种或多种。
8.根据权利要求7所述的一种双栅耦合结构,其特征在于,所述顶层金属板的材质为铬金复合层,下层为铬,厚度为5~15nm,上层为金,厚度为60~100nm。
9.权利要求1~8任一项所述的双栅耦合结构的制备方法,其特征在于,包括:先将所述过渡金属硫化物纳米片转移至所述Si/SiO2衬底上,然后在所述过渡金属硫化物纳米片上制备所述金属电极,再依次转移所述六方氮化硼纳米片和所述铜铟磷硫纳米片,最后制备所述顶层金属板。
10.根据权利要求9所述的制备方法,其特征在于,所述过渡金属硫化物纳米片、所述六方氮化硼纳米片和所述铜铟磷硫纳米片,均采用胶带机械剥离块体材料的方法制得,并通过光学显微镜选定;
和/或,所述金属电极和所述顶层金属板均通过电子束曝光和金属沉积方法制得。
11.根据权利要求9所述的制备方法,其特征在于,转移纳米片时,先将待转移纳米片放置于支撑薄膜上,再将所述支撑薄膜放置于目标位置处,然后用有机溶剂溶解去除所述支撑薄膜。
12.根据权利要求11所述的制备方法,其特征在于,所述支撑薄膜为聚甲基乙撑碳酸酯支撑薄膜,厚度为200~400nm。
13.权利要求1~8任一项所述的双栅耦合结构在非易失性存储器件或可编程整流器件中的应用。
14.根据权利要求13所述的应用,其特征在于,在非易失性存储器件或可编程整流器件中,所述过渡金属硫化物纳米片的横向沟道为导电沟道,所述Si/SiO2衬底为背栅极。
CN201910600677.1A 2019-07-04 2019-07-04 一种双栅耦合结构及其制备方法和应用 Active CN110364572B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910600677.1A CN110364572B (zh) 2019-07-04 2019-07-04 一种双栅耦合结构及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910600677.1A CN110364572B (zh) 2019-07-04 2019-07-04 一种双栅耦合结构及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN110364572A CN110364572A (zh) 2019-10-22
CN110364572B true CN110364572B (zh) 2022-11-15

Family

ID=68217948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910600677.1A Active CN110364572B (zh) 2019-07-04 2019-07-04 一种双栅耦合结构及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN110364572B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116211890A (zh) * 2020-12-17 2023-06-06 深圳先进技术研究院 二维纳米材料在抑制冠状病毒的应用
CN112736083A (zh) * 2020-12-25 2021-04-30 光华临港工程应用技术研发(上海)有限公司 一种三维铁电存储器件的制造方法
CN112968055B (zh) * 2021-02-23 2022-06-10 电子科技大学 二维铁电半导体沟道铁电介电层场效应管及其制备方法
CN114388620B (zh) * 2022-01-14 2022-08-23 北京科技大学 一种基于α-硒化铟纳米片的二维范德华铁电隧穿结存储器的构筑方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112793A1 (en) * 2005-04-20 2006-10-26 National University Of Singapore Nonvolatile flash memory device and method for producing the same
CN105845739A (zh) * 2016-05-17 2016-08-10 天津理工大学 一种二维纳米片层过渡金属硫化物双向开关器件
CN107195681A (zh) * 2017-05-27 2017-09-22 中国科学院上海技术物理研究所 一种二维半导体负电容场效应管及制备方法
CN107204371A (zh) * 2017-05-15 2017-09-26 北京大学 一种铁电场效应晶体管及其制备方法
CN108417636A (zh) * 2018-02-26 2018-08-17 上海电力学院 一种二维相变场效应晶体管及其制备方法
CN109037319A (zh) * 2018-06-13 2018-12-18 国家纳米科学中心 基于准范德华接触结构的二维半导体器件及其制备方法
US10163932B1 (en) * 2015-07-24 2018-12-25 Nutech Ventures Memory device based on heterostructures of ferroelectric and two-dimensional materials
CN208507681U (zh) * 2018-04-02 2019-02-15 云南师范大学 一种基于二硫化钼与二硒化钨垂直异质结的铁电存储器
CN109904050A (zh) * 2019-03-13 2019-06-18 中山大学 一种铁电材料极化场调控二维原子晶体场发射的器件结构及其制备方法和应用

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262991B2 (en) * 2005-06-30 2007-08-28 Intel Corporation Nanotube- and nanocrystal-based non-volatile memory
CN102623459B (zh) * 2012-04-10 2015-01-07 复旦大学 一种薄膜晶体管存储器及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112793A1 (en) * 2005-04-20 2006-10-26 National University Of Singapore Nonvolatile flash memory device and method for producing the same
US10163932B1 (en) * 2015-07-24 2018-12-25 Nutech Ventures Memory device based on heterostructures of ferroelectric and two-dimensional materials
CN105845739A (zh) * 2016-05-17 2016-08-10 天津理工大学 一种二维纳米片层过渡金属硫化物双向开关器件
CN107204371A (zh) * 2017-05-15 2017-09-26 北京大学 一种铁电场效应晶体管及其制备方法
CN107195681A (zh) * 2017-05-27 2017-09-22 中国科学院上海技术物理研究所 一种二维半导体负电容场效应管及制备方法
CN108417636A (zh) * 2018-02-26 2018-08-17 上海电力学院 一种二维相变场效应晶体管及其制备方法
CN208507681U (zh) * 2018-04-02 2019-02-15 云南师范大学 一种基于二硫化钼与二硒化钨垂直异质结的铁电存储器
CN109037319A (zh) * 2018-06-13 2018-12-18 国家纳米科学中心 基于准范德华接触结构的二维半导体器件及其制备方法
CN109904050A (zh) * 2019-03-13 2019-06-18 中山大学 一种铁电材料极化场调控二维原子晶体场发射的器件结构及其制备方法和应用

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ferroelectric Field-Effect Transistors Based on MoS2 and CuInP2S6 Two-Dimensional Van der Waals Heterostructure;Mengwei Si等;《ACS Nano》;20180626;全文 *

Also Published As

Publication number Publication date
CN110364572A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
CN110364572B (zh) 一种双栅耦合结构及其制备方法和应用
Wu et al. Atomically sharp interface enabled ultrahigh-speed non-volatile memory devices
Tran et al. Two‐terminal multibit optical memory via van der Waals heterostructure
TWI393259B (zh) 薄膜電晶體及方法
US7989899B2 (en) Transistor, inverter including the same and methods of manufacturing transistor and inverter
US9123817B2 (en) Transistors and electronic devices including the same
US20130009145A1 (en) Transistor, Electronic Device Including Transistor, And Manufacturing Methods Thereof
JP5638511B2 (ja) 不揮発性メモリ機能を有する電界効果型半導体の電子又は光電子能動デバイス及びその製造方法
JP7360203B2 (ja) 不揮発性記憶装置及びその動作方法
KR101789405B1 (ko) 2단자 터널링 랜덤 액세스 메모리
CN111341848A (zh) 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示装置
CN112968055B (zh) 二维铁电半导体沟道铁电介电层场效应管及其制备方法
US9455365B1 (en) Optoelectronic switch having a photovoltaic response and associated method of use
Siket et al. Direct writing of anodic oxides for plastic electronics
Kuo et al. Nonvolatile hydrogenated-amorphous-silicon thin-film-transistor memory devices
CN108987483B (zh) 一种MoTe2场效应晶体管及其制备方法和应用
CN108666314A (zh) 基于二维材料可调控pn结的准非易失性存储器及其制备方法
Jin et al. Demonstration of programmable light intensity of a micro-LED with a Hf-based ferroelectric ITZO TFT for Mura-free displays
KR100450825B1 (ko) 탄소나노튜브를 이용하는 메모리 소자 및 그 제조방법
CN109390388A (zh) 一种范德华异质结器件及其制备方法和应用
Park et al. Nano-floating gate memory based on ZnO thin-film transistors and Al nanoparticles
US10700226B2 (en) Optically activated transistor, switch, and photodiode
CN113224143A (zh) 基于二硫化钨/锑化镓结型场效应晶体管及其制备方法
Yoon et al. Reconfigurable Dipole-Induced Resistive Switching of MoS2 Thin Layers on Nb: SrTiO3
US8237214B2 (en) Non-volatile memory device including metal-insulator transition material

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant