CN110351960A - 开关装置和制造开关装置的方法 - Google Patents

开关装置和制造开关装置的方法 Download PDF

Info

Publication number
CN110351960A
CN110351960A CN201910226336.2A CN201910226336A CN110351960A CN 110351960 A CN110351960 A CN 110351960A CN 201910226336 A CN201910226336 A CN 201910226336A CN 110351960 A CN110351960 A CN 110351960A
Authority
CN
China
Prior art keywords
substrate
attachment device
notch
adhesive
strip conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910226336.2A
Other languages
English (en)
Inventor
海科·恩格尔哈特
斯特凡·赫克斯霍尔德
彼得·施特克莱因
克莱门斯·芬内布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Electronics Co Ltd
Semikron Elektronik GmbH and Co KG
Original Assignee
Semiconductor Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Electronics Co Ltd filed Critical Semiconductor Electronics Co Ltd
Publication of CN110351960A publication Critical patent/CN110351960A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • B32B7/14—Interconnection of layers using interposed adhesives or interposed materials with bonding properties applied in spaced arrangements, e.g. in stripes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/06—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools
    • B22F7/062—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools involving the connection or repairing of preformed parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Conversion In General (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明涉及开关装置和制造开关装置(1)的方法，该方法包括以下步骤：提供基板(2)，其在基板表面处具有相互电绝缘的导电轨道(22)；提供连接装置(3)，其中连接装置(3)具有面向基板(2)的连接装置下侧(300)和与连接装置下侧(300)相对布置的连接装置上侧(340)；在连接装置(3)中构成至少一个全厚度切口(100)；将连接装置(3)布置在基板(2)上；将粘合剂(4)涂敷到所述全厚度切口(100)和基板接触表面(5)，其中粘合剂(4)穿过所述切口(100)与基板(2)的所述基板接触表面(5)接触，并且其中粘合剂(4)至少部分地覆盖切口表面边缘(101)；以及固化粘合剂(4)，使得基板(2)被粘合地结合到连接装置(3)。

Description

开关装置和制造开关装置的方法
技术领域
本发明涉及用于制造开关装置的方法，该开关装置能够构成功率半导体模块或功率电子***的基部单元，其中单独地或与其它并且优选是相同的基部单元组合，所述基部单元构成功率半导体模块或功率电子***的基础功率电子模块。本发明还涉及一种开关装置。
背景技术
从EP3 273 470 A1已知一种开关装置，该快关装置具有基板、连接装置和压缩装置，其中该基板包含相互电绝缘的导电轨道，并且功率半导体部件的第一主表面被布置在所述导电轨道中的一个导电轨道上，并且该第一主表面以导电方式被连接到所述导电轨道中的一个导电轨道。该连接装置被构造为由一个导电薄膜和一个电绝缘薄膜组成的薄膜叠层，并且因此构成第一主表面和第二主表面。该开关装置的内部电路连接借助于连接装置提供。为此，功率半导体部件的第二主表面的接触表面以摩擦锁定且导电的方式被连接到连接装置的第一接触表面。该压缩装置包括压力主体和压力元件，该压力元件在功率半导体部件的方向上从压力主体凸出，在该压力主体中，压力元件压缩薄膜叠层的第二主表面的第一区段，并且因此，在沿着功率半导体部件的垂直方向的投影中，该第一区段被整个布置在功率半导体部件的表面内。在薄膜叠层和基板之间布置粘合剂层，该粘合剂层提供了薄膜叠层与基板的结合连接，而不需通过压缩装置来施加压力。
另外，已知DE10 2015 120 156 A1。其对使用按压装置的开关装置的制造进行了描述。该按压装置包括具有弹性垫元件的挤出模，用于将第一连接配对件与第二连接配对件(即，基板和薄膜叠层)材料结合烧结连接在一起。挤出模的弹性垫元件由尺寸稳定的框架包围，挤出模的垫元件和引导部件在该尺寸稳定的框架内以线性可移动的方式被引导，使得该尺寸稳定的框架下倾到第一连接配对件上或者下倾到其中布置有第一连接配对件的工件载架上。在施加到第一连接配对件之后，挤出模连同弹性垫元件一起下降到第二连接配对件上。必要的压力被施加到弹性垫，以便将第一连接配对件与第二连接配对件结合。然而，所述连接配对件必须在烧结过程之前被定位和固定。
在此类型的开关装置的制造中，在技术上期望的是，连接装置应以可靠的方式附连到基板。
发明内容
在了解上述情况下，本发明的目的是提供用于制造开关装置的可靠方法和此类型的开关装置。
该目的通过具有本发明的特征的方法和具有本发明的特征的开关装置来实现。在实施例中列出了进一步有利措施，实施例能够根据需要相互组合，以实现进一步的优点。
根据本发明，提供了一种用于制造开关装置的方法，该方法具有以下步骤：
提供具有相互电绝缘的导电轨道的基板，其中在所述导电轨道中的至少一个导电轨道上布置了功率半导体部件，并且其中，该功率半导体部件具有功率半导体上侧和功率半导体下侧，其中该功率半导体下侧以导电方式被连接到导电轨道，和
提供连接装置，其中该连接装置被构造为具有至少一个第一导电薄膜和电绝缘薄膜的薄膜叠层，其中该连接装置具有面向基板的连接装置下侧和与该连接装置下侧相对布置的连接装置上侧，并且其中该连接装置包含全厚度的切口，使得所述切口从连接装置上侧连续延伸直到连接装置下侧，其中切口包含在该连接装置上侧上的切口表面边缘，和
-将连接装置布置在基板上并且将粘合剂涂敷到全厚度切口和基板接触表面，其中粘合剂穿过切口与基板的基板接触表面接触，并且其中粘合剂至少部分地覆盖切口表面边缘，和
-固化粘合剂。
粘合剂被固化，使得基板以材料结合且形状配合的方式粘合地附连到连接装置。
基板接触表面应被理解为基板的有意通过切口与粘合剂形成接触的表面。如果基板接触表面被构造为凹部，则该术语因此意味着界定凹部的表面。该表面能够另外包括周界。在基板中，该表面能够包含一定比例的导电轨道和一定比例的绝缘主体。
连接装置优选是被构造为薄膜堆叠，优选是由第一导电薄膜和第二导电薄膜构成，在所述第一导电薄膜和第二导电薄膜之间布置有绝缘薄膜。导电薄膜有利地是本身被构造用于构成进一步的导电轨道。为了构成薄膜堆叠，能够在所述薄膜之间设置材料结合连接。
借助于焊接、粘合剂或烧结连接，功率半导体部件在其功率半导体下侧上以摩擦锁定或材料结合的方式被电结合到导电轨道中的一个导电轨道。
借助于本发明，提供了连接装置与基板的形状配合的连接和材料结合的连接两者。切口表面边缘的上述至少部分覆盖导致两个连接配对件的机械互锁，因此提供了形状配合的连接。该形状配合的连接具体是被构成在与基板垂直的方向上。粘合结合构成材料结合连接。借助于材料结合的连接和形状配合的连接，提供了用于将基板固定且可靠地附接到连接装置的简单选项，以便允许例如基板和连接装置的随后的烧结或焊接连接，而无在该连接之前基板和连接装置相互旋转的风险。因此，能够确保连接装置与基板上的导电轨道的随后的内部电路连接。
本发明允许连接装置与基板的可靠附接。通过省略用于附接基板的工具元件，根据本发明的方法适合于自动化，并且能够快速地执行。与现有技术相比，本发明最小化故障装置或不合格开关装置的风险。
优选地是，粘合剂完全覆盖切口表面边缘。尤其优选地是，粘合剂完全覆盖切口边缘区域。这导致基板与连接装置的特别有效的互锁或形状配合的连接。
在优选构造中，该方法包括用于将连接装置下侧与基板表面和/或功率半导体表面材料结合连接在一起的进一步步骤。替代地是，该方法包括用于将连接装置下侧与基板表面和/或功率半导体表面压力结合在一起的进一步步骤。
在优选的进一步构造中，将粘合剂涂敷到全厚度切口至少包括以下步骤：
-提供涂胶器喷嘴；
-使用该涂胶器喷嘴，通过涂敷粘合剂将连接装置和基板粘合结合；
-借助于固化装置(尤其是光固化装置)固化粘合剂。
使用涂胶器喷嘴，粘合剂被涂敷到切口并穿过切口被涂敷到基板接触表面上。这允许粘合剂的定向引入和涂敷。因此，防止了在连接装置和基板之间积聚过量的粘合剂。此后，粘合剂被硬化，即，具体是通过固化被硬化。具体地是，粘合剂是UV固化/可见光固化的合成粘合剂，例如环氧树脂粘合剂。能够借助于光固化装置执行固化。
在优选构造中，通过切割绘图机或激光切割装置形成切口。除激光切割装置和切割绘图机之外，能够采用包括例如水射流切割或冲压的另外的方法以形成切口。
进一步优选的是，所述至少一个切口被居中地构造在连接装置中。这在小连接装置和小基板的情况下特别有利。
在优选构造中，构造至少两个切口。在实施例的进一步优选形式中，连接装置被构造有边角区域，其中所述至少两个切口被布置或被构造在该边角区域中。如果所述至少两个切口被以对角相对的方式布置，则这被证明是特别有利的。通过此布置，防止了连接装置和基板之间的任何可能的位移或旋转。
在进一步优选构造中，基板包含凹部。因此，基板接触表面被构造为基板中的凹部的界定表面。凹部能够构造为孔。该孔能够穿过导电轨道中的至少一个导电轨道延伸到绝缘主体。该孔能够被构造为蚀刻孔。替代地或另外地是，例如在导电轨道中的一个导电轨道中的现有凹部能够被用作孔。凹部扩大了粘合结合表面，并且因此提高粘合剂接合的粘合力。
凹部优选地是通过蚀刻形成的。这构成形成这种类型的凹部的简单方法。为此目的，能够采用蚀刻解决方案。另外，漆能够用作蚀刻掩模。湿蚀刻或干蚀刻的使用是可能的。也能够设想其它方法，比如激光消融。
在优选构造中，基板包括不导电的绝缘主体，导电轨道被施加到不导电的绝缘主体，其中相应的凹部穿过相应的导电轨道延伸到绝缘主体。凹部(即基板接触表面中的相关增加)产生特别有效的粘合剂接合。
本发明的进一步目的是一种开关装置，该开关装置具有基板，该基板具有相互电绝缘的导电轨道，其中，在所述导电轨道中的至少一个导电轨道上布置了功率半导体部件，并且其中该功率半导体部件具有功率半导体上侧和功率半导体下侧，其中该功率半导体下侧以导电方式被连接到导电轨道，并且该开关装置具有连接装置，其中该连接装置被构造为具有至少一个第一导电薄膜和电绝缘薄膜的薄膜叠层，其中该连接装置具有面向基板的连接装置下侧和与该连接装置下侧相对布置的连接装置上侧，其中该连接装置包含全厚度切口，使得所述切口从连接装置上侧连续延伸直到连接装置下侧，其中切口包含处在连接装置上侧上的切口表面边缘，其中该连接装置被布置在基板上并且其中粘合剂被涂敷到全厚度切口和基板接触表面，其中粘合剂穿过切口与基板的基板接触表面接触，其中粘合剂至少部分地覆盖切口表面边缘，并且其中粘合剂被固化。
粘合剂被固化，使得基板以材料结合且形状配合的方式被粘合附连到连接装置。
因此，开关装置包含连接装置与基板的形状配合的连接和材料结合的连接两者。因此，连接装置以材料结合且形状配合的方式被粘合地附连到基板。此类型的开关装置的进一步优点基本上对应于根据本发明的方法的优点，并且因此在这里将不再重复。
如果基板包含凹部，并且该基板接触表面被构造为界定基板中的凹部的表面，则这已经进一步被证明是有利的。在优选构造中，基板包括不导电的绝缘主体，导电轨道被施加到该不导电的绝缘主体，其中相应的凹部穿过相应的导电轨道延伸到绝缘主体。
在优选的构造中，由基板中的凹部构成的表面的周界构造有在垂直方向上的罐形或锥形，或者垂直于基板扩张直到沿基板的方向的绝缘主体。罐形也被理解为凸形罐形。因此，周界扩张直到罐形的中线，并且此后再次减小。锥状(其中凹部构造有直到绝缘主体的扩张部)也是可能的。通过此构造，凹部构成底切部。借助于该底切部，将阻碍粘合剂从基板的任何无意的分离和/或释放。因此，提供了连接装置与基板的改进的结合。
优选地是，粘合剂在连接装置上侧上构成粘合剂缝(bead)。该粘合剂缝在这里被理解为一种平边，其完全地覆盖切口表面边缘并且延伸到切口边缘区域。这意味着连接装置上侧上的凹部的开口空间在凹部的水平高度上面和上方明显地填有粘合剂。因此，粘合剂构成包括粘合剂缝的粘合剂接缝的形式。这导致异常有效的互锁，即，连接装置与基板的形状配合的连接。
在优选构造中，构造至少两个切口。在实施例的进一步优选形式中，连接装置构造有边角区域，其中所述至少两个切口被布置或被构造在该边角区域中。如果所述至少两个切口被以对角相对的方式布置，则这已经被证明是有利的。
在实施例优选形式中，切口的直径小于5mm，尤其是小于3mm，并且大于0.5mm。然而，该尺寸不以限制的方式应用。
具体地是，开关装置通过上述方法制造。
附图说明
参考附图，本发明的进一步特性和优点由以下说明产生。在附图中，示意性地是：
图1以横截面示出了根据本发明的开关装置的第一构造；并且
图2以俯视图示出了根据本发明的开关装置的第一构造；并且
图3以俯视图示出了根据本发明的开关装置的第二构造；并且
图4示出了根据本发明的方法的示意图；并且
图5以横截面示出了根据本发明的开关装置的第三构造；并且
图6示出了根据本发明的开关装置的第四构造的详细视图。
具体实施例
尽管已经参考优选的示例性实施例更详细地图示和描述了本发明，但是本发明不受所公开的示例限制。在不偏离本发明的如所附专利权利要求书限定的保护范围的情况下，本领域技术人员能够推断出本发明的变型。
图1以横截面示出了根据本发明的开关装置1的第一构造。该装置包括具有基板表面的基板2，其中所述表面的一部分被构造为导电轨道22。基板2进一步包括作为基部部件的不导电的绝缘主体20，相互电绝缘的导电轨道22被施加在绝缘主体20上。
相互电绝缘的导电轨道22不仅能够携带不同的电势(具体地是负载电势)，而且还能够携带辅助电势(具体地是开关和仪器电势)。
在导电轨道22上布置了至少一个功率半导体部件7，所述至少一个功率半导体部件7能够被构造为例如MOSFET或IGBT。所述至少一个功率半导体部件7具有功率半导体上侧72和相反的功率半导体下侧70，其中功率半导体下侧70借助于第一烧结连接84以导电的方式被材料结合到导电轨道22。
为了内部电路连接的目的，开关装置1包括连接装置3，连接装置3被构造为薄膜叠层。该薄膜叠层由两个导电薄膜30和34构成，其中在所述两个导电薄膜30和34之间布置有绝缘薄膜32。薄膜30、32、34优选是以材料结合的方式相互连接。连接装置3的面向基板2的表面构成连接装置下侧300。基板2进一步包括连接装置上侧340，该连接装置上侧340与连接装置下侧300相对布置。
功率半导体上侧72借助于第二烧结连接85以导电的方式被材料结合到薄膜34。
连接装置3能够由具有导电薄膜34和绝缘薄膜32的薄膜叠层构成。其它构造也是可能的。
连接装置3的两个导电薄膜30、34本身被构造用于构成薄膜30、34中的相互电绝缘的导电轨道。薄膜30、34中的这些导电轨道具体是将所述至少一个功率半导体部件7的功率半导体上侧72连接到基板2上的一个或多个导电轨道22。在各种功率半导体部件7和基板2上的各种导电轨道22之间也能够构成等效的连接。
为了外部电气应用的目的，电子开关装置1能够包含负载端子元件和辅助端子元件(在图中没有表示出来)。仅借助于示例，这些负载端子元件被构造为金属模制件(未表示出来)，该金属模制件的接片有利地借助于烧结连接而被材料结合到基板2上的导电轨道22中的至少一个导电轨道。替代地或可选地是，另外，这些负载端子元件能够构造为接触弹簧。
原则上，连接装置3的元件本身能够被构造为负载端子元件或辅助端子元件，例如，被构造为门或传感器端子(未表示出来)。连接装置3能够包含(未表示出来的)用于通过绝缘薄膜32将第一导电薄膜34电连接到第二导电薄膜30的导电贯通触点。因此，能够构成复杂的电连接拓扑结构。
为了实现连接装置3和基板2之间的随后的材料结合连接或摩擦锁定连接，首先将连接装置3定位在导电轨道22上。在材料结合连接的情形中，初步地是，将焊料层或可烧结的烧结膏涂敷到导电轨道22和功率半导体部件7或连接装置下侧300，在这些点处，将构成材料结合连接。替代地是，材料结合连接也能够构造为焊接接合。
连接装置3被定位成使得导电轨道22和所述至少一个功率半导体部件7能够在导电电路中进行连接。此后，将因此被定位的连接装置3附连到基板2。
为了将连接装置3附接到基板2，在定位和附接连接装置3之前，使连接装置3中包含切口100。切口100从连接装置上侧340连续地延伸到连接装置下侧300。通过切口100，在连接装置上侧340上构成切口表面边缘101。
切口100能够具体地被构造为孔。切口100优选是具有小于5mm的直径。具体地是，切口100小于3mm且大于0.5mm。切口100能够通过切割绘图机或借助于激光切割装置来形成。用于形成切口的其它方法也是可能的。
在切口100中，为了附接的目的，涂敷优选电绝缘的粘合剂4，优选是光固化粘合剂，具体是UV固化/可见光固化的合成粘合剂，例如环氧树脂粘合剂。粘合剂4接触基板2的基板表面，更具体是接触导电轨道22。在此接触区域中，因此构成了基板接触表面5(这里以加厚的表示来示出)。因此，基板2被粘合地结合到连接装置3。涂敷粘合剂4，使得粘合剂4至少部分地，但尤其是完全覆盖切口表面边缘101。具体地是，粘合剂4被涂敷到切口边缘区域102(图2、图3)。这意味着连接装置上侧340上的凹部100的开口空间在切口100的水平高度上面和上方明显地填有粘合剂4。因此，粘合剂4构成包括粘合剂缝6的粘合剂接缝的形式。
此后，粘合剂4至少被硬化，并且具体是固化。硬化的且具体是固化的粘合剂4在基板2和连接装置3之间形成互锁粘合结合。
在烧结过程期间，该粘合结合将连接装置3附连到基板2。具体地是，除粘合结合之外，粘合剂缝6进一步执行形状配合的连接或机械互锁功能。形状配合的连接具体是在垂直方向N上构成。
图2示出了凹部100(图1)中的粘合剂4(图1)的第一可能的涂敷。在此情形中，粘合剂缝6和切口100(图1)基本上居中地被布置在连接装置3中。例如，这对于将小连接装置3附接到基板2(图1)可能是足够的。粘合剂缝6能够被构造为另一种形式。通过覆盖切口边缘区域102中的切口表面边缘101，粘合结合在连接装置3和基板2(图1)之间形成特别有效的形状配合的连接。
图3示出了粘合剂4(图1)的第二可能涂敷。在此情形中，提供了两个切口100(图1)。这些切口被构造在连接装置3的相应边缘区域或边角区域中，并且这些切口以对角相对的方式布置。通过该布置，最小化通过连接装置3和基板2之间的扭矩的作用而产生的可能的旋转或可能的位移。因此，最小化故障装置或不合格装置的风险。
图4示出了用于将粘合剂4涂敷到切口100(图1)的方法，其中连接装置3(图1)和基板2(图1)已经提前相互定位。
在第一步骤S1中，给涂胶器喷嘴(其能够被构造为例如喷射阀)装填粘合剂4(图1)。
在第二步骤S2中，执行材料配量，即，将经测量的剂量的粘合剂4(图1)引入到切口100(图1)并且将经测量的剂量的粘合剂4穿过切口100涂敷到基板接触表面5(图1)。该定向配量防止了以下可能具有不期望的效果的现象：在导电轨道22(图1)和连接装置下侧340(图1)之间形成粘合剂4(图1)层或过大的粘合剂4层。
此后，在步骤S3中，在光固化粘合剂4(图1)的情形中，通过来自对应的光源的照射来激活固化过程，使得粘合剂4(图1)发生硬化。在硬化过程结束时，粘合剂4(图1)被固化。
粘合剂4(图1)在具体的时间间隔内固化，该时间间隔能够短至几秒钟。这允许了快速固化，并且因此允许了较高的处理速度。通过将粘合剂4(图1)穿过切口100直接涂敷到基板接触表面5(图1)，用于将连接装置3(图1)附接到基板2(图1)的方法的自动化是可能的。
图5示出了本发明的实施例的另外的第三可能的形式。基板接触表面5被构造为由孔界定的表面。该孔穿过导电轨道22中的至少一个导电轨道22延伸到绝缘主体20。该孔能够被构造为蚀刻孔。替代地或另外地是，在导电轨道22中的一个导电轨道22中的现有凹部能够被用作孔。孔扩大了粘合结合表面，从而提高粘合结合的粘合力。切口100的开口空间填充有粘合剂材料，直至切口表面边缘101上面和上方的水平高度。
在所有示例性实施例中，切口100能够被构造为圆形孔。切口100的直径小于5mm，具体是小于3mm，并且特别是从0.5mm至3mm。绝缘主体20能够被构造为陶瓷层。
图6示出了本发明的进一步的第四构造的详细图。在此情形中，由基板2中的凹部构成的表面的周界(在与基板2垂直的方向N上)被构造为罐形。罐形也应被理解为凸形罐形。周界因此扩张直到罐形的中线，并且此后再次减小。基板接触表面5被扩大，结果，实现了提高的材料结合连接。通过此构造，凹部构成底切部。借助于该底切部，阻碍了粘合剂4从基板2的任何无意的分离和/或释放。因此，提供了连接装置3与基板2的结合的进一步的改进。
此处应注意的是，自然地是，假如所述特征不是相互排它的，则本发明的各种示例性实施例的特征能够根据需要进行相互组合。

Claims (16)

1.一种用于制造开关装置(1)的方法，所述方法包括以下步骤：
-提供具有相互电绝缘的导电轨道(22)的基板(2)，其中在所述导电轨道(22)中的至少一个导电轨道(22)上布置了功率半导体部件(7)，并且其中，所述功率半导体部件(7)具有功率半导体上侧(72)和功率半导体下侧(70)，其中所述功率半导体下侧(70)以导电方式被连接到导电轨道(22)，和
-提供连接装置(3)，其中所述连接装置(3)被构造为具有至少一个第一导电薄膜(34)和电绝缘薄膜(32)的薄膜叠层，其中所述连接装置(3)具有面向所述基板(2)的连接装置下侧(300)和与所述连接装置下侧(300)相对布置的连接装置上侧(340)，并且其中所述连接装置(3)包含全厚度的切口(100)，使得所述切口(100)从所述连接装置上侧(340)连续地延伸直到所述连接装置下侧(300)，其中所述切口(100)包含在所述连接装置上侧(340)上的切口表面边缘(101)，和
-将所述连接装置(3)布置在所述基板(2)上并且将粘合剂(4)涂敷到所述全厚度的切口(100)和基板接触表面(5)，其中所述粘合剂(4)穿过所述切口(100)与所述基板(2)的所述基板接触表面(5)接触，并且其中所述粘合剂(4)至少部分地覆盖所述切口表面边缘(101)，和
-固化所述粘合剂(4)。
2.根据权利要求1所述的制造方法，其特征在于，所述粘合剂(4)完全地覆盖所述切口表面边缘(101)。
3.根据前述权利要求中的一项所述的制造方法，其特征在于，所述方法包括以下进一步步骤：
-将所述连接装置下侧(300)材料结合连接到所述基板表面和/或所述功率半导体上侧(72)，具体是通过烧结或焊接。
4.根据权利要求1或2中的一项所述的制造方法，其特征在于，所述方法包括以下进一步步骤：
-将所述连接装置下侧(300)与所述基板表面和/或所述功率半导体上侧(72)压力结合在一起。
5.根据权利要求1或2中的一项所述的方法，其特征在于，所述至少一个切口(100)被居中地构造在所述连接装置(3)中。
6.根据权利要求1或2中的一项所述的方法，其特征在于，构造至少两个切口(100)。
7.根据权利要求6所述的方法，其特征在于，所述连接装置(3)构造有边角区域，并且所述至少两个切口(100)被构造在所述边角区域中，并且所述至少两个切口(100)以对角相对的方式进行布置。
8.根据权利要求1或2中的一项所述的方法，其特征在于，所述基板(2)包含凹部，并且所述基板接触表面(5)被构造为界定所述基板(2)中的所述凹部的表面。
9.根据权利要求8所述的方法，其特征在于，所述基板(2)包括不导电的绝缘主体(20)，所述导电轨道(22)被施加到所述不导电的绝缘主体(20)，其中相应的所述凹部穿过相应的导电轨道(22)延伸到所述绝缘主体(20)。
10.一种开关装置(1)，所述开关装置(1)具有：
基板(2)，所述基板(2)具有相互电绝缘的导电轨道(22)，其中在所述导电轨道(22)中的至少一个导电轨道(22)上布置了功率半导体部件(7)，并且其中所述功率半导体部件(7)具有功率半导体上侧(72)和功率半导体下侧(70)，其中所述功率半导体下侧(70)以导电方式被连接到导电轨道(22)，并且具有连接装置(3)，其中所述连接装置(3)被构造为具有至少一个第一导电薄膜(34)和电绝缘薄膜(32)的薄膜叠层，其中所述连接装置具有面向所述基板(2)的连接装置下侧(300)和与所述连接装置下侧(300)相对布置的连接装置上侧(340)，其中所述连接装置(3)包含全厚度的切口(100)，使得所述切口(100)从所述连接装置上侧(340)连续地延伸直到所述连接装置下侧(300)，其中所述切口(100)包含在所述连接装置上侧(340)上的切口表面边缘(101)，其中所述连接装置(3)被布置在所述基板(2)上并且其中粘合剂(4)被涂敷到所述全厚度的切口(100)和基板接触表面(5)，其中所述粘合剂(4)穿过所述切口(100)与所述基板(2)的所述基板接触表面(5)接触，其中所述粘合剂(4)至少部分地覆盖所述切口表面边缘(101)，并且其中所述粘合剂(4)被固化。
11.根据权利要求10所述的开关装置(1)，其特征在于，所述基板(2)包含凹部，并且所述基板接触表面(5)被构造为界定所述基板(2)中的所述凹部的表面。
12.根据权利要求11所述的开关装置(1)，其特征在于，所述基板(2)包括不导电的绝缘主体(20)，所述导电轨道(22)被施加到所述不导电的绝缘主体(20)，其中相应的所述凹部穿过相应的导电轨道(22)延伸到所述绝缘主体(20)。
13.根据权利要求11或12中的一项所述的开关装置(1)，其特征在于，由所述基板(2)中的所述凹部构成的所述表面的周界构造有在垂直方向(N)上的罐形，或者在所述基板(2)的垂直方向(N)上扩胀直到沿所述基板(2)的方向的所述绝缘主体(20)。
14.根据权利要求10到12中的一项所述的开关装置(1)，其特征在于，所述粘合剂(4)在所述连接装置上侧(340)上构成粘合剂缝(6)。
15.根据权利要求10到12中的一项所述的开关装置(1)，其特征在于，构造至少两个切口(100)。
16.根据权利要求15所述的开关装置(1)，其特征在于，所述连接装置(3)构造有边角区域，并且所述至少两个切口(100)被构造在所述边角区域中。
CN201910226336.2A 2018-04-03 2019-03-25 开关装置和制造开关装置的方法 Pending CN110351960A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018107853.6A DE102018107853B3 (de) 2018-04-03 2018-04-03 Schalteinrichtung und Verfahren zur Herstellung einer Schalteinrichtung
DE102018107853.6 2018-04-03

Publications (1)

Publication Number Publication Date
CN110351960A true CN110351960A (zh) 2019-10-18

Family

ID=66817156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910226336.2A Pending CN110351960A (zh) 2018-04-03 2019-03-25 开关装置和制造开关装置的方法

Country Status (2)

Country Link
CN (1) CN110351960A (zh)
DE (1) DE102018107853B3 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101755022A (zh) * 2007-06-27 2010-06-23 索尼化学&信息部件株式会社 粘合薄膜、连接方法及接合体
WO2012055661A1 (de) * 2010-10-28 2012-05-03 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung
EP2482353A1 (de) * 2011-02-01 2012-08-01 VEGA Grieshaber KG Kleberverbindung
US20140055007A1 (en) * 2012-03-23 2014-02-27 Vega Grieshaber Kg Layout System Consisting of A Piezoactuator and A Flexible Circuit Board and Method for Assembling the Same
CN206040616U (zh) * 2015-07-10 2017-03-22 赛米控电子股份有限公司 功率电子模块
US20170144246A1 (en) * 2015-11-20 2017-05-25 Semikron Elektronik Gmbh & Co., Kg Apparatus for the material-bonded connection of connection partners of a power-electronics component
EP3273470A1 (de) * 2016-07-22 2018-01-24 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
CN107644819A (zh) * 2016-07-22 2018-01-30 赛米控电子股份有限公司 功率电子开关装置、其布置结构及制造开关装置的方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101755022A (zh) * 2007-06-27 2010-06-23 索尼化学&信息部件株式会社 粘合薄膜、连接方法及接合体
WO2012055661A1 (de) * 2010-10-28 2012-05-03 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung
EP2482353A1 (de) * 2011-02-01 2012-08-01 VEGA Grieshaber KG Kleberverbindung
CN102620813A (zh) * 2011-02-01 2012-08-01 Vega格里沙贝两合公司 导电粘接装置及其***
US20140055007A1 (en) * 2012-03-23 2014-02-27 Vega Grieshaber Kg Layout System Consisting of A Piezoactuator and A Flexible Circuit Board and Method for Assembling the Same
CN206040616U (zh) * 2015-07-10 2017-03-22 赛米控电子股份有限公司 功率电子模块
US20170144246A1 (en) * 2015-11-20 2017-05-25 Semikron Elektronik Gmbh & Co., Kg Apparatus for the material-bonded connection of connection partners of a power-electronics component
EP3273470A1 (de) * 2016-07-22 2018-01-24 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
CN107644819A (zh) * 2016-07-22 2018-01-30 赛米控电子股份有限公司 功率电子开关装置、其布置结构及制造开关装置的方法

Also Published As

Publication number Publication date
DE102018107853B3 (de) 2019-07-04

Similar Documents

Publication Publication Date Title
CN101499450B (zh) 半导体装置及其制造方法
KR100557049B1 (ko) 반도체 장치와 그 제조방법
CN100369223C (zh) 集成电路或分立元件平面凸点式封装工艺及其封装结构
KR100723493B1 (ko) 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈
CN107623065A (zh) 半导体发光器件及其制造方法
US20140376193A1 (en) Electric component module and method of manufacturing the same
US8836131B2 (en) Semiconductor module with edge termination and process for its fabrication
CN100418216C (zh) 半导体封装及半导体模块
CN110351960A (zh) 开关装置和制造开关装置的方法
WO2010109985A1 (ja) 電子部品の製造方法
US6946745B2 (en) Method and components for flip-chip bonding
CN109983548B (zh) 母线组件
JP2003508832A (ja) スマートカードモジュールおよびスマートカードモジュールを含むスマートカード、ならびにスマートカードモジュールを製造するための方法
CN205319149U (zh) 半导体封装体
JP3611463B2 (ja) 電子部品の製造方法
CN100376021C (zh) 适用于集成电路或分立元件的平面凸点式封装工艺
CN100359655C (zh) 集成电路或分立元件平面凸点式封装工艺
WO2017157680A1 (de) Halbleitermodul und verfahren zu seiner herstellung
JP4330435B2 (ja) スタッドバンプ形成方法、スタッドバンプを含む半導体装置の製造方法
KR100464227B1 (ko) 리드온칩(loc)용리드프레임및그것을이용한반도체장치
JP4288026B2 (ja) 装着ツール及びｉｃチップの装着方法
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JP4605575B2 (ja) 電子装置およびその製造方法
TWI236718B (en) Chip packaging method without lead frame
US10847700B2 (en) Package, light emitting device, method of manufacturing package, and method of manufacturing light emitting device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination