JP3611463B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP3611463B2 JP3611463B2 JP30488998A JP30488998A JP3611463B2 JP 3611463 B2 JP3611463 B2 JP 3611463B2 JP 30488998 A JP30488998 A JP 30488998A JP 30488998 A JP30488998 A JP 30488998A JP 3611463 B2 JP3611463 B2 JP 3611463B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor chips
- substrate
- mounting
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップを装着した集合基板を分割して個片電子部品を製造する電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
端面電極用のスルーホールを複数有する集合基板上に半導体チップを実装し封止して個片電子部品を製造する方法の従来例を以下に示す。
【０００３】
図６に、第１の製造方法の従来例を示す。集合基板６１には端面電極用のスルーホール６２が形成されており、各実装位置６３に半導体チップ６４を実装したあと、個々の半導体チップ６４に対して個別に封止樹脂材料６５を供給する。この際、スルーホール６２内に前記の封止樹脂６５が侵入しその表面に付着すると端面電極６７のはんだ付け品質に悪影響が及ぶため、スルーホール６２には封止樹脂６５が入り込まない様に封止樹脂材料の供給量をコントロールする必要がある。このためには、封止樹脂を印刷方式で供給するか、あるいはシリンダに詰め込んだ封止素材をディスペンスにより個別にポッティングするなどの方法がとられる。上記樹脂素材を硬化させた後に点線６６に沿ってカットし個片電子部品６８のデバイス形態となる。
【０００４】
図７に、第２の製造方法の従来例を示す。半導体チップ７４を各実装位置７３に実装した集合基板７１を点線７５に沿って個片電子部品７６にカットし、カット前はスルーホール７２であった箇所が端面電極７７となる。封止方法は、カット後の個片電子部品７６に金属製の箱型カバー７８を取り付けその表面上部を覆い隠す方法、すなわちＣＡＮ封止と呼ばれる封止方法である。
【０００５】
【発明が解決しようとする課題】
近年の電子機器の小型化が要求され、さらに高品位・高性能化、生産タクトアップ、低コスト化などデバイスの生産性に対する要求も加速的に厳しくなっている。前述の従来例１は、スルーホール内に封止樹脂が入り込まない様に個々の半導体チップに対して個別に封止樹脂を供給する手法であったが、たとえば印刷方法では印刷マスク製作上の限界から半導体チップの実装ピッチすなわちデバイスサイズに制約があり、概ね個片サイズが１ｃｍ四方程度もしくはそれ以上のサイズでないと、供給量の安定性が確保できなかった。また、個別ポッティング方式では前記のサイズの制約に加えてタクトが長くなるという問題も有していた。
【０００６】
従来例２のＣＡＮ封止でも、サイズに対する制約があり、個片が３ｍｍ四方サイズ以下の超小型デバイスの製造には不適切でありかつコスト高の課題を残していた。本発明は、半導体チップを集合基板上に実装し樹脂でパッケージ化し、個片電子部品のデバイスサイズが３ｍｍ四方以下の超小型電子デバイスを、高品質、低コスト、短いタクトで製造することを目的とする。
【０００７】
【課題を解決するための手段】
この課題を解決するために本発明は、複数の導電性を有するスルーホールを備えた集合基板上に、主成分が熱硬化性の樹脂素材であり、導電性の粒子を含有する異方性導電フィルムを貼り付けて前記スルーホールの開口を塞ぎ、次いで前記異方性導電フィルム上に複数の半導体チップを装着した後、上記複数の半導体チップを加熱圧着し、次いで集合基板上に封止樹脂層を形成して半導体チップおよび基板表面を封止した後、前記スルーホールに沿って集合基板を分割して、スルーホール部に端面電極が形成された個片電子部品を製造することを特徴とする。
【０００８】
本発明は、異方性導電フィルムにより封止樹脂がスルーホール内に侵入することを防いで、端面電極の保護を図ることができ、加えて生産タクト短縮、生産性向上を図ることができる。
【０００９】
【発明の実施の形態】
次に、本発明の実施形態を、図１ないし図５を用いて説明する。
【００１０】
図４は、集合基板１の外観および断面を示すものであり、図４（ａ）は集合基板１の表面の平面図、図４（ｂ）は図４（ａ）における一点鎖線１６での断面図を示す。集合基板１は表面上の配線パターン５およびスルーホール２より構成されており、点線１８で示した部分に半導体チップが接合される。配線パターン５は集合基板１の面内で２次元的に同じパターンの繰り返しであり、半導体チップの実装、封止後に点線１７上を切断することにより個片電子部品となる。したがって半導体チップの実装工程においては基板は個片どうしが互いにつながった構造のいわゆる集合基板１である。また、集合基板１には、スルーホール２が規則的に形成されており、その内部は中空状態であるが、その内壁は金などの金属メッキ３が施されており半導体チップの接合部と配線パターン５上の電極５ａを通じて電気的に導通している。個片となった後は、スルーホール２の内壁の金属メッキ３がデバイスとしてのはんだ付け用電極すなわち端面電極となる。
【００１１】
図１は、図４に示した集合基板上への半導体チップ実装から個片分割まで一連のプロセスを示したものである。図１（ａ）に示した工程は、集合基板１上への接合用樹脂シート４の貼り付け工程である。接合用樹脂シート４として、主成分が熱硬化性の樹脂素材であり、導電性の粒子を含有する異方性導電フィルム（ＡＣＦ）を用いるのが好ましいが、実装する半導体チップ個数や基板の平坦度によっては導電粒子を含まないタイプの熱硬化性の樹脂素材からなる接合用樹脂シートでも後述のバンプ７と配線パターン５の電極５ａとの間の電気的導通は可能である。この際、複数個片に対する配線パターン５ならびにスルーホール２を同時に被覆する状態で接合用樹脂シート４を貼り付ける。接合用樹脂シート４を貼り付けるためには１００℃程度の温度で基板に対して接合用樹脂シート４を圧着する。ここで本発明においては、スルーホール２の開口が接合用樹脂シート４によりふさがれているので、後に示す封止材料供給時にスルーホール２内に前記封止樹脂が侵入せず、端面電極３を汚染せず、デバイスの品質を確保できるという利点がある。
【００１２】
次に図１（ｂ）で示した工程は半導体チップ６の装着工程であり、専用の装着機を用いる。半導体チップ６の電極に形成されたバンプ７と、それに相対する基板上の電極５ａが向き合うように位置決めしながら、かつ、接合用樹脂シート４を貼り付けた領域内の複数の装着位置に対して一つずつ装着する。
【００１３】
次に図１（ｃ）に示した工程は加熱圧着の工程であり、その斜視図を図２に示す。表面が平坦でありなおかつ２００℃程度に加熱した加熱ツール８により複数個の半導体チップ６の上から同時に荷重１０を加え、約２０秒間集合基板１に押しつける。これによりバンプ７と配線パターン５の電極５ａは接合用樹脂シート４中の導電粒子を介して互いに電気的に導通し、それと同時に接合用樹脂シート４は硬化しバンプ７と前記電極５ａは導通したまま固定され、図１（ｄ）に示した状態となる。本発明では２次元的に装着したすべての半導体チップ６を同時に加熱圧着するので、半導体チップ６一個あたりの実装タクトは圧着時間をチップ個数で割った値となり、従来の半導体チップ一個ずつの圧着に比べて非常に短い。たとえば図２に示した１０×１０＝１００個同時圧着の場合は、半導体チップ一個あたりに換算すると２０秒÷１００＝０．２秒のタクトになる。また、圧着時には図３に示したようにテフロンなどの弾性シート１４を加熱ツール８と半導体チップ６の間に挟み込むのが望ましく、これによりバンプ高さ、基板のパターン厚み、半導体チップ厚みのそれぞれのばらつきを吸収し、接合不良を低減するという効果がある。図３に示したように弾性シート１４はツールの両側で巻き取るようにしておくと、シートの使用部分の交換が可能になる。
【００１４】
次に図１（ｅ）はパッケージ化および半導体チップ６の保護を目的とした封止の工程である。封止樹脂１１は熱硬化タイプのエポキシ系樹脂であり、供給段階においてはペースト状であり、完成後の高さを均一にするためには図５に示したように、マスク１９をコンタクトさせスキージ２０で封止樹脂１１をかきとる印刷方式による供給方法が好ましい。装着した半導体チップ６全ての範囲に一括で同時に供給することになるので、半導体チップ６一個あたりの供給タクトが個別供給に比べて非常に短い。たとえば個別ポッティングの場合は半導体チップ一個あたり約１秒を要していたのに対し、上記一括同時供給の場合は１チップ当たり０．００３秒となり、３桁短くなる。この後、硬化炉内で加熱し、上記封止樹脂１１を硬化させる。硬化条件としては、例えば、１００℃２時間加熱後、１５０℃１時間加熱する。
【００１５】
最後の工程図１（ｆ）に示したように点線１２の部分をダイシング装置内でカットし個片に分割する。
【００１６】
最終的に図１（ｇ）に示したように、封止樹脂１１により半導体チップ６が保護され、封止樹脂１１で汚染されない端面電極３を備えた高品質な個片電子部品９が完成する。この個片電子部品９のサイズは１．３ｍｍ×１．３ｍｍ四方サイズ、厚みは０．５ｍｍであり、従来品と比較してそのサイズは約１／１０となり、超小型化が実現できた。又、この小型化により基板の配線長が大幅に短縮でき、従来サイズ（３×３ｍｍ□以上）のパッケージと比較して、デバイスとしての電気特性が改善できた。一例として、挿入損失が従来品と比べて、０．５ｄＢから０．４ｄＢに低減できた。
【００１７】
図６に示した従来の封止例では、封止樹脂の上面の平坦性や個片電子部品の形態が不均一であるので、個片電子部品を実装する際、吸着エラーなどの不具合が生じ、生産性の問題点があった。一方本発明では個片電子部品上をコートした封止樹脂の上面は平坦であり、個片電子部品の高さも一定であり、形状はそろったものであるので、この個片電子部品を回路基板上に実装する際、実装機での装着率はほぼ１００％を達成し、認識エラーや吸着エラーなどによる実装時の不具合は出さないという利点もある。
【００１８】
【発明の効果】
以上のように本発明によると、端面電極付きの小型電子部品の製造において、その端面電極を封止樹脂で汚染することなく高品質で製造し、かつ、製造タクトの短縮、生産性の向上といった製造上の有利な効果が得られる。また同時に、個片電子部品の形状が安定しており実装機での装着率が向上できるという利点が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による半導体チップ実装および封止工程を（ａ）〜（ｇ）に示す断面図。
【図２】加熱圧着工程を示す斜視図。
【図３】弾性シートを挟んだ状態での加熱圧着工程を示す断面図。
【図４】集合基板の構造を示し、（ａ）はその平面図、（ｂ）はその断面図。
【図５】印刷による封止樹脂供給工程を示す断面図。
【図６】従来の製造工程を示す断面図。
【図７】従来の製造工程を示す断面図。
【符号の説明】
１ 集合基板
２ スルーホール
３ 端面電極
４ 接合用樹脂シート
６ 半導体チップ
８ 加熱ツール
９ 個片電子部品
１１ 封止樹脂
１４ 弾性シート
【発明の属する技術分野】
本発明は、複数の半導体チップを装着した集合基板を分割して個片電子部品を製造する電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
端面電極用のスルーホールを複数有する集合基板上に半導体チップを実装し封止して個片電子部品を製造する方法の従来例を以下に示す。
【０００３】
図６に、第１の製造方法の従来例を示す。集合基板６１には端面電極用のスルーホール６２が形成されており、各実装位置６３に半導体チップ６４を実装したあと、個々の半導体チップ６４に対して個別に封止樹脂材料６５を供給する。この際、スルーホール６２内に前記の封止樹脂６５が侵入しその表面に付着すると端面電極６７のはんだ付け品質に悪影響が及ぶため、スルーホール６２には封止樹脂６５が入り込まない様に封止樹脂材料の供給量をコントロールする必要がある。このためには、封止樹脂を印刷方式で供給するか、あるいはシリンダに詰め込んだ封止素材をディスペンスにより個別にポッティングするなどの方法がとられる。上記樹脂素材を硬化させた後に点線６６に沿ってカットし個片電子部品６８のデバイス形態となる。
【０００４】
図７に、第２の製造方法の従来例を示す。半導体チップ７４を各実装位置７３に実装した集合基板７１を点線７５に沿って個片電子部品７６にカットし、カット前はスルーホール７２であった箇所が端面電極７７となる。封止方法は、カット後の個片電子部品７６に金属製の箱型カバー７８を取り付けその表面上部を覆い隠す方法、すなわちＣＡＮ封止と呼ばれる封止方法である。
【０００５】
【発明が解決しようとする課題】
近年の電子機器の小型化が要求され、さらに高品位・高性能化、生産タクトアップ、低コスト化などデバイスの生産性に対する要求も加速的に厳しくなっている。前述の従来例１は、スルーホール内に封止樹脂が入り込まない様に個々の半導体チップに対して個別に封止樹脂を供給する手法であったが、たとえば印刷方法では印刷マスク製作上の限界から半導体チップの実装ピッチすなわちデバイスサイズに制約があり、概ね個片サイズが１ｃｍ四方程度もしくはそれ以上のサイズでないと、供給量の安定性が確保できなかった。また、個別ポッティング方式では前記のサイズの制約に加えてタクトが長くなるという問題も有していた。
【０００６】
従来例２のＣＡＮ封止でも、サイズに対する制約があり、個片が３ｍｍ四方サイズ以下の超小型デバイスの製造には不適切でありかつコスト高の課題を残していた。本発明は、半導体チップを集合基板上に実装し樹脂でパッケージ化し、個片電子部品のデバイスサイズが３ｍｍ四方以下の超小型電子デバイスを、高品質、低コスト、短いタクトで製造することを目的とする。
【０００７】
【課題を解決するための手段】
この課題を解決するために本発明は、複数の導電性を有するスルーホールを備えた集合基板上に、主成分が熱硬化性の樹脂素材であり、導電性の粒子を含有する異方性導電フィルムを貼り付けて前記スルーホールの開口を塞ぎ、次いで前記異方性導電フィルム上に複数の半導体チップを装着した後、上記複数の半導体チップを加熱圧着し、次いで集合基板上に封止樹脂層を形成して半導体チップおよび基板表面を封止した後、前記スルーホールに沿って集合基板を分割して、スルーホール部に端面電極が形成された個片電子部品を製造することを特徴とする。
【０００８】
本発明は、異方性導電フィルムにより封止樹脂がスルーホール内に侵入することを防いで、端面電極の保護を図ることができ、加えて生産タクト短縮、生産性向上を図ることができる。
【０００９】
【発明の実施の形態】
次に、本発明の実施形態を、図１ないし図５を用いて説明する。
【００１０】
図４は、集合基板１の外観および断面を示すものであり、図４（ａ）は集合基板１の表面の平面図、図４（ｂ）は図４（ａ）における一点鎖線１６での断面図を示す。集合基板１は表面上の配線パターン５およびスルーホール２より構成されており、点線１８で示した部分に半導体チップが接合される。配線パターン５は集合基板１の面内で２次元的に同じパターンの繰り返しであり、半導体チップの実装、封止後に点線１７上を切断することにより個片電子部品となる。したがって半導体チップの実装工程においては基板は個片どうしが互いにつながった構造のいわゆる集合基板１である。また、集合基板１には、スルーホール２が規則的に形成されており、その内部は中空状態であるが、その内壁は金などの金属メッキ３が施されており半導体チップの接合部と配線パターン５上の電極５ａを通じて電気的に導通している。個片となった後は、スルーホール２の内壁の金属メッキ３がデバイスとしてのはんだ付け用電極すなわち端面電極となる。
【００１１】
図１は、図４に示した集合基板上への半導体チップ実装から個片分割まで一連のプロセスを示したものである。図１（ａ）に示した工程は、集合基板１上への接合用樹脂シート４の貼り付け工程である。接合用樹脂シート４として、主成分が熱硬化性の樹脂素材であり、導電性の粒子を含有する異方性導電フィルム（ＡＣＦ）を用いるのが好ましいが、実装する半導体チップ個数や基板の平坦度によっては導電粒子を含まないタイプの熱硬化性の樹脂素材からなる接合用樹脂シートでも後述のバンプ７と配線パターン５の電極５ａとの間の電気的導通は可能である。この際、複数個片に対する配線パターン５ならびにスルーホール２を同時に被覆する状態で接合用樹脂シート４を貼り付ける。接合用樹脂シート４を貼り付けるためには１００℃程度の温度で基板に対して接合用樹脂シート４を圧着する。ここで本発明においては、スルーホール２の開口が接合用樹脂シート４によりふさがれているので、後に示す封止材料供給時にスルーホール２内に前記封止樹脂が侵入せず、端面電極３を汚染せず、デバイスの品質を確保できるという利点がある。
【００１２】
次に図１（ｂ）で示した工程は半導体チップ６の装着工程であり、専用の装着機を用いる。半導体チップ６の電極に形成されたバンプ７と、それに相対する基板上の電極５ａが向き合うように位置決めしながら、かつ、接合用樹脂シート４を貼り付けた領域内の複数の装着位置に対して一つずつ装着する。
【００１３】
次に図１（ｃ）に示した工程は加熱圧着の工程であり、その斜視図を図２に示す。表面が平坦でありなおかつ２００℃程度に加熱した加熱ツール８により複数個の半導体チップ６の上から同時に荷重１０を加え、約２０秒間集合基板１に押しつける。これによりバンプ７と配線パターン５の電極５ａは接合用樹脂シート４中の導電粒子を介して互いに電気的に導通し、それと同時に接合用樹脂シート４は硬化しバンプ７と前記電極５ａは導通したまま固定され、図１（ｄ）に示した状態となる。本発明では２次元的に装着したすべての半導体チップ６を同時に加熱圧着するので、半導体チップ６一個あたりの実装タクトは圧着時間をチップ個数で割った値となり、従来の半導体チップ一個ずつの圧着に比べて非常に短い。たとえば図２に示した１０×１０＝１００個同時圧着の場合は、半導体チップ一個あたりに換算すると２０秒÷１００＝０．２秒のタクトになる。また、圧着時には図３に示したようにテフロンなどの弾性シート１４を加熱ツール８と半導体チップ６の間に挟み込むのが望ましく、これによりバンプ高さ、基板のパターン厚み、半導体チップ厚みのそれぞれのばらつきを吸収し、接合不良を低減するという効果がある。図３に示したように弾性シート１４はツールの両側で巻き取るようにしておくと、シートの使用部分の交換が可能になる。
【００１４】
次に図１（ｅ）はパッケージ化および半導体チップ６の保護を目的とした封止の工程である。封止樹脂１１は熱硬化タイプのエポキシ系樹脂であり、供給段階においてはペースト状であり、完成後の高さを均一にするためには図５に示したように、マスク１９をコンタクトさせスキージ２０で封止樹脂１１をかきとる印刷方式による供給方法が好ましい。装着した半導体チップ６全ての範囲に一括で同時に供給することになるので、半導体チップ６一個あたりの供給タクトが個別供給に比べて非常に短い。たとえば個別ポッティングの場合は半導体チップ一個あたり約１秒を要していたのに対し、上記一括同時供給の場合は１チップ当たり０．００３秒となり、３桁短くなる。この後、硬化炉内で加熱し、上記封止樹脂１１を硬化させる。硬化条件としては、例えば、１００℃２時間加熱後、１５０℃１時間加熱する。
【００１５】
最後の工程図１（ｆ）に示したように点線１２の部分をダイシング装置内でカットし個片に分割する。
【００１６】
最終的に図１（ｇ）に示したように、封止樹脂１１により半導体チップ６が保護され、封止樹脂１１で汚染されない端面電極３を備えた高品質な個片電子部品９が完成する。この個片電子部品９のサイズは１．３ｍｍ×１．３ｍｍ四方サイズ、厚みは０．５ｍｍであり、従来品と比較してそのサイズは約１／１０となり、超小型化が実現できた。又、この小型化により基板の配線長が大幅に短縮でき、従来サイズ（３×３ｍｍ□以上）のパッケージと比較して、デバイスとしての電気特性が改善できた。一例として、挿入損失が従来品と比べて、０．５ｄＢから０．４ｄＢに低減できた。
【００１７】
図６に示した従来の封止例では、封止樹脂の上面の平坦性や個片電子部品の形態が不均一であるので、個片電子部品を実装する際、吸着エラーなどの不具合が生じ、生産性の問題点があった。一方本発明では個片電子部品上をコートした封止樹脂の上面は平坦であり、個片電子部品の高さも一定であり、形状はそろったものであるので、この個片電子部品を回路基板上に実装する際、実装機での装着率はほぼ１００％を達成し、認識エラーや吸着エラーなどによる実装時の不具合は出さないという利点もある。
【００１８】
【発明の効果】
以上のように本発明によると、端面電極付きの小型電子部品の製造において、その端面電極を封止樹脂で汚染することなく高品質で製造し、かつ、製造タクトの短縮、生産性の向上といった製造上の有利な効果が得られる。また同時に、個片電子部品の形状が安定しており実装機での装着率が向上できるという利点が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による半導体チップ実装および封止工程を（ａ）〜（ｇ）に示す断面図。
【図２】加熱圧着工程を示す斜視図。
【図３】弾性シートを挟んだ状態での加熱圧着工程を示す断面図。
【図４】集合基板の構造を示し、（ａ）はその平面図、（ｂ）はその断面図。
【図５】印刷による封止樹脂供給工程を示す断面図。
【図６】従来の製造工程を示す断面図。
【図７】従来の製造工程を示す断面図。
【符号の説明】
１ 集合基板
２ スルーホール
３ 端面電極
４ 接合用樹脂シート
６ 半導体チップ
８ 加熱ツール
９ 個片電子部品
１１ 封止樹脂
１４ 弾性シート
Claims (3)
- 複数の導電性を有するスルーホールを備えた集合基板上に、主成分が熱硬化性の樹脂素材であり、導電性の粒子を含有する異方性導電フィルムを貼り付けて前記スルーホールの開口を塞ぎ、次いで前記異方性導電フィルム上に複数の半導体チップを装着した後、上記複数の半導体チップを加熱圧着し、次いで集合基板上に封止樹脂層を形成して半導体チップおよび基板表面を封止した後、前記スルーホールに沿って集合基板を分割して、スルーホール部に端面電極が形成された個片電子部品を製造することを特徴とする電子部品の製造方法。
- 半導体チップ装着箇所が２次元的に配置され、その周辺に導電性を有するスルーホールを備えた集合基板の表面に、主成分が熱硬化性の樹脂素材であって導電性の粒子を含有する異方性導電フィルムか、あるいは、導電性の粒子を含有しない熱硬化性樹脂単体のフィルムからなる接合用樹脂シートを貼り付け、上記接合用樹脂シート上から所定の実装部分に半導体チップを装着し、上記装着された複数個の半導体チップの上方から加熱ツールで同時に加熱圧着することにより複数個の半導体チップと集合基板との接合および電気的接続を完了し、さらにペースト状の封止樹脂素材を上記接合済みの複数個の半導体チップ上に一括で供給し、この際前記ペースト状封止樹脂素材は半導体チップおよび接合用樹脂シートの表面を被覆し、前記スルーホール内部には侵入せず、前記封止樹脂素材を硬化させた後、個片にカットし個片電子部品を得ることを特徴とする電子部品の製造方法。
- 加熱ツールで加熱圧着する際に、加熱ツールと半導体チップの間に弾性シートを挟むことを特徴とする請求項２記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30488998A JP3611463B2 (ja) | 1998-10-27 | 1998-10-27 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30488998A JP3611463B2 (ja) | 1998-10-27 | 1998-10-27 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000133658A JP2000133658A (ja) | 2000-05-12 |
| JP3611463B2 true JP3611463B2 (ja) | 2005-01-19 |
Family
ID=17938512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30488998A Expired - Fee Related JP3611463B2 (ja) | 1998-10-27 | 1998-10-27 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3611463B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261193A (ja) * | 2001-03-06 | 2002-09-13 | Hitachi Ltd | 半導体装置の製造方法 |
| EP2261963A4 (en) * | 2008-04-04 | 2013-09-11 | Sony Chem & Inf Device Corp | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| JP5566383B2 (ja) * | 2009-06-08 | 2014-08-06 | 日本カーバイド工業株式会社 | 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板 |
| JP5349189B2 (ja) * | 2009-07-28 | 2013-11-20 | 新光電気工業株式会社 | 電子部品装置の製造方法及び治具 |
| JP5614217B2 (ja) * | 2010-10-07 | 2014-10-29 | デクセリアルズ株式会社 | マルチチップ実装用緩衝フィルム |
-
1998
- 1998-10-27 JP JP30488998A patent/JP3611463B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000133658A (ja) | 2000-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| KR100459970B1 (ko) | 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기 | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US5918113A (en) | Process for producing a semiconductor device using anisotropic conductive adhesive | |
| US8178955B2 (en) | Semiconductor device | |
| KR100557049B1 (ko) | 반도체 장치와 그 제조방법 | |
| US8432033B2 (en) | Electronic device and manufacturing method therefor | |
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3544895B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| US20090102049A1 (en) | Semiconductor device, layered type semiconductor device using the same, base substrate and semiconductor device manufacturing method | |
| JPH0794553A (ja) | 半導体装置およびその製造方法 | |
| KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20170016550A (ko) | 반도체 패키지의 제조 방법 | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JPH03129745A (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041019 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081029 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091029 |
|
| LAPS | Cancellation because of no payment of annual fees |