CN110347203B - 宽带低功耗的带隙基准电路 - Google Patents

宽带低功耗的带隙基准电路 Download PDF

Info

Publication number
CN110347203B
CN110347203B CN201910532933.8A CN201910532933A CN110347203B CN 110347203 B CN110347203 B CN 110347203B CN 201910532933 A CN201910532933 A CN 201910532933A CN 110347203 B CN110347203 B CN 110347203B
Authority
CN
China
Prior art keywords
mos tube
triode
circuit
mos
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910532933.8A
Other languages
English (en)
Other versions
CN110347203A (zh
Inventor
张克林
林亚立
范龙
杨宇啸
徐建恩
李大刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hua Microelectronics Technology Co.,Ltd.
Original Assignee
Chengdu Sino Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Sino Microelectronics Technology Co ltd filed Critical Chengdu Sino Microelectronics Technology Co ltd
Priority to CN201910532933.8A priority Critical patent/CN110347203B/zh
Publication of CN110347203A publication Critical patent/CN110347203A/zh
Application granted granted Critical
Publication of CN110347203B publication Critical patent/CN110347203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

宽带低功耗的带隙基准电路,涉及集成电路技术，本发明包括带隙核心电路、反馈电路和启动电路；所述带隙核心电路包括一个电流镜；所述反馈电路包括第一MOS管(MN1)、第二MOS管(MN2)、第三MOS管(MN3)、第三三极管(Q3)和第一电容(C1)；所述启动电路包括第四MOS管(MP4)、第五MOS管(MP5)、第六MOS管(MN4)、第七MOS管(MN3)和第四三极管(Q4)；本发明采用无运放的带隙核心结构能有效的减小功耗和版图面积。

Description

宽带低功耗的带隙基准电路
技术领域
本发明涉及集成电路技术领域。
背景技术
模拟和数字电路都需要基准源，带隙基准电压源是应用较为广泛的一种基准电路，用于提供与温度和电源电压无关的一个直流电压。传统的带隙基准电路如图1所示，高精度运算放大器进行电压箝位使带隙核心部分产生PTAT电流，将该电流镜像到电阻和三极管上产生带隙基准电压。高精度运放的存在不仅加大了设计的复杂程度还增加了运放的功耗，这对于低功耗的应用来说是不能接受的，必须采用新的结构和设计思路实现低功耗的带隙基准结构。
图1所示是传统的带隙基准电路，运放的作用是箝位NMOS管MP6漏极和MP7漏极电位，带隙核心结构产生与温度呈正比的电流IPTAT＝ΔVBE/R4，通过电流镜将IPTAT镜像至电阻R5和三极管Q7上，形成与温度无关的电压VREF＝VBE+IPTAT×R5。该运放的使用使得版图面积和功耗都增加不少，另一方面来说，运放的设计也至关重要，如果运放的失调过大或带宽很小都会影响带隙基准电路的功能或性能。
发明内容
本发明所要解决的技术问题是，针对带隙基准电路工作时遇到的功耗过大的问题，提出一种宽带低功耗的带隙基准电路。
本发明解决所述技术问题采用的技术方案是，宽带低功耗的带隙基准电路,其特征在于，包括带隙核心电路、反馈电路和启动电路；
所述带隙核心电路包括一个电流镜，电流镜的输入端接VDD端，电流镜的第一电流支路通过第一三极管Q1接第一电阻R1的第一端，第二电流支路通过第二三极管Q2接第二电阻R2的第一端，第一电阻R1的第二端和第二电阻R2的第二端的连接点通过第三电阻R3接地：第一电阻R1的电阻值大于第二电阻R2：
所述反馈电路包括第一MOS管MN1、第二MOS管MN2、第三MOS管MP3、第三三极管Q3和第一电容C1；第一MOS管MN1的输入端接VDD端，输出端接第二MOS管MN2的栅极；第二MOS管MN2的输入端接VDD端，输出端接第一参考点；第三MOS管MP3的输入端接VDD端，输出端接第二MOS管MN2的栅极，还通过第三三极管Q3接第二参考点；第一参考点连接第一三极管Q1、第二三极管Q2和第三三极管Q3的基极；第二参考点接第二电阻R2的第一端，还通过第一电容C1接地；
所述启动电路包括第四MOS管MP4、第五MOS管MP5、第六MOS管MN4、第七MOS管MN3和第四三极管Q4；第四MOS管MP4的栅极接地，输入端接VDD，输出端接第一MOS管MN1的栅极；第五MOS管输入端接VDD端，栅极和输出端接第四三极管Q4的输入端；第六MOS管MN4的输入端接第四三极管Q4的输入端,栅极接第四MOS管MP4的输出端，输出端接第二参考点；第七MOS管MN3的输入端接第四MOS管MP4的输出端，栅极接第一参考点，输出端接地；第四三极管的输出端接第二参考点,基极接第一参考点，第一参考点接带隙基准电路的输出端VREF。
所述第一MOS管、第二MOS管、第六MOS管和第七MOS管为NMOS管，第三MOS管、第四MOS管、第五MOS管为PMOS管。
本发明的有益效果为：无运放的带隙核心结构能有效的减小功耗和版图面积；采用反馈电路形成负反馈结构有利于提高带隙结构的稳定性；反馈电路和启动电路上的电流最终流过带隙核心电路，这部分电流将有效的减小带隙核心电路中电阻的大小。
附图说明
图1是传统的带隙基准电路图；
图2是本发明提出的带隙基准电路图；
图3是图2中的带隙核心电路；
图4是图2中的反馈电路；
图5是图2中的启动电路；
具体实施方式
本发明提供一种宽带低功耗带隙基准电压源，在传统带隙基准电路的基础上用负反馈环路代替了高精度运放，减小了整体电路的功耗，同时拓宽了电路带宽，提高了带隙基准电路的速度。
以下结合附图和具体实施案例对本发明进行详细的介绍。
参考图2可知，本发明中的宽带低功耗带隙基准电路由带隙核心电路、反馈电路和启动电路组成。
带隙核心电路：实现核心功能，产生带隙基准电压。
反馈电路：控制环路工作点，维持环路的稳定。
启动电路：用于带隙基准电路的启动，防止电路进入简并状态。
本发明电路的工作过程为：启动电路向带隙核心电路灌入电路，启动带隙基准的工作；带隙核心电路产生所需的带隙基准电压VREF；反馈电路维持整个环路的稳定。
下面详细介绍带隙核心电路、反馈电路和启动电路：
带隙核心电路：
带隙核心电路包括第一PMOS管MP1、第二PMOS管MP2、第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2以及第三电阻R3。其中Q1的m＝10，Q2的m＝1，电阻R1的阻值比电阻R2的阻值大。各器件连接关系如下：
第一PMOS管MP1源极接VDD，栅极接第二PMOS管MP2的栅极，漏极接第一三极管Q1的集电极；第二PMOS管MP2源极接VDD，栅极和漏极互连；第一三极管Q1的集电极接第一PMOS管MP1的漏极，基极接第二三极管Q2的基极，发射极依次接第一电阻R1和第三电阻R3到地；第二三极管Q2集电极接第二PMOS管MP2的漏极，发射极依次接第二电阻R2和第三电阻R3到地。
三极管Q1、Q2、Q3和Q4的基极相连，与电阻R1和R2形成PTAT电流IPTAT＝ΔVBE/(R1-3R2)。由于MP1和MP2形成电流镜结构，三极管Q1和Q2上的电流都为IPTAT，最终在三极管Q2的基极形成带隙电压VREF＝VBE2+IPTAT×(3R2+4R3)。
与传统的带隙基准电压相比，带隙核心电路减少了运放的使用，并且提供了反馈电路和启动电路的偏置电流，能有效的减少功耗，简化电路结构。
反馈电路：
反馈电路包括第三MOS管MP3、第一MOS管MN1、第二MOS管MN2和第一电容C1，其中三极管Q3的m＝1。各器件连接关系如下：
第三MOS管MP3源极接VDD，栅极接第一PMOS管MP1的漏极，漏极接第三三极管Q3的集电极；第三三极管Q3基极接第一三极管Q1的基极，集电极接第二三极管Q2的集电极；第一MOS管MN1漏极接VDD，栅极接第四MOS管MP4的漏极，源极接第三MOS管MP3的漏极；第二MOS管MN2漏极接VDD，栅极接第三MOS管MP3的漏极，源极接第一三极管Q1的栅极；第一电容C1一端接第二三极管Q2的发射极，另一端接地。
第一MOS管MN1在启动时导通，正常工作时MN1处于关断状态。反馈电路与带隙核心电路构成负反馈，该负反馈结构有利于稳定环路的电压偏置还有利于抑制电源VDD的扰动，具体原理如下：
当带隙电压VREF受到扰动导致电位上升时，由于R1大于R2，三极管Q2上的电流增量ΔI2大于三极管Q1上的电流增量ΔI1，这使得MP1管将A点(MP3的栅极)电位拉高。为了维持三极管Q3上的电流不变，B(MN2的栅极)点电位下降。由于NMOS管MN2构成源跟随器结构，带隙基准电压VREF随着B点的下降而下降，抑制VREF的变化，环路变得稳定。
当电源电压VDD受到扰动产生增量时，PMOS管MP3的栅源电压增加，B点电位随之升高，由于NMOS管MN2构成源跟随器结构，带隙基准电压VREF随着B点的升高而升高。如前所述，VREF的升高将使得A点电位升高，抑制了PMOS管MP3的栅源电压的变化，环路变得稳定。
电路的频率补偿没有采用密勒补偿的结构，而是由电容C1进行补偿，达到合适的相位裕度。所以环路的主极点较为远离原点，这使得环路的单位增益带宽较大，响应较快。
启动电路：
启动电路包括第四MOS管MP4、第五MOS管MP5、第七MOS管MN3、第六MOS管MN4和第四三极管Q4，其中第四MOS管为PMOS管，采用倒比管。各器件连接关系如下：
第四MOS管MP4源极接VDD，栅极接地，漏极接第三NMOS管MP3的漏极；第五MOS管MP5源极接VDD，栅极和漏极互连；第七MOS管MN3栅极接第一三极管Q1的基极，源极接地；第六MOS管MN4漏极接第五PMOS管MP5的漏极，栅极接第七MOS管MN3的漏极，源极接第二三极管Q2的发射极；第四三极管集电极接第五MOS管MP5的漏极，发射极接第二三极管Q2的发射极，栅极接第一三极管Q1的基极还接输出引脚VREF。
启动电路的作用是在电路其实阶段启动带隙基准电路，防止电路工作在简并状态。
启动电路的上电过程为：由于PMOS管MP4的栅极恒接地，在电路尚未进入工作状态时，C点(MN1的栅极)电位为高；此时NMOS管MN4导通，电流经过PMOS管MP5和NMOS管MN4后流入带隙核心电路并为电容C1充电，同时NMOS管MN1导通使得MN2管也导通，将带隙基准电压VREF拉起来；由于PMOS管MP2是二级管接法，MP2上流过电流并镜像到MP1管上，带隙核心电路开始工作；当带隙基准电压VREF上升到MN3管阈值电压之上时，C点电位变低，将MN1管和MN4管关断，PMOS管MP4管采用倒比管设计，能极大减小静态功耗；MP5管上电流流过Q4管，最终流入带隙核心结构，减小电阻R3的大小。
综上所述，本发明不仅简化了电路，具有更低的功耗，而且带隙核心电阻尺寸较小，同时电路的带宽较大，在温度、电压和电源扰动时能稳定工作。

Claims (2)

1.宽带低功耗的带隙基准电路,其特征在于，包括带隙核心电路、反馈电路和启动电路；
所述带隙核心电路包括一个电流镜，电流镜的输入端接VDD端，电流镜的第一电流支路通过第一三极管(Q1)接第一电阻(R1)的第一端，第二电流支路通过第二三极管(Q2)接第二电阻(R2)的第一端，第一电阻(R1)的第二端和第二电阻(R2)的第二端的连接点通过第三电阻(R3)接地，第一电阻(R1)的电阻值大于第二电阻(R2)：
所述反馈电路包括第一MOS管(MN1)、第二MOS管(MN2)、第三MOS管(MP3)、第三三极管(Q3)和第一电容(C1)；第一MOS管(MN1)的输入端接VDD端，输出端接第二MOS管(MN2)的栅极；第二MOS管(MN2)的输入端接VDD端，输出端接第一参考点；第三MOS管(MP3)的输入端接VDD端，输出端接第二MOS管(MN2)的栅极，还通过第三三极管(Q3)接第二参考点；第一参考点连接第一三极管(Q1)、第二三极管(Q2)和第三三极管(Q3)的基极；第二参考点接第二电阻(R2)的第一端，还通过第一电容(C1)接地；
所述启动电路包括第四MOS管(MP4)、第五MOS管(MP5)、第六MOS管(MN4)、第七MOS管(MN3)和第四三极管(Q4)；第四MOS管(MP4)的栅极接地，输入端接VDD，输出端接第一MOS管(MN1)的栅极；第五MOS管输入端接VDD端，栅极和输出端接第四三极管(Q4)的输入端；第六MOS管(MN4)的输入端接第四三极管(Q4)的输入端,栅极接第四MOS管(MP4)的输出端，输出端接第二参考点；第七MOS管(MN3)的输入端接第四MOS管(MP4)的输出端，栅极接第一参考点，输出端接地；第四三极管的输出端接第二参考点,基极接第一参考点，第一参考点接带隙基准电路的输出端VREF。
2.如权利要求1所述的宽带低功耗的带隙基准电路,其特征在于，所述第一MOS管、第二MOS管、第六MOS管和第七MOS管为NMOS管，第三MOS管、第四MOS管、第五MOS管为PMOS管。
CN201910532933.8A 2019-06-19 2019-06-19 宽带低功耗的带隙基准电路 Active CN110347203B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910532933.8A CN110347203B (zh) 2019-06-19 2019-06-19 宽带低功耗的带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910532933.8A CN110347203B (zh) 2019-06-19 2019-06-19 宽带低功耗的带隙基准电路

Publications (2)

Publication Number Publication Date
CN110347203A CN110347203A (zh) 2019-10-18
CN110347203B true CN110347203B (zh) 2020-12-25

Family

ID=68182496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910532933.8A Active CN110347203B (zh) 2019-06-19 2019-06-19 宽带低功耗的带隙基准电路

Country Status (1)

Country Link
CN (1) CN110347203B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111381625B (zh) * 2020-03-12 2022-05-20 上海华虹宏力半导体制造有限公司 一种基准源电路
CN112398080B (zh) * 2020-10-20 2022-10-21 中国科学院微电子研究所 一种过流保护装置
CN113485505B (zh) * 2021-07-05 2022-07-29 成都华微电子科技股份有限公司 高压低功耗带隙基准电压源
CN114706442B (zh) * 2022-04-12 2023-07-14 中国电子科技集团公司第五十八研究所 一种低功耗带隙基准电路
CN115016581B (zh) * 2022-05-31 2024-02-02 电子科技大学长三角研究院(湖州) 一种自带启动电路的带隙基准电路结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3998487B2 (ja) * 2002-02-14 2007-10-24 ローム株式会社 定電圧発生回路
CN101840240B (zh) * 2010-03-26 2012-11-21 东莞电子科技大学电子信息工程研究院 一种可调式多值输出的基准电压源
CN102331811A (zh) * 2011-07-19 2012-01-25 暨南大学 一种带隙基准电压源电路
CN103760944B (zh) * 2014-02-10 2016-04-06 绍兴光大芯业微电子有限公司 实现基极电流补偿的无运放内部电源结构
CN204808100U (zh) * 2015-07-08 2015-11-25 北京兆易创新科技股份有限公司 一种无运放低压低功耗的带隙基准电路
CN105867504B (zh) * 2016-06-13 2017-04-12 电子科技大学 一种高电源抑制比基准电压源

Also Published As

Publication number Publication date
CN110347203A (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
CN110347203B (zh) 宽带低功耗的带隙基准电路
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
CN113485505B (zh) 高压低功耗带隙基准电压源
CN105912066B (zh) 一种低功耗高psrr的带隙基准电路
CN103760944B (zh) 实现基极电流补偿的无运放内部电源结构
CN113359929B (zh) 带隙基准电路和低失调高电源抑制比带隙基准源
CN111142602B (zh) 一种带隙基准电压源快速启动电路
CN111190453A (zh) 高电源抑制比基准电路
CN108710401B (zh) 一种高精度大驱动电流的带隙基准电压源
CN109491439B (zh) 一种基准电压源及其工作方法
CN109828630B (zh) 一种与温度无关的低功耗基准电流源
US11709519B2 (en) Reference voltage circuit
CN111026221A (zh) 一种工作在低电源电压下的电压基准电路
CN108646842B (zh) 一种适用于带隙基准源的无过冲软启动电路
CN213240931U (zh) 一种por电路
CN111752325B (zh) 一种高精度线性稳压电路
CN212484194U (zh) 一种cmos电压基准源
CN105630063A (zh) 一种基准电源的产生电路
CN110888485B (zh) 一种自偏置的带隙基准电路
CN111427406B (zh) 带隙基准电路
CN108563280B (zh) 一种提升电源抑制比的带隙基准源
CN114637362B (zh) 带隙基准模块、过温保护模块、ldo电路及超声波流量计
CN108279729A (zh) 用于带隙基准电路的启动电路
CN112256078A (zh) 一种正温系数电流源和一种零温度系数电流源
CN111796623B (zh) 一种高压供电的ptat基准电流源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No. 2201 and 2301, floor 22-23, building 1, No. 1800, middle section of Yizhou Avenue, high tech Zone, China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan 610041

Patentee after: Chengdu Hua Microelectronics Technology Co.,Ltd.

Address before: 610000 22 / F, building 1, No. 1800, middle section of Yizhou Avenue, hi tech Zone, Chengdu City, Sichuan Province

Patentee before: CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address