CN110337178B - 一种电路板组件和电子设备 - Google Patents
一种电路板组件和电子设备 Download PDFInfo
- Publication number
- CN110337178B CN110337178B CN201910339081.0A CN201910339081A CN110337178B CN 110337178 B CN110337178 B CN 110337178B CN 201910339081 A CN201910339081 A CN 201910339081A CN 110337178 B CN110337178 B CN 110337178B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- circuit
- layers
- assembly
- board assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003466 welding Methods 0.000 claims abstract description 13
- 230000007423 decrease Effects 0.000 claims description 5
- 238000004026 adhesive bonding Methods 0.000 claims description 3
- 238000010137 moulding (plastic) Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 41
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003245 working effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09281—Layout details of a single conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本发明实施例提供一种电路板组件和电子设备,其中,电路板组件包括至少两层电路板,所述至少两层电路板层叠设置;每层所述电路板均设置有电子元器件和与所述电子元器件电连接的焊盘;所述焊盘设置有连接点,相邻两层所述电路板的连接点通过导线电连接。本发明实施例能够降低至少两层电路板之间的电连接件占用的空间。
Description
技术领域
本发明涉及电路板技术领域,尤其涉及一种电路板组件和电子设备。
背景技术
随着手机、平板电脑等电子设备中设置的电子器件越来越多、现有的单层电路板的装配空间已无法满足电子器件的设置。为了扩大电路板的装配空间,逐渐出现了多层电路板。多层电路板之间需要设置电连接件,如图1所示,目前,一般采用转接板11实现多层电路板之间的电连接。然而,转接板11本身的体积较大,所需要占用的电路板空间较大。
可见,现有多层电路板存在电连接件占用空间较大的问题。
发明内容
本发明实施例提供一种电路板组件和电子设备,以解决关技术中层叠设置的电路板存在的占用空间较大的问题。
为了解决上述技术问题,
第一方面,本发明实施例提供了一种电路板组件,包括至少两层电路板,所述至少两层电路板层叠设置;
每层所述电路板均设置有电子元器件和与所述电子元器件电连接的焊盘;所述焊盘设置有连接点,相邻两层所述电路板的连接点通过导线电连接。
第二方面,本发明实施例提供了一种电子设备,包括如本发明实施例提供的所述电路板组件。
在本发明实施例中,采用导线实现多层电路板之间的电连接,由于导线几乎不会占用电路板的空间,或者只需占用电路板极小的空间。相比于现有技术中采用转接板实现多层电路板之间的电连接方式,本发明实施例能够降低电连接件所需占用的空间。此外,导线连接的方式还可以避免电路板大面积受热而发生形变,从而进一步确保了电路板的工作性能。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术中的主板的剖面图;
图2是本发明实施例提供的一种电路板组件的剖面图;
图3是本发明实施例提供的一种电路板组件中连接点的结构示意图;
图4是现有技术中的转接板的剖面图;
图5是本发明实施例提供的电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例中,将至少两层电路板通过导线连接,可以减小电路板组件的面积,提升电路板组件在厚度方向上的空间利用率。该电路板组件可以作为主板等部件应用于电子设备内,以减小主板占用电子设备内的面积,从而使电子设备更加便携,并增大了电池等其他零部件的安装空间,以增加电子设备的功能和续航时间。
其中,上述电子设备可以是手机、平板电脑(Tablet Personal Computer)、膝上型电脑(Laptop Computer)、个人数字助理(personal digital assistant,简称PDA)、移动上网装置(Mobile Internet Device,MID)、可穿戴式设备(Wearable Device)、计算机或笔记本电脑等电子设备。
请参见图2和图3,其中,图2是本发明实施例提供的一种电路板组件的剖面图;图3是本发明实施例提供的一种电路板组件中连接点的结构示意图。如图2所示,该电路板组件包括至少两层电路板(即至少包括:第一电路板21和第二电路板22),所述至少两层电路板层叠设置;
每层电路板均设置有电子元器件211和与电子元器件211电连接的焊盘;任一焊盘均设置有如图3所示的连接点213,相邻两层电路板的连接点213通过导线23电连接。
其中,电子元器件211可以包括芯片、电阻、电容等任意可以安装于电路板上的电子元器件。
本实施方式中,电路板组件包括第一电路板21和第二电路板22,且第一电路板21包括第一焊盘212,第二电路板22包括第二焊盘221,第一焊盘212上的连接点213和第二焊盘221上的连接点213的数量均可以是多个,且分别通过导线23对应连接。
具体的,可以采用打线的方式将导线23的相对两端分别焊接于第一焊盘212和第二焊盘221上的连接点213。需要说明的是,第一电路板21上的某一连接点与第二电路板22上的至少一个连接点对应连接,该对应的规则可以在设计电路板组件的过程中预先确定,以便在制造过程中按照该对应规则进行导线连接即可。
其中,上述打线又可以称之为打金属导线,即将金属的导线23焊接至连接点213的过程。
如图1所示,在现有技术中,将转接板11的两端分别焊接于第一主板12和第二主板13的连接方式,以电连接所述第一主板12和第二主板13,由于转接板11的端面面积较大,在焊接过程中将造成的转接板11、第一主板12和第二主板13分别受热而发生形变,进一步造成了转接板11与第一主板12和第二主板13之间的连接可靠性低,从而使主板的整体性能较差的问题。
而本发明实施例中,通过导线23连接第一电路板21上与第二电路板22,该导线23的截面积很小,且可以使用过根相互间隔的导线23连接第一电路板21上与第二电路板22上的多个连接点,可以分散发热区域,及时把焊接过程中产生的热量散发出去,避免第一电路板21上与第二电路板22受热变形,从而提升了电路板组件的整体性能。
需要说明的是,所述电路板组件还可以包括两层以上的电路板,且任意两层电路板上的连接点可以通过导线电连接,在此不对电路板的层数做具体限定。
如图3所示,本实施方式中,第一焊盘212和第二焊盘221上分别设置有多个相互间隔设置的连接点213,且在第一电路板21和第二电路板22上的连接点213之间通过多根导线23连接。
优选的,如图3所示,连接点213的横截面呈边长为0.1mm的正方形,相邻两个连接点213之间沿横向的间隔为0.5mm,沿纵向的间隔为0.1mm,由于导线23的直径可以很小,例如:为0.1mm等,使该导线23能够轻松的连接于如图3所示的连接点213上,而不会造成相邻导线23之间受到挤压。
这样,以焊盘上设置有400个连接点213为例,该焊盘所需的面积S=(0.1+0.5+0.1)×(0.1+0.1+0.1)×400=56mm2。
相对于现有技术中,采用如图4所示的转接板41连接相邻两层电路板的方式,本实施方式中采用的导线23连接连接点213的方式占用的面积更小,从而使焊盘的面积更小,对于相同面积的电路板而言,可以增加电子元器件的安全空间,以提升电路板组件的功能。
其中,如图4所示,现有技术中的转接板41上设置有多个相互间隔设置的连接通径411,该连接通径411的相对两端分别用于与两层电路板上的连接点连接,且该连接通径的直径为0.5mm,相邻两通径之间的间隔为0.2mm。从而使设置有400个连接通径的转接板41的端面面积为S‘=(0.2+0.2+0.5+0.2)×(0.5+0.2)×200=154mm2。即所需的焊盘的面积为154mm2。该面积远大于本实施方式中焊盘所需的面积。
由此可知,本实施方式可以减小电路板上焊盘的面积,从而增加了电路板上用于安装电子元器件的面积,或者减小了电路板的整体面积。另外,相对于现有技术中,需要在转接板与焊盘之间进行大面积焊接的方式,本发明实施例中,仅需要将多根横截面较小的导线分别焊接于各个连接点,从而减小了焊接点的面积和焊接范围,进一步减小了焊接过程中的发热量,使电路板不会因过热而发生形变,从而提升了电路板组件的电连接可靠性和整体性能。
需要说明的是,连接点213的形状不仅仅限定为如图3中所示的正方形,其还可以是圆形、椭圆形等任意形状。
另外,现有技术中的转接板41的成本较高,采用本发明实施方式中的导线23代替转接板41完成电路板之间的电连接,可以减少成本。
需要说明的是,第一焊盘212与第二焊盘221在电路板上的位置相对应,以减小连接于第一焊盘212与第二焊盘221上的导线23的长度,例如:第一电路板21和第二电路板22均为长方形,则第一焊盘212可以设置于第一电路板21的两个短侧边上,且第二焊盘221同样可以设置在第二电路板22的两个短侧边上,在第一电路板21层叠设置于第二电路板22上时,可以使第一焊盘212和第二焊盘221靠近设置,从而减小连接于第一焊盘212与第二焊盘221之间的导线23的长度,使电路板组件的结构更加紧凑。
另外,第一焊盘212与第二焊盘221的结构可以相同,如下实施例中,以焊盘212为第一焊盘212,电路板21为第一电路板21为例进行说明。需要说明的是,第二焊盘221与第二电路板22的结构同样可以参照焊盘212和电路板21的结构。
可选的,焊盘212设置于电路板21的至少一侧边。
其中,若电路板21为四边形,则焊盘212可以设置在任一侧面或者任意多个侧边上,例如:设置于电路板21的相对两侧边上,设置于电路板21的三个侧边上等。
当然,电路板21还可以是其他形状,同理,焊盘212所在的侧边可以根据电路板21的形状发生改变,在此不做具体限定。
这样,将焊盘设置于电路板的侧边,可以为打线操作提供空间,避免电路板阻碍打线操作。
可选的,焊盘212设置于电路板21的外周。
其中,焊盘212环绕设置于电路板21的外周,这样,可以使两层电路板之间的导线23更加均匀,以使电路板组件的结构更加对称且稳定。
可选的,焊盘212设置于电路板21的上表面。
这样,便可以将电路板21放置于承载台等部件上,并由上及下的进行打线操作,以将导线23焊接于焊盘212上,这样可以简化打线操作的难度。
当然,焊盘还可以设置在电路板的下表面,并在打线操作过程中,利用机械手或者夹具将电路板进行翻转等方式,将导线焊接于电路板下表面的焊盘上。
进一步的,电路板的尺寸由下至上逐层递减,相邻两层电路板中,下层电路板22的第二焊盘221设置于上层电路板21于下层电路板22的正投影区域之外。
本实施方式中,上层电路板为第一电路板21,下层电路板为第二电路板22。
如图2所示,下层电路板22的第二焊盘221设置于上层电路板21于下层电路板22的正投影区域之外,可以表示第二电路板22上的第二焊盘221未被第一电路板21覆盖,从而在打线过程中,可以为将导线23焊接于第二焊盘221上的连接点的加工过程提供足够的加工空间,以降低打线过程的难度。
当然,在电路板组件包括两层以上的电路板的情况下,电路板的尺寸由下至上逐层递减。例如:每一层电路板均呈长方形,且每一层电路板上的焊盘均设置于该电路板的相对两端侧边上,则电路板的尺寸由下至上逐层递减,可以是指电路板的长度由下至上逐层递减,从而使焊盘未被上层的电路板覆盖。
可选的,所述至少两层电路板中,位于最下层的电路板22的上表面和下表面均设置有电子元器件211。
本实施方式中,位于最下层的电路板为第二电路板22,第二电路板22的上表面和下表面均设置有电子元器件211,而第一电路板21仅在上表面设置有电子元器件211。
其中,双面均设置有电子元器件的第二电路板22的厚度约为2.5mm,仅在一面设置有电子元器件的第一电路板21的厚度约为1.5mm。该电路板组件在应用于手机等移动终端时,由于手机内的电池厚度通常为3.5~4mm,则设置有三层电子元器件的电路板组件的厚度可以与电池的厚度接近或者一致,从而避免将电路板组件安装于手机内时其在电池厚度的方向有空余而造成手机内空间浪费的问题。
当然,根据电路板组件所应用的设备的结构不同,或者电路板的厚度不同等,还可以在电路板组件中设置两层以上的电路板,或者在每一层电路板的上下两个表面均设置电子元器件,或者仅在上层电路板的上表面设置电子元器件等,在此不做具体限定。
可选的,所述至少两层电路板中,位于最上层的电路板21的上表面设置有所述电子元器件211。
本实施方式中,位于最上层的电路板为第一电路板21,将第一电路板21的上面便设置电子元器件211,可以使第一电路板21上的电子元器件与第二电路板22上的电子元器件隔离开来,避免相互接触或者相互挤压而造成信号干扰、短路等不良影响,可以提升电路板组件的性能。
可选的,相邻两层所述电路板中,第一电路板21与第二电路板22之间具有间隙;或者,所述第一电路板21与所述第二电路板22上设置的电子元器件211之间具有间隙。
其中,在第一电路板21仅在远离第二电路板22的上表面设置有电子元器件211,且第二电路板22仅在远离第一电路板21的下表面设置有电子元器件211的情况下,可以使第一电路板21与第二电路板22之间具有间隙。
另外,在第一电路板21仅在远离第二电路板22的上表面设置有电子元器件211,且第二电路板22在靠近第一电路板21的上表面设置有电子元器件211的情况下,可以使第一电路板21与第二电路板22上设置的电子元器件211之间具有间隙。
这样,可以避免第一电路板与第二电路板之间发生短路,或者避免第一电路板上的电子元器件与第二电路板上的电子元器件发生短路,从而提升电路板组件的可靠性和工作性能。
当然,在第一电路板21在靠近第二电路板22的下表面设置有电子元器件211,且第二电路板22在靠近第一电路板21的上表面设置有电子元器件211的情况下,可以使第一电路板21上设置的电子元器件211与第二电路板22上设置的电子元器件211之间具有间隙。同样可以避免电子元器件之间发生短路。
可选的,各层电路板通过塑封固定;或者,
各层电路板通过胶粘固定。
如图2所示,本实施方式中,在电路板组件外包裹设置一层塑封层24,以将电路板组件固定位一个整体。
本实施方式,可以确保第一电路板和第二电路板之间或者相邻两层电路板上的电子元器件之间保持间隙,并将各层电路板固定成一个整体,提升电路板组件的结构可靠性。
当然,还可以采用支架固定、在相邻两层电路板之间粘连泡沫胶等方式固定各层电路板,在此不作具体限定。
在本发明实施例中,采用导线实现多层电路板之间的电连接,由于导线几乎不会占用电路板的空间,或者只需占用电路板极小的空间。相比于现有技术中采用转接板实现多层电路板之间的电连接方式,本发明实施例能够降低电连接件所需占用的空间。此外,导线连接的方式还可以避免电路板大面积受热而发生形变,从而进一步确保了电路板的工作性能。
在制造本发明实施例提供的电路板组件的过程中,可以执行以下过程:
将第一电路板21层叠设置于第二电路板22上,并保持相对固定;
采用打线的方式,将导线23连接第一电路板21和第二电路板22。
其中,第一电路板21和第二电路板22上分别设置有电子元器件211和焊盘212,每一个焊盘212上分别设置有连接点213。
采用打线的方式,将导线23连接第一电路板21和第二电路板22具体是指:采用打线方式,将导线23的两端分别连接至第一电路板21上的连接点213和第二电路板22上的连接点213。
本实施方式中,事先在第一电路板21的上表面设置电子元器件211,并在第二电路板22的上下两个表面分别设置电子元器件211。
当然,根据电路板组件在厚度和面积上的需求不同,还可以设置两层以上层叠设置的电路板,且在电路板的上下两个表面均设置电子元器件,在此不做具体限定。
另外,将第一电路板21层叠设置于第二电路板22上,并保持相对固定的步骤,可以包括:
采用夹具,分别夹紧第一电路板21和第二电路板22,以使第一电路板21和第二电路板22保持相对固定,且使第一电路板21和第二电路板22之间具有间隙。
本过程中,第一电路板21上的焊盘可以设置于远离第二电路板22的上表面,第二电路板22上的焊盘可以设置于靠近第一电路板21的上表面,且第二电路板22上的焊盘未被第一电路板21覆盖,以便从电路板组件的上表面进行打线,简化打线过程的难度。
在打线过程完成之后,还可以采用以下方式,将电路板组件固定为一个整体,以提升电路板组件的结构稳定性:
采用塑封的方法,将第一电路板21和第二电路板22固定成一个整体;或者
采用胶粘的方法,将第一电路板21和第二电路板22连接成一个整体。
上述实施方式提供一种制造电路板组件的方法,使加工电路板组件的过程更加简单。
如图5所示,本发明实施例还提供一种电子设备。如图5所示,电子设备500包括上一实施例提供的电路板组件501。
在本发明实施例中,在电子设备内安装电路板组件,可以减少电路板占用的面积,并提升电路板组件在电子设备的厚度方向的空间利用率,使电子设备的体积更小。
另外,电路板组件中还可以增加电子元器件的安装空间,从而使电子设备的功能更加完善,以提升电子设备的性能。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本发明的保护之内。
Claims (9)
1.一种电路板组件,其特征在于,包括至少两层电路板,所述至少两层电路板层叠设置;
每层所述电路板均设置有多个电子元器件和与多个所述电子元器件电连接的焊盘;所述焊盘设置有连接点,相邻两层所述电路板的连接点通过导线电连接,所述连接点的横截面积呈边长为0.1mm的正方形,且相邻两个连接点之间沿横向的间隔为0.5mm,沿纵向的间隔为0.1mm;
所述焊盘设置于所述电路板的外周,且相邻两层所述电路板中,下层电路板的焊盘设置于上层电路板于 下层电路板的正投影区域之外。
2.如权利要求1所述的电路板组件,其特征在于,所述焊盘设置于所述电路板的至少一侧边。
3.如权利要求1所述的电路板组件,其特征在于,所述焊盘设置于所述电路板的上表面。
4.如权利要求3所述的电路板组件,其特征在于,所述电路板的尺寸由下至上逐层递减,相邻两层所述电路板中,下层电路板的焊盘设置于上层电路板于下层电路板的正投影区域之外。
5.如权利要求1所述的电路板组件,其特征在于,所述至少两层电路板中,位于最下层的电路板的上表面和下表面均设置有所述电子元器件。
6.如权利要求1所述的组件,其特征在于,所述至少两层电路板中,位于最上层的电路板的上表面设置有所述电子元器件。
7.如权利要求1所述的电路板组件,其特征在于,相邻两层所述电路板中,第一电路板与第二电路板之间具有间隙;或者,所述第一电路板与所述第二电路板上设置的电子元器件之间具有间隙。
8.如权利要求1所述的电路板组件,其特征在于,各层所述电路板通过塑封固定;或者,
各层所述电路板通过胶粘固定。
9.一种电子设备,包括如权利要求1至8中任一项所述的电路板组件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910339081.0A CN110337178B (zh) | 2019-04-25 | 2019-04-25 | 一种电路板组件和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910339081.0A CN110337178B (zh) | 2019-04-25 | 2019-04-25 | 一种电路板组件和电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110337178A CN110337178A (zh) | 2019-10-15 |
CN110337178B true CN110337178B (zh) | 2021-03-23 |
Family
ID=68139329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910339081.0A Active CN110337178B (zh) | 2019-04-25 | 2019-04-25 | 一种电路板组件和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110337178B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021128366A1 (zh) * | 2019-12-28 | 2021-07-01 | 瑞声声学科技(深圳)有限公司 | 电子元件封装结构 |
CN111029508A (zh) * | 2019-12-30 | 2020-04-17 | 维沃移动通信有限公司 | 一种电池组件及电子设备 |
CN114080104B (zh) * | 2020-08-19 | 2022-09-27 | 荣耀终端有限公司 | 电路板组件及电子设备 |
CN114153112A (zh) * | 2020-09-07 | 2022-03-08 | 青岛海信激光显示股份有限公司 | 激光投影设备 |
CN115023033B (zh) * | 2021-09-18 | 2023-06-06 | 荣耀终端有限公司 | 电路板组件以及电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62260353A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 半導体装置 |
CN109070214A (zh) * | 2016-09-02 | 2018-12-21 | R & D 电路股份有限公司 | 用于3d导线模块的方法和结构 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5420754A (en) * | 1990-09-28 | 1995-05-30 | At&T Corp. | Stacked board assembly for computing machines, including routing boards |
JP3678158B2 (ja) * | 2001-03-14 | 2005-08-03 | 株式会社村田製作所 | モジュール基板の実装構造 |
TW200715430A (en) * | 2005-10-05 | 2007-04-16 | Advanced Semiconductor Eng | Chip package structure and method of fabricating the same |
-
2019
- 2019-04-25 CN CN201910339081.0A patent/CN110337178B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62260353A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 半導体装置 |
CN109070214A (zh) * | 2016-09-02 | 2018-12-21 | R & D 电路股份有限公司 | 用于3d导线模块的方法和结构 |
Also Published As
Publication number | Publication date |
---|---|
CN110337178A (zh) | 2019-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110337178B (zh) | 一种电路板组件和电子设备 | |
US11694964B2 (en) | Flexible circuit board and chip package including same | |
KR100904710B1 (ko) | 연성인쇄회로기판, 이의 접합방법 및 이를 구비하는 배터리팩 | |
CN211879388U (zh) | 感光模块 | |
CN109121285B (zh) | 一种电路板结构及电子设备 | |
KR20160029595A (ko) | 반도체 패키지 | |
US7692102B2 (en) | Electronic circuit device | |
CN109041418B (zh) | 一种电路板结构及电子设备 | |
WO2008059643A1 (fr) | Appareil de circuit électronique tridimensionnel | |
KR20160023975A (ko) | 반도체 패키지 | |
AU2017403198B2 (en) | Mainboard for consumer electronic product, and terminal | |
CN101502189B (zh) | 三维电子电路装置 | |
US8026616B2 (en) | Printed circuit board, semiconductor package, card apparatus, and system | |
CN107197595B (zh) | 一种印制电路板及其焊接设计 | |
TW202142070A (zh) | 電路板組件及電子裝置 | |
US11439005B2 (en) | Inductor bridge and electronic device | |
KR102430863B1 (ko) | 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스 | |
JP2003218317A (ja) | 半導体電力変換装置 | |
CN212519571U (zh) | 印制电路板组件和终端 | |
KR102374299B1 (ko) | 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스 | |
JP2006202870A (ja) | 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置 | |
CN212628568U (zh) | 一种可防止内部线路折断的柔性线路板 | |
CN220653440U (zh) | 相机设备 | |
CN112911798B (zh) | 主板结构和电子设备 | |
CN210112381U (zh) | 柔性电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |