CN110289257B - 一种双向增强型栅控可控硅静电保护器件及其制作方法 - Google Patents
一种双向增强型栅控可控硅静电保护器件及其制作方法 Download PDFInfo
- Publication number
- CN110289257B CN110289257B CN201910577179.XA CN201910577179A CN110289257B CN 110289257 B CN110289257 B CN 110289257B CN 201910577179 A CN201910577179 A CN 201910577179A CN 110289257 B CN110289257 B CN 110289257B
- Authority
- CN
- China
- Prior art keywords
- region
- well
- well region
- injection
- polysilicon gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 54
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 54
- 239000010703 silicon Substances 0.000 title claims abstract description 54
- 230000002457 bidirectional effect Effects 0.000 title abstract description 40
- 238000004519 manufacturing process Methods 0.000 title description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 65
- 229920005591 polysilicon Polymers 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims description 91
- 238000002347 injection Methods 0.000 claims description 78
- 239000007924 injection Substances 0.000 claims description 78
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 28
- 229910052760 oxygen Inorganic materials 0.000 claims description 28
- 239000001301 oxygen Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 22
- 230000003071 parasitic effect Effects 0.000 claims description 20
- 230000005684 electric field Effects 0.000 claims description 14
- WSNMPAVSZJSIMT-UHFFFAOYSA-N COc1c(C)c2COC(=O)c2c(O)c1CC(O)C1(C)CCC(=O)O1 Chemical compound COc1c(C)c2COC(=O)c2c(O)c1CC(O)C1(C)CCC(=O)O1 WSNMPAVSZJSIMT-UHFFFAOYSA-N 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 9
- 239000000969 carrier Substances 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 238000002513 implantation Methods 0.000 description 38
- 229910052751 metal Inorganic materials 0.000 description 32
- 239000002184 metal Substances 0.000 description 32
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- -1 boron ions Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005685 electric field effect Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009024 positive feedback mechanism Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种双向增强型栅控可控硅静电保护器件，包括衬底P‑Sub，衬底P‑Sub上设有NBL区，NBL区上设有第一DN‑Well区、第一P‑EPI区、第二DN‑Well区、第二P‑EPI区、第三DN‑Well区；第一P‑EPI区中设有第一P‑Well区，第一P‑Well区中设有第一多晶硅栅；第二P‑EPI区中设有第二P‑Well区，第二P‑Well区中设有第二多晶硅栅。本发明的第一多晶硅栅和第二多晶硅栅构成增强型栅控结构，采用增强型栅控结构能够使得双向可控硅器件的导通电阻降低，可控硅的正反馈回路增益提高，失效电流有效提高，不会过早发生软失效和表面击穿现象。
Description
技术领域
本发明涉及静电防护领域，特别涉及一种双向增强型栅控可控硅静电保护器件及其制作方法。
背景技术
随着电子技术的不断进步、科学水平的不断发展，集成电路的发展趋势依然遵循摩尔定律的规律，即器件尺寸进入纳米级，集成度更高等。静电放电(ESD)是造成集成电路芯片失效的一个较为主要因素，并且静电力随处可见，与人们的生活息息相关。因此，越来越多从事IC设计的人员开始关注ESD的保护。根据相关数据表明，在集成电路微电子领域的大环境下，由于ESD现象造成的电子产品失效达到半数以上，造成的经济损失达到千亿，这个数据充分说明了静电放电保护的重要性与必要性。一个高性能的ESD保护器件，可以提高电子产品的可靠性、使用寿命等。在高压极端对的环境下，大电流、高电压、强电磁干扰等因素给ESD设计造成了很大的阻碍，而且设计ESD保护器件需要占用面积小、抗ESD能力强是目前ESD设计人员需要克服的最大难题。
传统双向可控硅(Dual Direction Silicon Controlled Rectifier)器件，应用于高压环境的正向和反向对称的ESD保护。该器件处于开启状态时，由于两种BJT的正反馈机制，导致可控硅的维持电压较低，所以能够承受足够高的ESD脉冲电流应力。作为一种很常用的ESD保护器件，可控硅结构被认作是单位面积鲁棒性最好的ESD保护器件，各式各样经过改进后的可控硅静电保护器件广泛用于各领域。但是，由于可控硅的触发依赖于触发面的反偏PN结的雪崩击穿电压，因此该结构的触发电压很高，而且工作时由于维持电压很低，很容易产生器件闩锁的问题，并且当传统可控硅应用于高压极端环境时，器件的抗ESD能力也略显不足。这三个缺陷将会使被保护芯片的内部核心电路得不到有效的保护。所以在ESD设计中，对可控硅结构进行设计时，应当设法提高结构的维持电压和降低结构的触发电压，并且还需要保证结构具有较高的失效等级。
传统双向可控硅器件结构的剖面图以及等效电路如图1所示。由于双向可控硅是对称结构，因此其正向和反向的工作原理相同。双向可控硅正向工作时，当阳极和阴极之间的电压差达不到器件的触发电压时，双向可控硅器件此时处于高阻态，当阳极和阴极之间的电压差达到其触发电压时，N-Well和P-Well(靠近阴极)的反偏PN结发生雪崩击穿，雪崩倍增的载流子经过N-Well的寄生电阻Rn产生电压降，当压降达到寄生PNP三极管结构的基极-发射极结的导通电压时，PNP将会开启，从而导致经过P-Well(靠近阴极)的寄生电阻RP2的电流的大小迅速提高，其产生的电压降达将会导通寄生NPN2三极管，寄生的SCR路径逐渐形成，泄放ESD电流。双向可控硅反向工作时，当阳极和阴极之间的电压差达不到器件的触发电压时，双向可控硅器件此时处于高阻态，当阳极和阴极之间的电压差达到器件的触发电压时，N-Well和P-Well(靠近阳极)的反偏PN结发生雪崩击穿，雪崩倍增的载流子流经N-Well的寄生电阻Rn产生压降，当压降达到寄生PNP三极管结构的基极-发射极结的导通电压时，PNP将会开启，从而导致经过P-Well(靠近阳极)的寄生电阻RP1的电流的大小迅速提高，其产生的电压降达将会导通寄生NPN1三极管，寄生的SCR路径逐渐形成，泄放ESD电流。这时，双向可控硅器件会产生负阻现象，即电流不断提高，电压却下降的现象，电压回滞到维持电压后，整体器件工作在低阻区域。当电流最终增加到使双向可控硅器件发生热失效时，就会发生二次击穿，此时双向可控硅器件结构就彻底失效了。
发明内容
为了解决上述技术问题，本发明提供一种结构简单、抗ESD能力强的双向增强型栅控可控硅静电保护器件，并提供其制作方法。
本发明解决上述问题的技术方案是：一种双向增强型栅控可控硅静电保护器件，包括衬底P-Sub，衬底P-Sub上设有NBL区，NBL区上从左至右依次设有第一DN-Well区、第一P-EPI区、第二DN-Well区、第二P-EPI区、第三DN-Well区；
所述第一P-EPI区中设有第一P-Well区，第一P-Well区中从左至右依次设有第一场氧隔离区、第一P+注入区、第二场氧隔离区、第一N+注入区、第一多晶硅栅；
所述第二DN-Well区中设有N-Well区，N-Well区中从左至右依次设有第三场氧隔离区、第二N+注入区、第四场氧隔离区、第三N+注入区、第五场氧隔离区；
所述第二P-EPI区中设有第二P-Well区，第二P-Well区中从左至右依次设有第二多晶硅栅、第四N+注入区、第六场氧隔离区、第二P+注入区、第七场氧隔离区；
所述第一P+注入区、第一N+注入区、第一多晶硅栅连接在一起引出作为器件阴极；所述第二多晶硅栅、第四N+注入区、第二P+注入区连接在一起引出作为器件阳极。
上述双向增强型栅控可控硅静电保护器件，所述第一场氧隔离区的左侧与第一DN-Well区的左侧边缘相连接，所述第一场氧隔离区的右侧与所述第一P+注入区的左侧相连接，所述第一P+注入区的右侧与所述第二场氧隔离区的左侧相连接，第二场氧隔离区的右侧与所述第一N+注入区的左侧相连接，所述第一N+注入区的右侧与所述第一多晶硅栅的左侧相连接，第一多晶硅栅的右侧与第一P-Well区右侧边缘平齐。
上述双向增强型栅控可控硅静电保护器件，所述第三场氧隔离区的左侧与所述第一多晶硅栅的右侧相连接，所述第三场氧隔离区的右侧与所述第二N+注入区的左侧相连接，所述第二N+注入区的右侧与所述第四场氧隔离区的左侧相连接，所述第四场氧隔离区的右侧与所述第三N+注入区的左侧相连接，所述第三N+注入区的右侧与所述第五场氧隔离区的左侧相连接，所述第五场氧隔离区的右侧与第二P-Well区左侧边缘连接。
上述双向增强型栅控可控硅静电保护器件，所述第二多晶硅栅的左侧与所述第二P-Well区左侧边缘平齐，所述第二多晶硅栅的右侧与所述第四N+注入区的左侧相连接，所述第四N+注入区的右侧与所述第六场氧隔离区的左侧相连接，所述第六场氧隔离区的右侧与所述第二P+注入区的左侧相连接，所述第二P+注入区的右侧与所述第七场氧隔离区的左侧相连接，所述第七场氧隔离区的右侧与所述第三DN-Well区的右侧边缘相连接。
上述双向增强型栅控可控硅静电保护器件，所述第一P-Well区中的第一多晶硅栅和第二P-Well区中的第二多晶硅栅构成增强型栅控结构，所述增强型栅控结构在器件阳极产生竖直向下的电场力，在器件阴极产生竖直向上的电场力，电场力方向始终与电流导通方向一致，从而促进器件中的载流子移动，提高器件结构的失效电流。
上述双向增强型栅控可控硅静电保护器件，在高压环境下，当高压正向ESD电流脉冲应力来到器件阳极，器件阴极接地电位时，所述第一N+注入区、第一P-Well区、N-Well区构成纵向NPN2三极管结构，同时所述第一P-Well区、N-Well区、第二P+注入区构成横向PNP三极管结构Ⅰ，横向PNP三极管结构Ⅰ的基极与纵向NPN2三极管结构的集电极通过所述N-Well区的寄生电阻相连接，而纵向NPN2三极管结构的基极与横向PNP三极管结构Ⅰ的集电极通过所述第一P-Well区的寄生电阻相连接，即所述的横向PNP三极管结构Ⅰ和所述的纵向NPN2三极管结构形成了可控硅结构。
上述双向增强型栅控可控硅静电保护器件，在高压环境下，当高压反向ESD电流脉冲应力来到器件阳极，器件阴极接地电位时，所述第四N+注入区、第二P-Well区和N-Well区构成纵向NPN1三极管结构，同时第二P-Well区、N-Well区和第一P+注入区构成横向PNP三极管结构Ⅱ，横向PNP三极管结构Ⅱ的基极与纵向NPN1三极管结构的集电极通过所述N-Well区的寄生电阻相连接，而纵向NPN1三极管结构的基极与横向PNP三极管结构Ⅱ的集电极通过第二P-Well区的寄生电阻相连接，即所述的横向PNP三极管结构Ⅱ和所述的纵向NPN1三极管结构形成了可控硅结构。
一种双向增强型栅控可控硅静电保护器件的制作方法，包括以下步骤：
步骤一：在衬底P-Sub上形成NBL区；
步骤二；在NBL区上从左至右依次形成第一DN-Well区、第一P-EPI区、第二DN-Well区、第二P-EPI区、第三DN-Well区；
步骤三：通过光刻，形成第一至第七场氧隔离区；
步骤四：通过光刻，在第一P-EPI区中形成第一P-Well区，在第二P-EPI区中形成第二P-Well区，在第二DN-Well区中形成N-Well区；
步骤五：在第一P-Well区中形成第一多晶硅栅，在第二P-Well区中形成第二多晶硅栅；
步骤六：通过光刻，在第一P-Well区中形成第一P+注入区，在第二P-Well区中形成第二P+注入区；
步骤七：通过光刻，在第一P-Well区中形成第一N+注入区，在第二DN-Well区中形成第二N+注入区和第三N+注入区，在第二P-Well区中形成第四N+注入区。
本发明的有益效果在于：
1、本发明的第一多晶硅栅和第二多晶硅栅构成增强型栅控结构，采用增强型栅控结构能够使得双向可控硅器件的导通电阻降低，可控硅的正反馈回路增益提高，失效电流有效提高，因此器件能够承受高强度的ESD电流脉冲应力，而不会过早发生软失效和表面击穿现象，并且器件的漏电流始终保持较低的数量级，由于电场效应产生的表面ESD路径也可以通过场氧隔离区进行阻断。
2、本发明采用增强型栅控结构能够使得双向可控硅器件ESD电流应力均位于低阻的埋层内部泄放，有效提高器件结构的维持电压，防止所述器件产生闩锁效应，保证芯片内部核心电路的信号完整性。
3、本发明的制作方法过程简单，操作方便。制作出的双向增强型栅控可控硅静电保护器件结构即不违反版图设计规则，也不会用到标准BCD工艺以外的层次，就能使得双向可控硅器件结构应用在高压环境的ESD保护设计中，有效保护内核芯片，防止闩锁效应，提高芯片的抗ESD能力。
附图说明
图1为传统双向可控硅结构的剖面图和寄生结构示意图。
图2为本发明实施例中的双向增强型栅控可控硅静电保护器件结构电路连接图。
图3为本发明实施例中的双向增强型栅控可控硅静电保护器件结构的三维寄生结构示意图。
图4为本发明实施例中用于正向ESD保护的双向增强型栅控可控硅静电保护器件结构的等效电路即ESD电流泄放路径示意图。
图5为本发明实施例中用于反向ESD保护的双向增强型栅控可控硅静电保护器件结构的等效电路即ESD电流泄放路径示意图。
图6为本发明实施例中的双向增强型栅控可控硅静电保护器件结构的俯视图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
如图1-图6所示，一种双向增强型栅控可控硅静电保护器件，包括衬底P-Sub101，衬底P-Sub101上设有NBL区102，NBL区102上从左至右依次设有第一DN-Well区1041、第一P-EPI区1031、第二DN-Well区1042、第二P-EPI区1032、第三DN-Well区1043；P-Sub为P型衬底区域，NBL为N型埋层区域，DN-Well为深型N阱区域，P-EPI为P型外延层区域。
所述第一P-EPI区1031中设有第一P-Well区105，第一P-Well区105中从左至右依次设有第一场氧隔离区201、第一P+注入区108、第二场氧隔离区202、第一N+注入区109、第一多晶硅栅208；
所述第二DN-Well区1042中设有N-Well区106，N-Well区106中从左至右依次设有第三场氧隔离区203、第二N+注入区110、第四场氧隔离区204、第三N+注入区111、第五场氧隔离区205；
所述第二P-EPI区1032中设有第二P-Well区107，第二P-Well区107中从左至右依次设有第二多晶硅栅209、第四N+注入区112、第六场氧隔离区206、第二P+注入区113、第七场氧隔离区207；
所述第一P+注入区108通过接触孔与金属层1的第一金属层210相连接，所述第一N+注入区109通过接触孔与金属层1的第二金属层211相连接，所述第一多晶硅栅208通过接触孔与金属层1的第三金属层212相连接，在金属层2的第七金属层301上设有金属通孔302，金属层1的所述第一金属层210，所述第二金属层211和所述第三金属层212均通过所述金属通孔302与金属层2的所述第七金属层301相连接，用作器件的阴极。
所述第二多晶硅栅209通过接触孔与金属层1的第四金属层213相连接，所述第四N+注入区112通过接触孔与金属层1的第五金属层214相连接，所述第二P+注入区113通过接触孔与金属层1的第六金属层215相连接，在金属层2的第八金属层303上设有金属通孔304，金属层1的所述第四金属层213，所述第五金属层214和所述第六金属层215均通过所述金属通孔304与金属层2的所述第八金属层303相连接，用作器件的阳极。
所述第一场氧隔离区201的左侧与第一DN-Well区1041的左侧边缘相连接，所述第一场氧隔离区201的右侧与所述第一P+注入区108的左侧相连接，所述第一P+注入区108的右侧与所述第二场氧隔离区202的左侧相连接，第二场氧隔离区202的右侧与所述第一N+注入区109的左侧相连接，所述第一N+注入区109的右侧与所述第一多晶硅栅208的左侧相连接，第一多晶硅栅208的右侧与第一P-Well区105右侧边缘平齐。
所述第三场氧隔离区203的左侧与所述第一多晶硅栅208的右侧相连接，所述第三场氧隔离区203的右侧与所述第二N+注入区110的左侧相连接，所述第二N+注入区110的右侧与所述第四场氧隔离区204的左侧相连接，所述第四场氧隔离区204的右侧与所述第三N+注入区111的左侧相连接，所述第三N+注入区111的右侧与所述第五场氧隔离区205的左侧相连接，所述第五场氧隔离区205的右侧与第二P-Well区107左侧边缘连接。
所述第二多晶硅栅209的左侧与所述第二P-Well区107左侧边缘平齐，所述第二多晶硅栅209的右侧与所述第四N+注入区112的左侧相连接，所述第四N+注入区112的右侧与所述第六场氧隔离区206的左侧相连接，所述第六场氧隔离区206的右侧与所述第二P+注入区113的左侧相连接，所述第二P+注入区113的右侧与所述第七场氧隔离区207的左侧相连接，所述第七场氧隔离区207的右侧与所述第三DN-Well区的右侧边缘相连接。
所述第一P-Well区105中的第一多晶硅栅208和第二P-Well区107中的第二多晶硅栅209构成增强型栅控结构，所述增强型栅控结构在器件阳极产生竖直向下的电场力，在器件阴极产生竖直向上的电场力，电场力方向始终与电流导通方向一致，从而促进器件中的载流子移动，提高器件结构的失效电流。所述NBL区102可以增加所述器件结构阳极到阴极的电流路径，提高器件的维持电压，防止器件产生闩锁效应，抑制所述器件结构的表面泄放路径，有效提高器件的抗ESD能力。
一种双向增强型栅控可控硅静电保护器件的制作方法，包括以下步骤：
步骤一：在衬底P-Sub101上形成NBL区102；
步骤二；在NBL区102上从左至右依次形成第一DN-Well区1041、第一P-EPI区1031、第二DN-Well区1042、第二P-EPI区1032、第三DN-Well区1043。
然后采用热氧化形成一层二氧化硅薄膜，用来缓解后续工艺步骤形成的氮化硅造成的应力损害。利用化学气相淀积(LPCVD)技术沉积一层氮化硅，作为后续工艺步骤中CMP的停止层。
将光刻胶均匀涂抹在晶圆上，光刻胶曝光和显影，该步骤用于定义浅槽隔离。然后对氮化硅、二氧化硅和隔离浅槽进行刻蚀，去除光刻胶层，利用化学气相淀积(LPCVD)沉积一层二氧化硅，之后利用化学机械抛光，直到氮化硅薄膜层为止，利用热磷酸湿法刻蚀去除氮化硅薄膜层。
步骤三：通过光刻，形成第一至第七场氧隔离区207。具体为：
利用场氧（LOCOS）隔离技术，使用热氧化法生长二氧化硅薄膜层作为缓冲层，然后利用化学气相淀积(LPCVD)技术沉积氮化硅，将光刻胶涂在晶圆片上，利用光刻技术定义第一场氧隔离区201、第二场氧隔离区202、第三场氧隔离区203、第四场氧隔离区204、第五场氧隔离区205、第六场氧隔离区206、第七场氧隔离区207。然后反应离子将会刻蚀掉第一场氧隔离区201、第二场氧隔离区202、第三场氧隔离区203、第四场氧隔离区204、第五场氧隔离区205、第六场氧隔离区206、第七场氧隔离区207上的氮化硅，随后进行场区注入，用于防止场区开启。
步骤四：通过光刻，在第一P-EPI区1031中形成第一P-Well区105，在第二P-EPI区1032中形成第二P-Well区107，在第二DN-Well区1042中形成N-Well区。具体为：
将光刻胶涂在晶圆上，用于所述第一P-Well区105和所述第二P-Well区107的定义，然后高能硼离子注入形成局部P型区域，去除光刻胶。将光刻胶涂在晶圆上，用于所述N-Well区的定义，然后高能磷离子注入形成局部N型区域，去除光刻胶层。
对所述第一P-Well区105、所述第二P-Well区107和所述N-Well区进行退火处理，修复离子注入所导致的硅表面的晶体损伤，注入杂质的激活，利用RTP工艺消除杂质的进一步扩散。
步骤五：在第一P-Well区105中形成第一多晶硅栅208，在第二P-Well区107中形成第二多晶硅栅209。具体为：
牺牲氧化层的生长，用来捕获硅表面的缺陷。栅氧化层生长，用作晶体管的栅绝缘层，利用化学气相淀积(LPCVD)沉积所述第一多晶硅栅208、所述第二多晶硅栅209，光刻胶成型，多晶硅刻蚀，要求必须精确从光刻胶得到多晶硅的具体形状，去除光刻胶层。多晶硅氧化，用于缓冲隔离多晶硅和后续步骤形成的氮化硅。利用化学气相淀积(LPCVD)沉积一层氮化硅，氮化硅刻蚀，留下隔离侧墙，精确定位晶体管源区和漏区的离子注入。
步骤六：通过光刻，在第一P-Well区105中形成第一P+注入区108，在第二P-Well区107中形成第二P+注入区113。具体为：
光刻胶成形，用于控制离子的注入，浅深度、重掺杂的硼离子注入，形成所述第一P-Well区105中的P+注入区，所述第二P-Well区107中的P+注入区，去除光刻胶层，形成所述第一P+注入区108和所述第二P+注入区113。
步骤七：通过光刻，在第一P-Well区105中形成第一N+注入区109，在第二DN-Well区1042中形成第二N+注入区110和第三N+注入区111，在第二P-Well区107中形成第四N+注入区112。具体为：
光刻胶成形，用于控制离子的注入，浅深度、重掺杂的砷离子注入，形成所述第一P-Well区105中的N+注入区，所述N-Well区中的N+注入区，N+注入区,所述第二P-Well区107中的N+注入区，去除光刻胶层，形成所述第一N+注入区109，所述第二N+注入区110，所述第三N+注入区111，所述第四N+注入区112。
对所述第一P+注入区108，所述第二P+注入区113，所述第一N+注入区109, 所述第二N+注入区110，所述第三N+注入区111，所述第四N+注入区112，进行退火处理，并利用RTP工艺消除杂质在注入区的进一步迁移。
所述第一P-Well区105中的所述第一多晶硅栅208和所述第二P-Well区107中的所述第二多晶硅栅209构成增强型栅控结构，通过所述第一多晶硅栅208，将所述第一N+注入区109和所述第三场氧隔离区203隔离开来，并且将所述第一多晶硅栅208接阴极。通过所述第二多晶硅栅209，将所述第五场氧隔离区205和所述第四N+注入区112隔离开来，并且将所述第二多晶硅栅209接阳极，如图2和图3所示。该所述增强型栅控结构的存在，所述器件结构能够使得双向可控硅器件的导通电阻降低，可控硅的正反馈回路增益提高，失效电流有效提高。因此器件能够承受高强度的ESD电流脉冲应力，而不会过早发生软失效和表面击穿现象，并且器件的漏电流始终保持较低的数量级，由于电场效应产生的表面ESD路径也可以通过场氧隔离区进行阻断。而且由于添加埋层NBL结构，结合增强型栅控结构能够使得双向可控硅器件ESD电流应力均位于低阻的埋层内部泄放，有效提高器件结构的维持电压，防止所述器件产生闩锁效应，保证芯片内部核心电路的信号完整性。
在高压环境下，当高压正向ESD电流脉冲应力来到器件所述阳极，所述阴极接地电位时，所述第一N+注入区109，所述第一P-Well区105和所述N-Well区将构成一纵向NPN2三极管结构，因为在等效电路中，正反对称都有路径，NPN管子有两个，所以为了区分，加入了下标2；同时所述第一P-Well区105，所述N-Well区和所述第二P+注入区113将构成一横向PNP三极管结构Ⅰ，横向PNP三极管结构Ⅰ的基极与纵向NPN2三极管结构的集电极通过所述N-Well区的寄生电阻Rn相连接，而纵向NPN2三极管结构的基极与横向PNP三极管结构Ⅰ的集电极通过所述第一P-Well区105的寄生电阻RP2相连接，即所述的横向PNP三极管结构Ⅰ和所述的纵向NPN2三极管结构形成了可控硅结构。
在高压环境下，当高压反向ESD电流脉冲应力来到器件所述阳极，所述阴极接地电位时，所述第四N+注入区112，所述第二P-Well区107和所述N-Well区将构成一纵向NPN1三极管结构，同时所述第二P-Well区107，所述N-Well区和所述第一P+注入区108将构成一横向PNP三极管结构Ⅱ，横向PNP三极管结构Ⅱ的基极与纵向NPN1三极管结构的集电极通过所述N-Well区的寄生电阻Rn相连接，而纵向NPN1三极管结构的基极与横向PNP三极管结构Ⅱ的集电极通过所述第二P-Well区107的寄生电阻RP1相连接，即所述的横向PNP三极管结构Ⅱ和所述的纵向NPN1三极管结构形成了可控硅结构。
基于所述第一P-Well区105中的所述第一多晶硅栅208和所述第二P-Well区107中的所述第二多晶硅栅209，构成增强型栅控结构，在传统的双向可控硅结构的基础上，所述添加增强型栅控结构，当高压正向ESD电流脉冲应力来到器件所述阳极，所述阴极接地电位时，所述器件的触发电压由所述第一P-Well区105和所述N-Well区的反向雪崩击穿电压决定，雪崩击穿电压的大小由所述第一P-Well区105和所述N-Well区的间距决定。当高压反向ESD电流脉冲应力来到器件所述阳极，所述阴极接地电位时，所述器件的触发电压由所述第二P-Well区107和所述N-Well区的反向雪崩击穿电压决定，雪崩击穿电压的大小由所述第二P-Well区107和所述N-Well区的间距决定。由于增强型栅控结构的存在，当所述器件结构正向导通时，位于阳极的所述第二多晶硅栅209会产生竖直向下的电场力，促进所述第二P-Well区107中的载流子移动，电场效应在所述第二多晶硅栅209下方产生的电子沟道通过所述第五场氧隔离区205进行阻断，抑制表面电流路径。位于阴极的所述第一多晶硅栅208会产生竖直向上的电场力，促进所述第一P-Well区105中的载流子移动。当所述器件结构反向导通时，位于阴极的所述第一多晶硅栅208会产生竖直向下的电场力，促进所述第一P-Well区105中的载流子移动，电场效应在所述第一多晶硅栅208下方产生的电子沟道通过所述第三场氧隔离区203进行阻断，抑制表面电流路径。位于阳极的所述第二多晶硅栅209会产生竖直向上的电场力，促进所述第二P-Well区107中的载流子移动。并且电场力方向始终与电流泄放方向保持一致，在可控硅的正反馈回路上，达到降低导通电阻，提高失效电流的目的。由于所述NBL区102的存在，所述器件的ESD泄放路径均位于埋层NBL区102内部，抑制所述器件结构表面通路的形成，降低器件表面热击穿的可能性，并且增加所述器件结构阳极至阴极的电流泄放距离，有效提高维持电压，防止闩锁效应的产生。
综合以上所有的内容，本发明提供了一种双向增强型栅控可控硅静电保护器件结构的制作方法，过程简单，操作方便。制作出的一种双向增强型栅控可控硅静电保护器件结构即不违反版图设计规则，也不会用到标准BCD工艺以外的层次，就能使得双向可控硅器件结构应用在高压环境的ESD保护设计中，有效保护内核芯片，防止闩锁效应，提高芯片的抗ESD能力。
Claims (8)
1.一种双向增强型栅控可控硅静电保护器件，其特征在于：包括衬底P-Sub，衬底P-Sub上设有NBL区，NBL区上从左至右依次设有第一DN-Well区、第一P-EPI区、第二DN-Well区、第二P-EPI区、第三DN-Well区；
所述第一P-EPI区中设有第一P-Well区，第一P-Well区中从左至右依次设有第一场氧隔离区、第一P+注入区、第二场氧隔离区、第一N+注入区、第一多晶硅栅；
所述第二DN-Well区中设有N-Well区，N-Well区中从左至右依次设有第三场氧隔离区、第二N+注入区、第四场氧隔离区、第三N+注入区、第五场氧隔离区；
所述第二P-EPI区中设有第二P-Well区，第二P-Well区中从左至右依次设有第二多晶硅栅、第四N+注入区、第六场氧隔离区、第二P+注入区、第七场氧隔离区；
所述第一P+注入区、第一N+注入区、第一多晶硅栅连接在一起引出作为器件阴极；所述第二多晶硅栅、第四N+注入区、第二P+注入区连接在一起引出作为器件阳极。
2.根据权利要求1所述的双向增强型栅控可控硅静电保护器件，其特征在于：所述第一场氧隔离区的左侧与第一DN-Well区的左侧边缘相连接，所述第一场氧隔离区的右侧与所述第一P+注入区的左侧相连接，所述第一P+注入区的右侧与所述第二场氧隔离区的左侧相连接，第二场氧隔离区的右侧与所述第一N+注入区的左侧相连接，所述第一N+注入区的右侧与所述第一多晶硅栅的左侧相连接，第一多晶硅栅的右侧与第一P-Well区右侧边缘平齐。
3.根据权利要求2所述的双向增强型栅控可控硅静电保护器件，其特征在于：所述第三场氧隔离区的左侧与所述第一多晶硅栅的右侧相连接，所述第三场氧隔离区的右侧与所述第二N+注入区的左侧相连接，所述第二N+注入区的右侧与所述第四场氧隔离区的左侧相连接，所述第四场氧隔离区的右侧与所述第三N+注入区的左侧相连接，所述第三N+注入区的右侧与所述第五场氧隔离区的左侧相连接，所述第五场氧隔离区的右侧与第二P-Well区左侧边缘连接。
4.根据权利要求3所述的双向增强型栅控可控硅静电保护器件，其特征在于：所述第二多晶硅栅的左侧与所述第二P-Well区左侧边缘平齐，所述第二多晶硅栅的右侧与所述第四N+注入区的左侧相连接，所述第四N+注入区的右侧与所述第六场氧隔离区的左侧相连接，所述第六场氧隔离区的右侧与所述第二P+注入区的左侧相连接，所述第二P+注入区的右侧与所述第七场氧隔离区的左侧相连接，所述第七场氧隔离区的右侧与所述第三DN-Well区的右侧边缘相连接。
5.根据权利要求4所述的双向增强型栅控可控硅静电保护器件，其特征在于：所述第一P-Well区中的第一多晶硅栅和第二P-Well区中的第二多晶硅栅构成增强型栅控结构，所述增强型栅控结构在器件阳极产生竖直向下的电场力，在器件阴极产生竖直向上的电场力，电场力方向始终与电流导通方向一致，从而促进器件中的载流子移动，提高器件结构的失效电流。
6.根据权利要求5所述的双向增强型栅控可控硅静电保护器件，其特征在于：在高压环境下，当高压正向ESD电流脉冲应力来到器件阳极，器件阴极接地电位时，所述第一N+注入区、第一P-Well区、N-Well区构成纵向NPN2三极管结构，同时所述第一P-Well区、N-Well区、第二P+注入区构成横向PNP三极管结构Ⅰ，横向PNP三极管结构Ⅰ的基极与纵向NPN2三极管结构的集电极通过所述N-Well区的寄生电阻相连接，而纵向NPN2三极管结构的基极与横向PNP三极管结构Ⅰ的集电极通过所述第一P-Well区的寄生电阻相连接，即所述的横向PNP三极管结构Ⅰ和所述的纵向NPN2三极管结构形成了可控硅结构。
7.根据权利要求5所述的双向增强型栅控可控硅静电保护器件，其特征在于：在高压环境下，当高压反向ESD电流脉冲应力来到器件阳极，器件阴极接地电位时，所述第四N+注入区、第二P-Well区和N-Well区构成纵向NPN1三极管结构，同时第二P-Well区、N-Well区和第一P+注入区构成横向PNP三极管结构Ⅱ，横向PNP三极管结构Ⅱ的基极与纵向NPN1三极管结构的集电极通过所述N-Well区的寄生电阻相连接，而纵向NPN1三极管结构的基极与横向PNP三极管结构Ⅱ的集电极通过第二P-Well区的寄生电阻相连接，即所述的横向PNP三极管结构Ⅱ和所述的纵向NPN1三极管结构形成了可控硅结构。
8.一种根据权利要求1-7中任一项所述的双向增强型栅控可控硅静电保护器件的制作方法，包括以下步骤：
步骤一：在衬底P-Sub上形成NBL区；
步骤二；在NBL区上从左至右依次形成第一DN-Well区、第一P-EPI区、第二DN-Well区、第二P-EPI区、第三DN-Well区；
步骤三：通过光刻，形成第一至第七场氧隔离区；
步骤四：通过光刻，在第一P-EPI区中形成第一P-Well区，在第二P-EPI区中形成第二P-Well区，在第二DN-Well区中形成N-Well区；
步骤五：在第一P-Well区中形成第一多晶硅栅，在第二P-Well区中形成第二多晶硅栅；
步骤六：通过光刻，在第一P-Well区中形成第一P+注入区，在第二P-Well区中形成第二P+注入区；
步骤七：通过光刻，在第一P-Well区中形成第一N+注入区，在第二DN-Well区中形成第二N+注入区和第三N+注入区，在第二P-Well区中形成第四N+注入区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910577179.XA CN110289257B (zh) | 2019-06-28 | 2019-06-28 | 一种双向增强型栅控可控硅静电保护器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910577179.XA CN110289257B (zh) | 2019-06-28 | 2019-06-28 | 一种双向增强型栅控可控硅静电保护器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110289257A CN110289257A (zh) | 2019-09-27 |
| CN110289257B true CN110289257B (zh) | 2021-09-14 |
Family
ID=68019628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910577179.XA Active CN110289257B (zh) | 2019-06-28 | 2019-06-28 | 一种双向增强型栅控可控硅静电保护器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110289257B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111370402B (zh) * | 2020-03-12 | 2023-06-02 | 湖南博科瑞新材料有限责任公司 | 一种应用于烧结炉温控***的静电保护器件 |
| CN111968971B (zh) * | 2020-08-28 | 2023-06-06 | 西安微电子技术研究所 | 一种抗辐照的共岛lpnp和spnp版图结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN207183270U (zh) * | 2017-09-07 | 2018-04-03 | 湖南静芯微电子技术有限公司 | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 |
| CN108520875A (zh) * | 2018-06-07 | 2018-09-11 | 湖南静芯微电子技术有限公司 | 一种高维持电压npnpn型双向可控硅静电防护器件 |
| CN109698195A (zh) * | 2018-12-28 | 2019-04-30 | 江南大学 | 一种小回滞双向瞬态电压抑制器及其应用 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI562331B (en) * | 2012-11-05 | 2016-12-11 | Globalfoundries Sg Pte Ltd | Esd protection circuit |
| US9607978B2 (en) * | 2013-01-30 | 2017-03-28 | Microchip Technology Incorporated | ESD-protection circuit for integrated circuit device |
| US9659922B2 (en) * | 2013-06-13 | 2017-05-23 | Nxp Usa, Inc. | ESD protection device |
| CN107452735B (zh) * | 2017-09-07 | 2024-05-07 | 湖南静芯微电子技术有限公司 | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 |
| CN107731814A (zh) * | 2017-11-15 | 2018-02-23 | 淮阴师范学院 | 一种内嵌低触发电压pnp结构的双向esd防护结构 |
| CN108389891B (zh) * | 2018-01-19 | 2019-03-01 | 湖南师范大学 | 一种双栅栅控可控硅整流器静电释放器件及其制作方法 |
| CN108807371B (zh) * | 2018-06-07 | 2019-07-09 | 湘潭大学 | 一种高防护等级双向可控硅静电防护器件及其制作方法 |
| CN109037208B (zh) * | 2018-08-02 | 2019-11-15 | 湖南师范大学 | 提高失效电压的双向假栅深阱静电保护器件及其制作方法 |
-
2019
- 2019-06-28 CN CN201910577179.XA patent/CN110289257B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN207183270U (zh) * | 2017-09-07 | 2018-04-03 | 湖南静芯微电子技术有限公司 | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 |
| CN108520875A (zh) * | 2018-06-07 | 2018-09-11 | 湖南静芯微电子技术有限公司 | 一种高维持电压npnpn型双向可控硅静电防护器件 |
| CN109698195A (zh) * | 2018-12-28 | 2019-04-30 | 江南大学 | 一种小回滞双向瞬态电压抑制器及其应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110289257A (zh) | 2019-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6875650B2 (en) | Eliminating substrate noise by an electrically isolated high-voltage I/O transistor | |
| US20050073007A1 (en) | Ldmos device with isolation guard rings | |
| CN107742645A (zh) | 具有自对准体区的ldmos器件的制造方法 | |
| US10373944B2 (en) | ESD protection circuit with integral deep trench trigger diodes | |
| CN103489863A (zh) | 采用鳍式场效应晶体管工艺的同质结二极管结构 | |
| CN110289257B (zh) | 一种双向增强型栅控可控硅静电保护器件及其制作方法 | |
| CN214848632U (zh) | 低触发高维持电压的双向可控硅静电防护器件 | |
| CN114300539A (zh) | 一种辐射加固的ldmos器件结构及制备方法 | |
| CN115513201B (zh) | 高维持低阻均匀导通双向可控硅静电防护器件及制作方法 | |
| CN111710674A (zh) | 超低压触发器件及其制作方法 | |
| CN110211956B (zh) | 栅极增强型光控可控硅静电释放器件结构及其制作方法 | |
| CN215815877U (zh) | 高维持高失效双向可控硅静电防护器件 | |
| CN214848631U (zh) | 低压带栅单向可控硅静电防护器件 | |
| CN111370402B (zh) | 一种应用于烧结炉温控***的静电保护器件 | |
| CN115274841A (zh) | 可调高维持电压、低触发电压的硅控整流器结构 | |
| CN108389857B (zh) | 提高维持电压的多晶硅假栅静电释放器件及其制作方法 | |
| US6406974B1 (en) | Method of forming triple N well utilizing phosphorus and boron ion implantations | |
| CN108364945B (zh) | 一种提高维持电压的双栅栅控静电释放器件及其制作方法 | |
| US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing | |
| CN211858654U (zh) | 一种高防护等级单向可控硅静电防护器件 | |
| CN108376681B (zh) | 一种提高维持电压的带假栅静电释放器件及其制作方法 | |
| CN116564961B (zh) | 一种lvtscr器件以及芯片静电放电电路 | |
| CN114843261A (zh) | 嵌入达林顿管的可控硅静电防护器件及其制作方法 | |
| CN113764401A (zh) | 一种非对称带栅双向可控硅静电防护器件及其制作方法 | |
| CN116364713A (zh) | 光电二极管触发可控硅静电保护器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |