CN110286532B - 阵列基板和显示面板 - Google Patents
阵列基板和显示面板 Download PDFInfo
- Publication number
- CN110286532B CN110286532B CN201910653807.8A CN201910653807A CN110286532B CN 110286532 B CN110286532 B CN 110286532B CN 201910653807 A CN201910653807 A CN 201910653807A CN 110286532 B CN110286532 B CN 110286532B
- Authority
- CN
- China
- Prior art keywords
- fan
- lines
- line
- fanout
- breakpoint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/22—Antistatic materials or arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板和显示面板,该阵列基板包括显示区和围绕显示区设置的非显示区,显示区内设置有多条数据信号线,非显示区内设置有驱动电路和多条扇出线,多条数据信号线一一对应地通过多条扇出线连接至驱动电路;至少一条扇出线上具有至少一个断点区域,位于同一断点区域内的扇出线具有两个断点,同一断点区域内的两个断点之间通过桥接件连接。该阵列基板能够有效缓解扇出线上静电积累,防止发生静电击穿的现象,保证数据线号线和驱动电路的正常信号传输,提高阵列基板的良率,优化显示面板的显示效果。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板和显示面板。
背景技术
在目前的显示技术领域中,TFT-LCD(Thin Flim Transisitor-Liquid CrystalDisplay)薄膜晶体管液晶显示器和OLED(Organic Light Emitting Diode)有机发光二极管显示器具有不同的发光原理,是目前市场中较为主流的两种显示器。
上面两种显示器内均设置有阵列基板,阵列基板的良率直接影响显示器的显示性能。阵列基板一般包括玻璃基板和设置在玻璃基板上的薄膜晶体管层,位于显示区域(Active Area,AA区)内的薄膜晶体管层中铺设有大量的数据信号线,位于非显示区(非AA区)内设置有驱动集成电路(Integrated Circuit,驱动IC),其中数据信号线和驱动IC通过位于AA区和非AA区之间的扇出线(fanout Line)电连接,以实现驱动IC向数据信号线传输电信号,保证显示区域的正常显示功能。目前部分异形显示面板的弧形区中,驱动IC和数据信号线之间的距离较大,为保证两者的稳定连接,位于弧形区内的扇出线需要根据弧形区的结构进行排布走线,必要时需要增加扇出线的走线长度,保证扇出线的走线路径适应弧形区的弯曲结构。
然而弧形区的扇出线的走线长度过长时,扇出线上容易发生静电积累,从而引发静电击穿(Electro-Static Discharge,ESD)现象,导致驱动IC和数据信号线之间的信号传输异常,降低了阵列基板的良率,影响显示面板的显示效果。
发明内容
为了解决背景技术中提到的至少一个问题,本发明提供一种阵列基板和显示面板,能够有效缓解扇出线上静电积累,防止发生静电击穿的现象,保证数据线号线和驱动电路的正常信号传输,提高阵列基板的良率,优化显示面板的显示效果。
为了实现上述目的,第一方面,本发明提供一种阵列基板,包括显示区和围绕显示区设置的非显示区,显示区内设置有多条数据信号线,非显示区内设置有驱动电路和多条扇出线,多条数据信号线一一对应地通过多条扇出线连接至驱动电路。
至少一条扇出线上具有至少一个断点区域,位于同一断点区域内的扇出线具有两个断点,同一断点区域内的两个断点之间通过桥接件连接。
本发明提供的阵列基板,通过显示区和非显示区之间设置连接数据信号线和驱动电路的多条扇出线,从而使得显示区内的数据信号线能够顺利接收驱动电路传输的驱动信号,保证显示区内多个像素单元的正常显示过程。通过在至少一条扇出线上设置断点区域,在同一个断点区域内的扇出线上形成两个断点,利用断点的末端放电原理将积累在扇出线上的静电进行释放,避免静电积累引起静电击穿,同时利用桥接件连接两个断点,维持数据信号线和驱动电路之间正常的驱动信号传输,保证像素单元的正常显示过程,提高阵列基板的良率。
在上述的阵列基板中,可选的是,非显示区包括异形区和非异形区,扇出线包括位于异形区内的第一扇出线和位于非异形区内的第二扇出线,第一扇出线的长度大于第二扇出线的长度。
在上述的阵列基板中,可选的是,断点区域位于第一扇出线上。
通过将断点区域设置在长度较大的第一扇出线上,利用断点区域内的两个断点对第一扇出线上积累的静电进行释放,避免第一扇出线由于引线长度过长而积累电荷量较高的静电,保证第一扇出线内正常的信号传输。
在上述的阵列基板中,可选的是,断点区域位于第一扇出线和第二扇出线上,且第一扇出线上的断点区域的数量大于第二扇出线上的断点区域的数量。
通过将断点区域设置在第一扇出线和第二扇出线上,利用断点区域内的两个断点对第一扇出线以及第二扇出线上积累的静电进行释放,避免第一扇出线由于引线长度过长而积累电荷量较高的静电,同时避免第一扇出线和第二扇出线距离较近时,第二扇出线受第一扇出线的静电影响,保证两者内部正常的信号传输。通过将第一扇出线上的断点区域的数量大于第二扇出线上的断点区域的数量,可以集中减弱第一扇出线上的静电积累,可以从静电积累的来源减少静电电荷。
在上述的阵列基板中,可选的是,同一扇出线上具有多个断点区域,相邻断点区域之间的距离不小于第一预设距离。
这样的设置可以避免相邻断点区域的断点放电时,由于距离过小而产生的静电击穿。
在上述的阵列基板中,可选的是,非显示区内具有至少两层扇出线,至少两层扇出线沿垂直于阵列基板的衬底基板的方向上间隔设置,且至少两层扇出线在衬底基板上的投影至少部分错开。
通过设置至少两层扇出线,可以在提高扇出线数量的同时,减少扇出线在非显示区内所占用的设置空间,并且通过至少两层扇出线沿垂直于阵列基板的衬底基板的方向上间隔设置,且至少两层扇出线在衬底基板上的投影至少部分错开,可以有效避免相邻两层扇出线之间信号传输过程中的信号干扰现象。
在上述的阵列基板中,可选的是,扇出线靠近数据信号线一侧和靠近驱动电路一侧之间具有中间区域,位于中间区域的至少两层扇出线在衬底基板上的投影相互错开。
通过将中间区域的至少两层扇出线在衬底基板上的投影相互错开,可以避免错开设置的扇出线靠近数据信号线或靠近驱动电路时,占用较大的安装空间,并且影响扇出线与数据信号线或驱动电路的连接稳定性。
在上述的阵列基板中,可选的是,至少两层扇出线包括第一层扇出线和第二层扇出线,断点区域位于第一层扇出线和/或第二层扇出线。
通过在第一层扇出线和/或第二层扇出线上设置断点区域,从而利用断点区域内的断点释放第一层扇出线和/或第二层扇出线上积累的静电,保证第一层扇出线和/或第二层扇出线内正常的信号传输。
在上述的阵列基板中,可选的是,当断点区域位于第一层扇出线和第二层扇出线上时,断点区域均位于第一层扇出线和第二层扇出线的中间区域。
通过将断点区域设置在第一层扇出线和第二层扇出线的中间区域内,避免断点区域内的静电释放过程影响数据信号线或驱动电路的正常工作。
第一层扇出线的断点区域和第二层扇出线的断点区域在垂直于衬底基板的方向上具有第一距离,第一层扇出线的断点区域和第二层扇出线的断点区域在衬底基板上的投影之间具有第二距离。
第一距离和第二距离均不小于第二预设距离。
通过将第一距离和第二距离设置为均不小于第二预设距离,可以避免第一层扇出线的断点区域和第二层扇出线的断点区域在垂直于衬底基板的方向上的间距,以及第一层扇出线的断点区域和第二层扇出线的断点区域的间距过小时,相邻的断点区域内静电释放过程引起静电击穿现象,保证扇出线上静电释放的安全性。
第二方面,本发明提供一种显示面板,包括上述的阵列基板。
本发明提供的显示面板,通过在阵列基板的显示区和非显示区之间设置连接数据信号线和驱动电路的多条扇出线,从而使得显示区内的数据信号线能够顺利接收驱动电路传输的驱动信号,保证显示区内多个像素单元的正常显示过程。通过在至少一条扇出线上设置断点区域,在该同一个断点区域内的扇出线上形成两个断点,利用断点的末端放电原理将积累在扇出线上的静电进行释放,避免静电积累引起静电击穿,维持数据信号线和驱动电路之间正常的驱动信号传输,保证像素单元的正常显示过程,提高阵列基板的良率,优化显示面板的显示效果。
本发明的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的阵列基板的结构示意图;
图2为本发明实施例一提供的阵列基板的断点区域的细节图;
图3为本发明实施例二提供的阵列基板的结构示意图;
图4为本发明实施例二提供的阵列基板的断点区域的细节图;
图5为本发明实施例三提供的阵列基板的扇出线的结构示意图。
附图标记说明:
10-显示区;
20-非显示区;
30-数据信号线;
40-扇出线;
41-第一扇出线;
42-第二扇出线;
43-第一层扇出线;
44-第二层扇出线;
50-驱动电路;
60-断点区域;
70-桥接件;
80-异形区;
90-非异形区。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明的优选实施例中的附图,对本发明实施例中的技术方案进行更加详细的描述。在附图中,自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。所描述的实施例是本发明一部分实施例,而不是全部的实施例。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。下面结合附图对本发明的实施例进行详细说明。
在本发明实施例的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应作广义理解,例如,可以使固定连接,也可以是通过中间媒介间接相连,可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
实施例一
图1为本发明实施例一提供的阵列基板的结构示意图。图2为本发明实施例一提供的阵列基板的断点区域的细节图。
本发明的发明人在实际研究过程中发现,目前的异形显示面板的弧形区中,驱动电路和数据信号线之间的距离较大,导致位于弧形区内的扇出线需要根据弧形区的结构进行排布走线,必要时需要增加扇出线的走线长度,保证扇出线的走线路径适应弧形区的弯曲结构。然而弧形区的扇出线的走线长度过长时,导致扇出线暴露的部分较大,引线过程中显示面板内在制程和使用过程中产生的静电容易受到扇出线的吸引而聚集在扇出线上,从而导致扇出线上发生静电积累,引发静电击穿现象,使得驱动电路和数据信号线之间的信号传输异常,降低了阵列基板的良率,影响显示面板的显示效果。
基于上述的发现以及存在的技术问题,本发明实施例提供以下解决方案:参照图1和图2所示,本发明实施例提供一种阵列基板,包括显示区10和围绕显示区10设置的非显示区20,显示区10内设置有多条数据信号线30,非显示区20内设置有驱动电路50和多条扇出线40,多条数据信号线30一一对应地通过多条扇出线40连接至驱动电路50。
至少一条扇出线40上具有至少一个断点区域60,位于同一断点区域60内的扇出线40具有两个断点,同一断点区域60内的两个断点之间通过桥接件70连接。
需要说明的是,本实施例提供的阵列基板可以保护显示区10和非显示区20,显示区10内一般设置有大量的像素单元以及为像素单元传输信号的数据信号线30,该数据信号线30可以是栅极线、数据线、发光信号线、电源线、触控线或测试信号线中的任意一者或多者,本实施例对此并不加以限制。
非显示区20围设在显示区10的外周,内部设置有驱动电路50、扇出线40和封装结构(图中未示出)等结构,驱动电路50与显示区10内的数据信号线30通过扇出线40电连接。扇出线40和数据信号线30均可以设置为多条,且一一对应地连接,本实施例对扇出线40和数据信号线30的具体数量并不加以限制,也不局限于附图所示。
基于扇出线40在走线过程中容易吸引阵列基板在制程或使用过程中产生的静电,因此为避免该静电积累在扇出线40中,本实施例在扇出线40上设置断点区域60,该断点区域60内的扇出线40具有两个断点,基于导线的末端放电原理,扇出线40上如果存在积累的静电,则可以通过该断点进行释放,从而降低扇出线40上的静电电压,避免静电积累后引起扇出线40上的静电击穿现象。
进一步地,为保证扇出线40能够传输驱动电路50与数据信号线30之间的驱动信号,两个断点之间通过桥接件70连接,桥接件70在两个断点之间搭接,仅起到传输信号的作用,并不会影响断点的静电释放过程。
具体的,本实施例提供的非显示区20可以包括异形区80和非异形区90,扇出线40包括位于异形区80内的第一扇出线41和位于非异形区90内的第二扇出线42,第一扇出线41的长度大于第二扇出线42的长度。
需要说明的是,该阵列基板可以为异形板,即包括形状规则和不规则的部分,该形状规则部分形成非异形区90,不规则的部分形成异形区80。参照图1所示,本实施例附图示出的非显示区20中包括弧形区和直线区,该弧形区即为异形区80,直线区即为非异形区90。在实际使用中,异形区80的形状可以根据需要设定,本实施例并不将其局限于弧形结构。
基于异形区80的形状不规则,导致在异形区80内的第一扇出线41需要适应异形区80的形状进行走线,因此第一扇出线41的长度大于第二扇出线42的长度。
作为一种可实现的实施方式,断点区域60位于第一扇出线41上。
基于第一扇出线41的长度较大,其在走线过程中极易吸引周围区域的静电,本实施例将断点区域60设置在第一扇出线41上可以有效释放其内部积累的静电电荷,避免发生静电击穿的现象,维持第一扇出线41的使用稳定性和其内部正常的信号传输。
作为另一种可实现的实施方式,断点区域60位于第一扇出线41和第二扇出线42上,且第一扇出线41上的断点区域60的数量大于第二扇出线42上的断点区域60的数量。
需要说明的是,基于阵列基板的非显示区20空间较小,一般多个扇出线40之间距离较近,因此当第一扇出线41上积累静电时,第二扇出线42容易受到第一扇出线41的影响,导致静电转移至第二扇出线42上,同样影响第二扇出线42的使用过程。为避免该现象的发生,本实施例将断点区域60同时设置在第一扇出线41和第二扇出线42上。这样的设置一方面可以减少第二扇出线42上由于自身的吸引作用而存在的静电,另一方面,还可以杜绝第一扇出线41上的静电转移第二扇出线42上,影响第二扇出线42的正常使用。
进一步地,第一扇出线41上的断点区域60的数量大于第二扇出线42上的断点区域60的数量,这样的设置可以有针对性的对第一扇出线41上的静电进行释放,从静电积累的来源入手解决,从而提高静电释放的效率。本实施例对此第一扇出线41和第二扇出线42上的断点区域60的具体数量并不加以限制,用户可以根据需要设置。
本发明实施例一提供的阵列基板,通过显示区和非显示区之间设置连接数据信号线和驱动电路的多条扇出线,从而使得显示区内的数据信号线能够顺利接收驱动电路传输的驱动信号,保证显示区内多个像素单元的正常显示过程。通过在至少一条扇出线上设置断点区域,在该同一个断点区域内的扇出线上形成两个断点,利用断点的末端放电原理将积累在扇出线上的静电进行释放,避免静电积累引起静电击穿,同时利用桥接件连接两个断点,维持数据信号线和驱动电路之间正常的驱动信号传输,保证像素单元的正常显示过程,提高阵列基板的良率。
实施例二
图3为本发明实施例二提供的阵列基板的结构示意图。图4为本发明实施例二提供的阵列基板的断点区域的细节图。参照图3和图4所示,在上述实施例一的基础上,本发明实施例二提供另一种结构的阵列基板,实施例二与实施例一相比,两者的区别之处在于:扇出线40上的断点区域60有所不同。
具体的,同一扇出线40上具有多个断点区域60,相邻断点区域60之间的距离不小于第一预设距离。
需要说明的是,本实施例中在同一扇出线40的不同位置可以设置断点区域60,从而对扇出线40上的不同位置的静电进行释放,从而有针对性的保护扇出线40上容易被静电击穿的位置,或者需要重点进行静电保护的位置,例如扇出线40上某些与相邻扇出线40距离过小的部分,或扇出线40上线径较小的部分。断点区域60在扇出线40上的具体设置位置可以根据用户的需要设置,本实施例对此并不加以限制,也不局限于上述示例。
具体的,相邻的断点区域60之间的距离需要设置为不小于第一预设距离,当相邻断点区域60的间距过小时,断点区域60在断点放电过程中,电荷量较高,相邻断点区域60的静电电荷会相互影响,从而仍会发生静电击穿。因此本实施例的上述设置可以有效避免扇出线40在静电释放过程中发生的静电击穿现象。
其中,第一预设间距的具体数值可以根据扇出线40的长度和需要设定,本实施例对此并不加以限制。
其他技术特征与实施例一相同,并能达到相同的技术效果,在此不再一一赘述。
本发明实施例二提供的阵列基板,通过显示区和非显示区之间设置连接数据信号线和驱动电路的至少一条扇出线,从而使得显示区内的数据信号线能够顺利接收驱动电路传输的驱动信号,保证显示区内多个像素单元的正常显示过程。通过在至少一条扇出线上设置多个断点区域,在该同一个断点区域内的扇出线上形成两个断点,利用断点的末端放电原理将积累在扇出线上的静电进行释放,避免静电积累引起静电击穿,同时利用桥接件连接两个断点,维持数据信号线和驱动电路之间正常的驱动信号传输,保证像素单元的正常显示过程,提高阵列基板的良率。
实施例三
图5为本发明实施例三提供的阵列基板的扇出线的结构示意图。参照图5所示,在上述实施例一和实施例二的基础上,本发明实施例三提供另一种结构的阵列基板,实施例三与实施例一和实施例二相比,区别之处在于:非显示区20内的扇出线40结构有所不同。
具体的,非显示区20内具有至少两层扇出线40,至少两层扇出线40沿垂直于阵列基板的衬底基板的方向上间隔设置,且至少两层扇出线40在衬底基板上的投影至少部分错开。
需要说明的是,本实施例中将非显示区20内的扇出线40设置为至少两层结构,可以有效利用非显示区20的设置空间增加扇出线40的设置数量,提高非显示区20的空间利用率。
该至少两层扇出线40沿垂直于阵列基板的衬底基板的方向上间隔设置,相邻两层扇出线40在垂直于衬底基板方向上的间距可以根据用户需要设定,本实施例对此并不加以限制。并且至少两层扇出线40在衬底基板上的投影至少部分错开,这样的设置可以避免相邻两层扇出线40在信号传输过程中,由于间距过小而发生信号干扰的问题,同时,也可以避免某一层扇出线40上积累的静电电荷影响其他层扇出线40内正常的信号传输。
具体的,参照图5所示,扇出线40靠近数据信号线30一侧和靠近驱动电路50一侧之间具有中间区域,位于中间区域的至少两层扇出线40在衬底基板上的投影相互错开。
需要说明的是,本实施例将中间区域的至少两层扇出线40在衬底基板上的投影相互错开,基于扇出线40的中间区域的长度相比于靠近驱动电路50或靠近数据信号线30一侧的延伸长度较大,因此中间区域的扇出线40承担主要的信号传输任务。
上述的设置不仅可以保证扇出线40的主要信号传输区域不会发生信号干扰和静电电荷相互影响的问题;而且,中间区域的扇出线40相互错开,还可以避免相互错开的扇出线40位于靠近驱动电路50一侧时,影响扇出线40与驱动电路50连接稳定性,或者相互错开的扇出线40位于靠近数据信号线30一侧时,影响扇出线40与数据信号线30的连接稳定性,从而保证了数据信号线30和驱动电路50之间稳定的信号传输过程。
具体的,至少两层扇出线40包括第一层扇出线43和第二层扇出线44,断点区域60位于第一层扇出线43和/或第二层扇出线44。
需要说明的是,本实施例中以扇出线40包括两层扇出线40为例进行说明和画图,在实际使用中,扇出线40的层数可以根据需要设定,本实施例对此并不加以限制。
其中,当断点区域60位于第一层扇出线43和第二层扇出线44上时,断点区域60均位于第一层扇出线43和第二层扇出线44的中间区域。
需要说明的是,基于中间区域中的第一层扇出线43和第二层扇出线44在衬底基板上的投影相互错开,因此将断点区域60设置在两者的中间区域,可以避免两者的断点区域60间距过小,防止在两个断点区域60静电释放过程中发生静电击穿的现象,从而维持扇出线40信号传输的稳定性。
进一步地,第一层扇出线43的断点区域60和第二层扇出线44的断点区域60在垂直于衬底基板的方向上具有第一距离,第一层扇出线43的断点区域60和第二层扇出线44的断点区域60在衬底基板上的投影之间具有第二距离。
第一距离和第二距离均不小于第二预设距离。
需要说明的是,当第一距离和第二距离中的任意一者过小时,相邻的断点区域60内静电释放过程会引起静电击穿现象,因此本实施例限定第一间距和第二间距均不小于第二预设距离,可以保证扇出线40上静电释放的安全性。其中第二预设间距的具体数值可以根据非显示区20的设置空间的大小以及用户的需要设定,本实施例对此并不加以限制。
其他技术特征与实施例一或实施例二相同,并能达到相同的技术效果,在此不再一一赘述。
本发明实施例三提供的阵列基板,通过显示区和非显示区之间设置连接数据信号线和驱动电路的至少两层扇出线,从而使得显示区内的数据信号线能够顺利接收驱动电路传输的驱动信号,保证显示区内多个像素单元的正常显示过程。通过在至少一层扇出线上设置断点区域,在该同一个断点区域内的扇出线上形成两个断点,利用断点的末端放电原理将积累在扇出线上的静电进行释放,避免静电积累引起静电击穿,同时利用桥接件连接两个断点,维持数据信号线和驱动电路之间正常的驱动信号传输,保证像素单元的正常显示过程,提高阵列基板的良率。
实施例四
在上述实施例一至实施例三的基础上,本发明实施例四提供一种显示面板,包括上述的阵列基板。
具体的,该显示面板可以包括多个发光的像素单元以及用于控制像素单元发光过程的驱动电路,驱动电路通过数据信号线向像素单元传输驱动信号。扇出线位于驱动电路和数据信号线之间,保证两者之间的正常信号传输。
其他技术特征与实施例一至实施例三相同,并能达到相同的技术效果,在此不再一一赘述。
本发明实施例四提供的显示面板,通过在阵列基板的显示区和非显示区之间设置连接数据信号线和驱动电路的多条扇出线,从而使得显示区内的数据信号线能够顺利接收驱动电路传输的驱动信号,保证显示区内多个像素单元的正常显示过程。通过在至少一条扇出线上设置断点区域,在该同一个断点区域内的扇出线上形成两个断点,利用断点的末端放电原理将积累在扇出线上的静电进行释放,避免静电积累引起静电击穿,维持数据信号线和驱动电路之间正常的驱动信号传输,保证像素单元的正常显示过程,提高阵列基板的良率,优化显示面板的显示效果。
实施例五
在上述实施例一至实施例四的基础上,本发明实施例五提供一种显示装置。本实施例提供的显示装置可以为包括上述显示面板的电视、数码相机、手机、平板电脑、智能手表、电子书、导航仪等任何具有显示功能的产品或者部件。
其他技术特征与实施例一至实施例四相同,并能达到相同的技术效果,在此不再一一赘述。
本发明实施例五提供的显示装置,通过在显示面板的阵列基板中,显示区和非显示区之间设置连接数据信号线和驱动电路的多条扇出线,从而使得显示区内的数据信号线能够顺利接收驱动电路传输的驱动信号,保证显示区内多个像素单元的正常显示过程。通过在至少一条扇出线上设置断点区域,在该同一个断点区域内的扇出线上形成两个断点,利用断点的末端放电原理将积累在扇出线上的静电进行释放,避免静电积累引起静电击穿,维持数据信号线和驱动电路之间正常的驱动信号传输,保证像素单元的正常显示过程,提高阵列基板的良率,优化显示面板的显示效果。
在本发明实施例的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或者位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。在本发明的描述中,“多个”的含义是两个或两个以上,除非是另有精确具体地规定。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (6)
1.一种阵列基板,其特征在于,包括显示区和围绕所述显示区设置的非显示区,所述显示区内设置有多条数据信号线,所述非显示区内设置有驱动电路和多条扇出线,多条所述数据信号线一一对应地通过多条所述扇出线连接至所述驱动电路;
至少一条所述扇出线上具有至少一个断点区域,位于同一所述断点区域内的所述扇出线具有两个断点,同一所述断点区域内的两个所述断点之间通过桥接件连接;
所述非显示区内具有至少两层所述扇出线,至少两层所述扇出线沿垂直于所述阵列基板的衬底基板的方向上间隔设置,且至少两层所述扇出线在所述衬底基板上的投影至少部分错开;
所述扇出线靠近所述数据信号线一侧和靠近所述驱动电路一侧之间具有中间区域,位于所述中间区域的至少两层所述扇出线在所述衬底基板上的投影相互错开;
至少两层所述扇出线包括第一层扇出线和第二层扇出线,所述断点区域位于所述第一层扇出线和/或第二层扇出线;
当所述断点区域位于所述第一层扇出线和所述第二层扇出线上时,所述断点区域均位于所述第一层扇出线和所述第二层扇出线的所述中间区域;
所述第一层扇出线的所述断点区域和所述第二层扇出线的所述断点区域在垂直于所述衬底基板的方向上具有第一距离,所述第一层扇出线的所述断点区域和所述第二层扇出线的所述断点区域在所述衬底基板上的投影之间具有第二距离;
所述第一距离和所述第二距离均不小于第二预设距离。
2.根据权利要求1所述的阵列基板,其特征在于,所述非显示区包括异形区和非异形区,所述扇出线包括位于所述异形区内的第一扇出线和位于所述非异形区内的第二扇出线,所述第一扇出线的长度大于所述第二扇出线的长度。
3.根据权利要求2所述的阵列基板,其特征在于,所述断点区域位于所述第一扇出线上。
4.根据权利要求2所述的阵列基板,其特征在于,所述断点区域位于所述第一扇出线和所述第二扇出线上,且所述第一扇出线上的所述断点区域的数量大于所述第二扇出线上的所述断点区域的数量。
5.根据权利要求1-4中任一项所述的阵列基板,其特征在于,同一所述扇出线上具有多个所述断点区域,相邻所述断点区域之间的距离不小于第一预设距离。
6.一种显示面板,其特征在于,包括权利要求1-5中任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910653807.8A CN110286532B (zh) | 2019-07-19 | 2019-07-19 | 阵列基板和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910653807.8A CN110286532B (zh) | 2019-07-19 | 2019-07-19 | 阵列基板和显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110286532A CN110286532A (zh) | 2019-09-27 |
CN110286532B true CN110286532B (zh) | 2022-04-22 |
Family
ID=68023411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910653807.8A Active CN110286532B (zh) | 2019-07-19 | 2019-07-19 | 阵列基板和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110286532B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11955491B2 (en) | 2019-09-29 | 2024-04-09 | Beijing Boe Display Technology Co., Ltd. | Array substrate and manufacturing method thereof, motherboard and display device |
CN110827689B (zh) * | 2019-11-22 | 2023-11-03 | 昆山国显光电有限公司 | 一种显示面板及显示装置 |
CN111381393B (zh) * | 2020-03-27 | 2022-09-27 | 武汉华星光电技术有限公司 | 一种显示面板及其制备方法 |
CN111446266B (zh) * | 2020-05-12 | 2022-08-23 | 武汉华星光电技术有限公司 | 显示面板和显示面板的制备方法 |
TWI772113B (zh) * | 2021-07-19 | 2022-07-21 | 友達光電股份有限公司 | 電路基板 |
CN115207073B (zh) * | 2022-04-25 | 2023-10-24 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
CN115424524A (zh) * | 2022-09-20 | 2022-12-02 | 厦门天马显示科技有限公司 | 显示面板和显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150053154A (ko) * | 2013-11-07 | 2015-05-15 | 엘지디스플레이 주식회사 | 표시패널용 어레이 기판 및 그 제조방법 |
KR20150117756A (ko) * | 2014-04-10 | 2015-10-21 | 삼성디스플레이 주식회사 | 표시 기판 |
CN105789184A (zh) * | 2016-04-14 | 2016-07-20 | 北京京东方显示技术有限公司 | 基板及其制作方法、显示装置 |
CN109377874A (zh) * | 2018-12-21 | 2019-02-22 | 上海中航光电子有限公司 | 显示面板和显示装置 |
CN109658891A (zh) * | 2019-01-30 | 2019-04-19 | 惠科股份有限公司 | 一种驱动电路、显示面板和显示装置 |
-
2019
- 2019-07-19 CN CN201910653807.8A patent/CN110286532B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150053154A (ko) * | 2013-11-07 | 2015-05-15 | 엘지디스플레이 주식회사 | 표시패널용 어레이 기판 및 그 제조방법 |
KR20150117756A (ko) * | 2014-04-10 | 2015-10-21 | 삼성디스플레이 주식회사 | 표시 기판 |
CN105789184A (zh) * | 2016-04-14 | 2016-07-20 | 北京京东方显示技术有限公司 | 基板及其制作方法、显示装置 |
CN109377874A (zh) * | 2018-12-21 | 2019-02-22 | 上海中航光电子有限公司 | 显示面板和显示装置 |
CN109658891A (zh) * | 2019-01-30 | 2019-04-19 | 惠科股份有限公司 | 一种驱动电路、显示面板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110286532A (zh) | 2019-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110286532B (zh) | 阵列基板和显示面板 | |
CN110346994B (zh) | 阵列基板和显示面板 | |
CN109064902B (zh) | 一种显示面板及显示装置 | |
CN107331294B (zh) | 显示面板及显示装置 | |
US10409121B2 (en) | Array substrate and display device including the same | |
CN106773424B (zh) | 一种显示面板及显示装置 | |
EP3408706B1 (en) | Substrate and display device containing the same | |
CN103092397B (zh) | 具静电放电保护的触控面板及使用其的电子装置 | |
CN110047816B (zh) | 一种阵列基板、显示面板和显示装置 | |
US20070290375A1 (en) | Active device array mother substrate | |
CN108899316B (zh) | 一种显示面板及显示装置 | |
US10320186B2 (en) | Display drive chip | |
EP3278360B1 (en) | Array substrates, methods for fabricating the same, and display device containing the same | |
CN110379822B (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
CN112162650B (zh) | 一种触控面板和显示装置 | |
KR20080058921A (ko) | 박막트랜지스터 기판과 이의 제조방법 | |
CN112670304B (zh) | 阵列基板和显示面板 | |
EP3789820B1 (en) | Display substrate and display device | |
CN112711349A (zh) | 触控显示屏、触控显示装置 | |
CN112684932A (zh) | 显示面板及显示装置 | |
KR102263056B1 (ko) | 인쇄 회로 기판 및 이를 포함하는 표시 장치 | |
KR102594791B1 (ko) | 액정표시장치 | |
CN109698192B (zh) | 静电保护电路、阵列基板及显示装置 | |
CN111430369B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN113517262A (zh) | 显示面板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |