CN110235242B - 集成电路芯片、显示装置和制造集成电路芯片的方法 - Google Patents

集成电路芯片、显示装置和制造集成电路芯片的方法 Download PDF

Info

Publication number
CN110235242B
CN110235242B CN201780001289.0A CN201780001289A CN110235242B CN 110235242 B CN110235242 B CN 110235242B CN 201780001289 A CN201780001289 A CN 201780001289A CN 110235242 B CN110235242 B CN 110235242B
Authority
CN
China
Prior art keywords
integrated circuit
insulating layer
bond pad
orthographic projection
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780001289.0A
Other languages
English (en)
Other versions
CN110235242A (zh
Inventor
陈立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN110235242A publication Critical patent/CN110235242A/zh
Application granted granted Critical
Publication of CN110235242B publication Critical patent/CN110235242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请公开了一种集成电路芯片。该集成电路芯片包括：集成电路(1)；接合焊盘(3)，其位于集成电路(1)上并且电连接至集成电路(1)；第一绝缘层(10)，其位于接合焊盘(3)的远离集成电路(1)的一侧；以及焊料凸块(4)，其位于第一绝缘层(10)的远离接合焊盘(3)的一侧，并且电连接至接合焊盘(3)。第一绝缘层(10)在包含集成电路(1)的表面的平面上的正投影实质上覆盖焊料凸块(4)在包含集成电路(1)的表面的平面上的正投影。

Description

集成电路芯片、显示装置和制造集成电路芯片的方法
技术领域
本发明涉及显示技术，更具体地，涉及集成电路芯片、显示装置和制造集成电路芯片的方法。
背景技术
在传统显示装置中，可通过各种技术将集成电路芯片安装至显示装置，包括玻璃上芯片(chip-on-glass,COG)技术、薄膜上芯片(chip-on-film,COE)技术以及塑料上芯片(chip-on-plastic,COP)技术。在COF技术中，集成电路芯片安装在薄膜上，该薄膜随后与柔性显示装置和柔性印刷电路板(FPCB)连结。在COP技术中，集成电路芯片直接安装在柔性显示装置的塑料衬底基板上。COP技术不采用COE技术中所使用的薄膜，从而降低了成本。
发明内容
在一个方面，本发明提供了一种集成电路芯片，包括：集成电路；接合焊盘，其位于所述集成电路上并且电连接至所述集成电路；第一绝缘层，其位于所述接合焊盘的远离所述集成电路的一侧；以及焊料凸块，其位于所述第一绝缘层的远离所述接合焊盘的一侧，并且电连接至所述接合焊盘；其中，所述第一绝缘层在包含所述集成电路的表面的平面上的正投影基本上覆盖所述焊料凸块在包含所述集成电路的表面的平面上的正投影。
可选地，所述第一绝缘层包括有机聚合物材料。
可选地，所述第一绝缘层包括弹性体(elastomer)。
可选地，所述第一绝缘层包括光致抗蚀有机聚合物材料。
可选地，所述集成电路芯片还包括位于所述接合焊盘的远离所述集成电路的一侧的钝化层；其中，所述钝化层位于所述第一绝缘层的靠近所述集成电路的一侧。
可选地，所述钝化层包括无机绝缘材料。
可选地，所述焊料凸块在包含所述集成电路的表面的平面上的正投影基本上位于所述接合焊盘在包含所述集成电路的表面的平面上的正投影之外。
可选地，所述集成电路芯片还包括：第一导电层，其位于所述第一绝缘层和所述钝化层的远离所述集成电路的一侧，并且将所述接合焊盘和所述焊料凸块连接；以及第一过孔，其延伸贯穿所述第一绝缘层和所述钝化层；其中，所述第一导电层延伸穿过所述第一过孔从而电连接至所述接合焊盘。
可选地，所述集成电路芯片还包括：凸块下金属化结构，其位于所述焊料凸块与所述第一导电层之间，并且将所述焊料凸块和所述第一导电层电连接；并且，所述凸块下金属化结构在包含所述集成电路的表面的平面上的正投影基本上位于所述接合焊盘在包含所述集成电路的表面的平面上的正投影之外。
可选地，所述第一过孔的延伸贯穿第一绝缘层的一部分的侧表面具有不大于约45度的倾角。
可选地，所述第一绝缘层的厚度在约1μm至约5μm的范围内。
可选地，所述焊料凸块在包含所述集成电路的表面的平面上的正投影与所述接合焊盘在包含所述集成电路的表面的平面上的正投影至少部分地重叠。
可选地，所述第一绝缘层在包含所述集成电路的表面的平面上的正投影基本上覆盖所述接合焊盘在包含所述集成电路的表面的平面上的正投影。
可选地，所述集成电路芯片还包括：第一导电层，其位于所述钝化层的远离所述集成电路的一侧以及所述第一绝缘层的靠近所述集成电路的一侧；第二导电层，其位于所述第一绝缘层的远离所述集成电路的一侧以及所述焊料凸块的靠近所述集成电路的一侧，并且电连接至所述焊料凸块；第一过孔，其延伸贯穿所述钝化层；以及第二过孔，其延伸贯穿所述第一绝缘层；其中，所述第一导电层延伸穿过所述第一过孔从而连接至所述接合焊盘；所述第二导电层延伸穿过所述第二过孔从而连接至所述第一导电层；并且所述第一导电层和所述第二导电层将所述接合焊盘连接至所述焊料凸块。
可选地，所述集成电路芯片还包括：第二绝缘层，其位于所述第一导电层的靠近所述集成电路的一侧以及所述钝化层的远离所述集成电路的一侧；其中，所述第一过孔延伸贯穿所述第二绝缘层和所述钝化层。
可选地，所述第二绝缘层和所述第一绝缘层由相同的材料制成。
可选地，所述第一过孔的延伸贯穿第二绝缘层的一部分的侧表面具有不大于约45度的倾角。
可选地，所述集成电路芯片还包括：凸块下金属化结构，其位于所述焊料凸块与所述第二导电层之间，并且将所述焊料凸块和所述第二导电层电连接；并且，所述凸块下金属化结构在包含所述集成电路的表面的平面上的正投影和所述接合焊盘在包含所述集成电路的表面的平面上的正投影至少部分地重叠。
可选地，所述第二绝缘层的厚度在约1μm至约5μm的范围内。
另一方面，本发明提供了一种显示装置，其包括本文所述的或通过本文所述的方法制造的集成电路芯片。
可选地，所述显示装置是柔性显示装置。
可选地，所述集成电路芯片通过塑料上芯片型连接而附接至所述柔性显示装置。
在另一方面，本发明提供了一种制造集成电路芯片的方法，包括：在集成电路上形成接合焊盘，所述接合焊盘电连接至所述集成电路；在所述接合焊盘的远离所述集成电路的一侧形成第一绝缘层；以及在所述第一绝缘层的远离所述接合焊盘的一侧形成焊料凸块，所述焊料凸块电连接至所述接合焊盘；其中，将所述第一绝缘层和所述焊料凸块形成为使得所述第一绝缘层在包含所述集成电路的表面的平面上的正投影基本上覆盖所述焊料凸块在包含所述集成电路的表面的平面上的正投影。
附图说明
以下附图仅仅是根据所公开的各种实施例的以示意性为目的的示例，并非旨在限定本发明的范围。
图1是示出根据本公开的一些实施例中的集成电路芯片的结构的示意图。
图2是示出根据本公开的一些实施例中的集成电路芯片的结构的示意图。
图3是示出根据本公开的一些实施例中的集成电路芯片的结构的示意图。
图4是示出根据本公开的一些实施例中的集成电路芯片中的第一过孔的示意图。
图5是示出根据本公开的一些实施例中的集成电路芯片中的第一过孔的示意图。
图6是示出根据本公开的一些实施例中的集成电路芯片的结构的示意图。
图7是示出根据本公开的一些实施例中的集成电路芯片中的第一过孔的示意图。
图8是示出根据本公开的一些实施例中的集成电路芯片中的第一过孔的示意图。
图9是示出根据本公开的一些实施例中的集成电路芯片中的第二过孔的示意图。
图10是示出根据本公开的一些实施例中集成电路芯片附接至显示装置的示意图。
具体实施方式
现在将参照以下实施例更加详细地描述本公开。应当注意的是，在本文中，一些实施例的以下描述仅仅是以示意和说明为目的而呈现的。其并非意为详尽的或者限于所公开的精确形式。
在传统柔性显示装置中，集成电路芯片通常通过薄膜上芯片型连接而接合至显示装置。传统柔性显示装置中使用的薄膜上芯片需要相对高的制造成本。此外，薄膜上芯片中的金属线无法制造得超薄，使得在高分辨率显示装置中应用薄膜上芯片非常困难。为了克服这一问题，开发了塑料上芯片型连接来将集成电路芯片直接附接在显示装置的柔性衬底基板上。
图1是示出根据本公开的一些实施例中的集成电路芯片的结构的示意图。参照图1，一些实施例中的集成电路芯片包括集成电路1、位于集成电路1上的接合焊盘3、位于接合焊盘3的远离集成电路1的一侧的钝化层2、位于接合焊盘3的远离集成电路1的一侧的凸块下(under-bump)金属化结构5，以及位于凸块下金属化结构5的远离接合焊盘3的一侧的焊料凸块(solder bump)4。凸块下金属化结构5可包括多个子层。如图1所示，一些实施例中的凸块下金属化结构5包括第一子层5a和第二子层5b。可选地，第一子层5a由一种金属材料或金属材料的组合制成，例如钛、钨、钛钨合金和铬。可选地，第二子层5b和焊料凸块4由基本上相同的材料制成。
在图1的集成电路芯片中，集成电路1、接合焊盘3、焊料凸块4一起对齐。当图1的集成电路芯片附接至柔性显示装置时，将焊料凸块4压到柔性显示装置的接合焊盘上，以与柔性显示装置中的接合焊盘电连接。将集成电路芯片附接至柔性显示装置的过程造成了沿着从柔性显示装置中的接合焊盘到焊料凸块4、接合焊盘3和集成电路1的方向的应力。如图1所示，沿着应力方向的各层全部是由刚性材料(例如金属材料)制成的层。通常，沿着该方向的应力足够大，能够损坏柔性显示装置中的接合焊盘，从而造成开路。
因此，本公开特别提出了一种集成电路芯片、显示装置以及制造集成电路芯片的方法，其基本避免了由于现有技术的限制和缺点而导致的问题中的一个或多个。在一个方面，本公开提供了一种集成电路芯片。在一些实施例中，集成电路芯片包括：集成电路；接合焊盘，其位于所述集成电路上并且电连接至所述集成电路；第一绝缘层，其位于所述接合焊盘的远离所述集成电路的一侧；以及焊料凸块，其位于所述第一绝缘层的远离所述接合焊盘的一侧，并且电连接至所述接合焊盘。可选地，第一绝缘层在包含集成电路的表面的平面上的正投影基本上覆盖焊料凸块在包含所述集成电路的表面的平面上的正投影。当该集成电路芯片附接至显示装置时，焊料凸块被压到显示装置中的接合焊盘上，并且沿着从显示装置中的接合焊盘到焊料凸块的方向产生应力。通过当前集成电路中的第一绝缘层，可有效消解和缓冲应力，从而避免了在集成电路芯片附接过程中显示装置中的开路问题。
图2是示出根据本公开的一些实施例中的集成电路芯片的结构的示意图。参照图2，一些实施例中的集成电路芯片包括：集成电路1；焊料凸块4；以及位于集成电路1与焊料凸块4之间的第一绝缘层10。如图2所示，第一绝缘层10在包含集成电路1的表面的平面上的正投影基本上覆盖焊料凸块4在包含集成电路1的表面的平面上的正投影。通过这种设计，附接过程中造成的应力可被第一绝缘层10有效地消解和缓冲，从而避免了对显示装置中的接合焊盘的损坏。
可使用任何适当的材料来制造第一绝缘层10。在一些实施例中，第一绝缘层10包括有机聚合物材料。可选地，第一绝缘层10包括柔性有机聚合物材料。可选地，第一绝缘层10由热膨胀系数相对低的材料制成。可选地，第一绝缘层10由杨氏模量相对低的材料制成。可选地，第一绝缘层10包括弹性体(例如，粘弹性聚合物)，例如聚酰亚胺、有机硅聚合物(polysilicone)、聚硅氧烷、橡胶、聚氨酯聚酰亚胺、聚环氧化物等。可选地，第一绝缘层10由光致抗蚀有机聚合物材料(例如，光致抗蚀弹性体)制成。在一个示例中，第一绝缘层10由光致抗蚀聚酰亚胺材料制成。
图3是示出根据本公开的一些实施例中的集成电路芯片的结构的示意图。参照图3，一些实施例中的集成电路芯片包括集成电路1、位于集成电路1上且电连接至集成电路1的接合焊盘3、位于接合焊盘3的远离集成电路1的一侧的钝化层2、位于钝化层2的远离集成电路1的一侧的第一绝缘层10、以及位于第一绝缘层10的远离集成电路1的一侧的焊料凸块4。可选地，钝化层2由诸如二氧化硅和氮化硅的无机绝缘材料制成。
如图3所示，在一些实施例中，焊料凸块4在包含集成电路1的表面的平面上的正投影基本上位于接合焊盘3在包含集成电路1的表面的平面上的正投影之外，同时，第一绝缘层10在包含集成电路1的表面的平面上的正投影基本上覆盖焊料凸块4在包含集成电路1的表面的平面上的正投影。通过这种设计，接合焊盘3位于在将集成电路芯片附接至显示装置的过程中产生应力的区域之外。在产生应力的区域中，第一绝缘层10夹在焊料凸块4与集成电路1之间，从而有效地缓冲和消解了应力。
在一些实施例中，集成电路芯片还包括位于第一绝缘层10和钝化层2的远离集成电路1的一侧的第一导电层20。第一导电层20将接合焊盘3和焊料凸块4电连接。可使用任何适当的导电材料来制造第一导电层20。适于制造第一导电层20的导电材料的示例包括金属(例如，铝、铜、金)、合金、金属氧化物、碳纳米管、石墨烯等。可选地，第一导电层20为金属线。
可选地，第一导电层20的厚度在约1μm至约5μm的范围内。
在一些实施例中，集成电路芯片还包括延伸贯穿第一绝缘层10和钝化层2的第一过孔V1。第一导电层20延伸穿过第一过孔V1从而电连接至接合焊盘3，由此电连接至集成电路1。
图4是示出根据本公开的一些实施例中的集成电路芯片中的第一过孔的示意图。参照图4，第一过孔V1以台阶状样式延伸贯穿第一绝缘层10和钝化层2。可选地，第一过孔V1的延伸贯穿第一绝缘层10的一部分的侧表面具有不大于约45度的倾角。例如，角度α1和α2中的每一个不大于约45度。通过这种设计，第一过孔V1的斜坡不会陡到使第一导电层20无法穿过，从而避免了第一导电层20中的诸如走线开路的问题。图5是示出根据本公开的一些实施例中的集成电路芯片中的第一过孔的示意图。参照图5，第一过孔V1基本平滑地延伸贯穿第一绝缘层10和钝化层2，例如，在对应于第一绝缘层10的区域与对应于钝化层2的区域之间没有任何台阶。可选地，第一过孔V1的侧表面具有不大于约45度的倾角。例如，角度α1和α2中的每一个不大于约45度。
在一些实施例中，集成电路芯片还包括位于焊料凸块4与第一导电层20之间的凸块下金属化结构5。凸块下金属化结构5将焊料凸块4和第一导电层20电连接。可选地，凸块下金属化结构5在包含集成电路1的表面的平面上的正投影基本上位于接合焊盘3在包含集成电路1的表面的平面上的正投影之外。
在一些实施例中，凸块下金属化结构5包括第一子层5a和第二子层5b。可使用任何适当的导电材料来制造凸块下金属化结构5。可选地，第一子层5a由一种金属材料或金属材料的组合制成，例如钛、钨、钛钨合金和铬。可选地，第二子层5b和焊料凸块4由基本上相同的材料制成。
图6是示出根据本公开的一些实施例中的集成电路芯片的结构的示意图。参照图6，一些实施例中的集成电路芯片包括集成电路1、位于集成电路1上且电连接至集成电路1的接合焊盘3、位于接合焊盘3的远离集成电路1的一侧的钝化层2、位于钝化层2的远离集成电路1的一侧的第二绝缘层11、位于第二绝缘层11的远离集成电路1的一侧的第一绝缘层10，以及位于第一绝缘层10的远离集成电路1的一侧的焊料凸块4。可选地，钝化层2由诸如二氧化硅和氮化硅的无机绝缘材料制成。
如图6所示，在一些实施例中，焊料凸块4在包含集成电路1的表面的平面上的正投影和接合焊盘3在包含集成电路1的表面的平面上的正投影至少部分地重叠，同时，第一绝缘层10在包含集成电路1的表面的平面上的正投影基本上覆盖焊料凸块4在包含集成电路1的表面的平面上的正投影。在该示例中，尽管接合焊盘3仍与焊料凸块4对齐，第一绝缘层10还是设置在焊料凸块4与接合焊盘3和其下的集成电路1之间，以缓冲和消解在将集成电路芯片附接至显示装置的过程中产生的应力。第一绝缘层10在包含集成电路1的表面的平面上的正投影不仅覆盖焊料凸块4在包含集成电路1的表面的平面上的正投影，还覆盖接合焊盘3在包含集成电路1的表面的平面上的正投影。通过这种设计，在将集成电路芯片附接至显示装置的过程中产生的应力可被第一绝缘层10有效地缓冲和消解。
可使用任何适当的材料来制造第一绝缘层10和第二绝缘层11。在一些实施例中，第一绝缘层10和第二绝缘层11中的每一个包括有机聚合物材料。可选地，第一绝缘层10和第二绝缘层11中的每一个包括柔性有机聚合物材料。可选地，第一绝缘层10和第二绝缘层11中的每一个由热膨胀系数相对低的材料制成。可选地，第一绝缘层10和第二绝缘层11中的每一个由杨氏模量相对低的材料制成。可选地，第一绝缘层10和第二绝缘层11中的每一个包括弹性体(例如，粘弹性聚合物)，例如聚酰亚胺、有机硅聚合物、聚硅氧烷、橡胶、聚氨酯聚酰亚胺、聚环氧化物等。可选地，第一绝缘层10和第二绝缘层11中的每一个由光致抗蚀有机聚合物材料(例如，光致抗蚀弹性体)制成。在一个示例中，第一绝缘层10和第二绝缘层11中的每一个由光致抗蚀聚酰亚胺材料制成。可选地，第一绝缘层10和第二绝缘层11由相同的材料制成。可选地，第一绝缘层10和第二绝缘层11由不同的材料制成。
在一些实施例中，为了将接合焊盘3与焊料凸块4电连接，集成电路芯片还包括第一导电层20和第二导电层21。第一导电层20位于钝化层2的远离集成电路1的一侧以及第一绝缘层10的靠近集成电路1的一侧。第二导电层21位于第一绝缘层10的远离集成电路1的一侧以及焊料凸块4的靠近集成电路1的一侧。第一导电层20电连接至接合焊盘3。第二导电层21电连接至焊料凸块4。
可使用任何适当的导电材料来制造第一导电层20。适于制造第一导电层20的导电材料的示例包括金属(例如，铝、铜、金)、合金、金属氧化物、碳纳米管、石墨烯等。可选地，第一导电层20为金属线。
可使用任何适当的导电材料来制造第二导电层21。适于制造第二导电层21的导电材料的示例包括金属(例如，铝、铜、金)、合金、金属氧化物、碳纳米管、石墨烯等。可选地，第二导电层21为金属线。
可选地，第一导电层20的厚度在约1μm至约5μm的范围内。
可选地，第二导电层21的厚度在约1μm至约5μm的范围内。
在一些实施例中，集成电路芯片还包括延伸贯穿第二绝缘层11和钝化层2的第一过孔V1以及延伸贯穿第一绝缘层10的第二过孔V2。第一导电层20延伸穿过第一过孔V1从而连接至接合焊盘3。第二导电层21延伸穿过第二过孔V2从而连接至第一导电层20。第一导电层20和第二导电层21一起将接合焊盘3连接至焊料凸块4。
图7是示出根据本公开的一些实施例中的集成电路芯片中的第一过孔的示意图。参照图7，第一过孔V1以台阶状样式延伸贯穿第二绝缘层11和钝化层2。可选地，第一过孔V1的延伸贯穿第二绝缘层11的一部分的侧表面具有不大于约45度的倾角。例如，角度β1和β2中的每一个不大于约45度。通过这种设计，第一过孔V1的斜坡不会陡到使第一导电层20无法穿过，从而避免了第一导电层20中的诸如走线开路的问题。图8是示出根据本公开的一些实施例中的集成电路芯片中的第一过孔的示意图。参照图8，第一过孔V1基本平滑地延伸贯穿第二绝缘层11和钝化层2，例如，在对应于第二绝缘层11的区域与对应于钝化层2的区域之间没有任何台阶。可选地，第一过孔V1的侧表面具有不大于约45度的倾角。例如，角度β1和β2中的每一个不大于约45度。
图9是示出根据本公开的一些实施例中的集成电路芯片中的第二过孔的示意图。参照图9，第二过孔V2延伸贯穿第一绝缘层10。可选地，第二过孔V2的侧表面具有不大于约45度的倾角。例如，角度γ1和γ2中的每一个不大于约45度。
在一些实施例中，集成电路芯片还包括位于焊料凸块4与第二导电层21之间的凸块下金属化结构5。凸块下金属化结构5将焊料凸块4和第二导电层21电连接。可选地，凸块下金属化结构5在包含集成电路1的表面的平面上的正投影和接合焊盘3在包含集成电路1的表面的平面上的正投影至少部分地重叠。可选地，凸块下金属化结构5在包含集成电路1的表面的平面上的正投影和接合焊盘3在包含集成电路1的表面的平面上的正投影基本上完全重叠。可选地，接合焊盘3在包含集成电路1的表面的平面上的正投影基本上覆盖凸块下金属化结构5在包含集成电路1的表面的平面上的正投影。
在一些实施例中，凸块下金属化结构5包括第一子层5a和第二子层5b。可使用任何适当的导电材料来制造凸块下金属化结构5。可选地，第一子层5a由一种金属材料或金属材料的组合制成，例如钛、钨、钛钨合金和铬。可选地，第二子层5b和焊料凸块4由基本上相同的材料制成。
可使用任何适当的导电材料来制造焊料凸块4。适于制造焊料凸块4的导电材料的示例包括各种金属和各种合金，例如金、锡、铅锡合金、锡银合金、锡银铋合金、锡银铋铜合金、锡银铋铜锗合金、锡银铜合金、锡铋合金、锡铜合金、锡锌合金等。
可使用任何适当的导电材料来制造接合焊盘3。适于制造接合焊盘3的导电材料的示例包括各种金属和各种合金，例如铝、诸如铝铜合金的铝合金。
另一方面，本公开提供了一种显示装置，其具有本文所述的或通过本文所述的方法制造的集成电路芯片。可选地，所述显示装置是柔性显示装置。可选地，集成电路芯片通过塑料上芯片型连接而附接至柔性显示装置，在塑料上芯片型连接中集成电路芯片直接安装在柔性显示装置的柔性衬底基板上。可选地，所述集成电路芯片通过玻璃上芯片型连接而附接至所述柔性显示装置。可选地，所述集成电路芯片通过薄膜上芯片型连接而附接至所述柔性显示装置。
图10是示出根据本公开的一些实施例中集成电路芯片附接至显示装置的示意图。参照图10，显示装置是柔性显示装置，并且集成电路芯片通过塑料上芯片型连接而附接至所述柔性显示装置。柔性显示装置包括柔性衬底基板30和在柔性显示装置的周边区域中的接合焊盘40。在将集成电路芯片附接至柔性显示装置的过程中，焊料凸块4被压到柔性衬底基板30的接合焊盘40上。
另一方面，本公开提供了一种制造集成电路芯片的方法。在一些实施例中，所述方法包括：在集成电路上形成接合焊盘，其电连接至集成电路；在所述接合焊盘的远离所述集成电路的一侧形成第一绝缘层；以及在所述第一绝缘层的远离所述接合焊盘的一侧形成焊料凸块，所述焊料凸块电连接至所述接合焊盘。可选地，将第一绝缘层和焊料凸块形成为使得第一绝缘层在包含集成电路的表面的平面上的正投影基本上覆盖焊料凸块在包含集成电路的表面的平面上的正投影。
在一些实施例中，形成第一绝缘层的步骤包括：在集成电路上形成光致抗蚀有机聚合物材料层，使用具有与第一绝缘层的图案相对应的图案的掩模板对有机聚合物材料层进行构图，以及将构图后的光致抗蚀有机聚合物材料层进行固化，由此形成第一绝缘层。可选地，光致抗蚀有机聚合物材料是光致抗蚀弹性体，例如，光致抗蚀聚酰亚胺。
在一些实施例中，所述方法还包括：在接合焊盘的远离集成电路的一侧形成钝化层，该钝化层形成在第一绝缘层的靠近所述集成电路的一侧。可选地，在形成接合焊盘的步骤之后并且在形成第一绝缘层的步骤之前执行形成钝化层的步骤。可选地，使用诸如二氧化硅和氮化硅的无机绝缘材料形成钝化层。
在一些实施例中，焊料凸块和接合焊盘形成为使得焊料凸块在包含集成电路的表面的平面上的正投影基本上位于接合焊盘在包含集成电路的表面的平面上的正投影之外。
在一些实施例中，所述方法还包括：在第一绝缘层和钝化层的远离集成电路的一侧形成第一导电层，第一导电层形成为连接至接合焊盘和焊料凸块。可选地，所述方法还包括：形成延伸贯穿第一绝缘层和钝化层的第一过孔。可选地，第一导电层形成为延伸穿过第一过孔从而电连接至接合焊盘。
在一些实施例中，所述方法还包括：在焊料凸块与第一导电层之间形成凸块下金属化结构，凸块下金属化结构形成为将焊料凸块和第一导电层电连接。可选地，凸块下金属化结构在包含集成电路的表面的平面上的正投影基本上位于接合焊盘在包含集成电路的表面的平面上的正投影之外。
可选地，第一过孔形成为使得第一过孔的延伸贯穿第一绝缘层的一部分的侧表面具有不大于约45度的倾角。
可选地，第一绝缘层形成为具有在约1μm至约5μm的范围内的厚度。
在一些实施例中，焊料凸块和接合焊盘形成为使得焊料凸块在包含集成电路的表面的平面上的正投影和接合焊盘在包含集成电路的表面的平面上的正投影至少部分地重叠。可选地，第一绝缘层在包含集成电路的表面的平面上的正投影基本上覆盖接合焊盘在包含集成电路的表面的平面上的正投影。
在一些实施例中，所述方法还包括：在钝化层的远离集成电路的一侧以及第一绝缘层的靠近集成电路的一侧形成第一导电层；以及在第一绝缘层的远离集成电路的一侧以及焊料凸块的靠近集成电路的一侧形成第二导电层，第二导电层电连接至焊料凸块。可选地，所述方法还包括：形成延伸贯穿钝化层的第一过孔；以及形成延伸贯穿第一绝缘层的第二过孔。可选地，第一导电层形成为延伸穿过第一过孔从而连接至接合焊盘。可选地，第二导电层形成为延伸穿过第二过孔从而连接至第一导电层。可选地，第一导电层和第二导电层形成为将接合焊盘连接至焊料凸块。
在一些实施例中，所述方法还包括：在第一导电层的靠近集成电路的一侧以及钝化层的远离集成电路的一侧形成第二绝缘层。可选地，第一过孔形成为延伸贯穿第二绝缘层和钝化层。可选地，第二绝缘层和第一绝缘层由相同的材料制成。
可选地，所述第一过孔的延伸贯穿第二绝缘层的一部分的侧表面具有不大于约45度的倾角。可选地，所述第二过孔的延伸贯穿第一绝缘层的一部分的侧表面具有不大于约45度的倾角。
可选地，第一绝缘层形成为具有在约1μm至约5μm的范围内的厚度。可选地，第二绝缘层形成为具有在约1μm至约5μm的范围内的厚度。
在一些实施例中，所述方法还包括：在焊料凸块与第二导电层之间形成凸块下金属化结构，凸块下金属化结构形成为将焊料凸块和第二导电层电连接。可选地，凸块下金属化结构和接合焊盘形成为使得凸块下金属化结构5在包含集成电路的表面的平面上的正投影和接合焊盘在包含集成电路的表面的平面上的正投影至少部分地重叠。
已经以示意和说明为目的而呈现了本发明实施例的以上描述。其并非旨在穷举性的，也并非旨在将本发明限于所公开的精确形式或示例性实施例。因此，以上描述应当视为示意性的而非限制性的。显然，许多修改和变化对于本领域技术实践人员而言将是显而易见的。选择和描述这些实施例是为了解释本发明的原理及其最佳模式的实际应用，以使得本领域技术人员能够通过各种实施例以及适于特定应用或所构思的实施方式的各种修改例来理解本发明。除非另外指明，否则本发明的范围旨在由所附权利要求及其等价形式限定，在其中所有术语应当被理解为其最宽泛的合理含义。因此，术语“所述发明”、“本发明”等并不一定将权利要求的范围限定在特定的实施例，并且参照本发明示例性实施例并不意味着对本发明的限制，也不应推断出任何这样的限制。本发明仅由所附权利要求的精神和范围所限定。此外，这些权利要求可适于在名词或元件之前使用“第一”、“第二”等。这些术语应当理解为一种命名法，而不应被理解为对这些命名法所修饰的元件的数量进行限制，除非已经给出了具体的数量。所描述的任何优点和益处可不适用于本发明的所有实施例。应当理解的是，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行各种变化。此外，本公开的任何元件和组件均不旨在贡献给公众，无论所述元件或组件是否在所附权利要求中明确记载。

Claims (21)

1.一种集成电路芯片，包括：
集成电路；
接合焊盘，其位于所述集成电路上并且电连接至所述集成电路；
第一绝缘层，其位于所述接合焊盘的远离所述集成电路的一侧；以及
焊料凸块，其位于所述第一绝缘层的远离所述接合焊盘的一侧，并且电连接至所述接合焊盘；
其中，所述第一绝缘层在包含所述集成电路的表面的平面上的正投影实质上覆盖所述焊料凸块在包含所述集成电路的表面的平面上的正投影；
位于所述接合焊盘的远离所述集成电路的一侧的钝化层，所述钝化层位于所述第一绝缘层的靠近所述集成电路的一侧；
第一导电层，其位于所述钝化层的远离所述集成电路的一侧以及所述第一绝缘层的靠近所述集成电路的一侧；
第二导电层，其位于所述第一绝缘层的远离所述集成电路的一侧以及所述焊料凸块的靠近所述集成电路的一侧，并且电连接至所述焊料凸块；
第一过孔，其延伸贯穿所述钝化层；以及
第二过孔，其延伸贯穿所述第一绝缘层；
其中，所述第一导电层延伸穿过所述第一过孔从而连接至所述接合焊盘；
所述第二导电层延伸穿过所述第二过孔从而连接至所述第一导电层；并且
所述第一导电层和所述第二导电层将所述接合焊盘连接至所述焊料凸块；
所述第一过孔在所述集成电路的表面所在平面上的正投影，与第二过孔在所述集成电路的表面所在平面上的正投影不交叠。
2.根据权利要求1所述的集成电路芯片，其中，所述第一绝缘层包括有机聚合物材料。
3.根据权利要求2所述的集成电路芯片，其中，所述第一绝缘层包括弹性体。
4.根据权利要求2所述的集成电路芯片，其中，所述第一绝缘层包括光致抗蚀有机聚合物材料。
5.根据权利要求1所述的集成电路芯片，其中，所述钝化层包括无机绝缘材料。
6.根据权利要求1所述的集成电路芯片，其中，所述焊料凸块在包含所述集成电路的表面的平面上的正投影实质上位于所述接合焊盘在包含所述集成电路的表面的平面上的正投影之外。
7.根据权利要求6所述的集成电路芯片，还包括：第一导电层，其位于所述第一绝缘层和所述钝化层的远离所述集成电路的一侧，并且将所述接合焊盘和所述焊料凸块连接；以及
第一过孔，其延伸贯穿所述第一绝缘层和所述钝化层；
其中，所述第一导电层延伸穿过所述第一过孔从而电连接至所述接合焊盘。
8.根据权利要求7所述的集成电路芯片，还包括：凸块下金属化结构，其位于所述焊料凸块与所述第一导电层之间，并且将所述焊料凸块和所述第一导电层电连接；并且
凸块下金属化结构在包含所述集成电路的表面的平面上的正投影实质上位于接合焊盘在包含所述集成电路的表面的平面上的正投影之外。
9.根据权利要求7所述的集成电路芯片，其中，所述第一过孔的延伸贯穿所述第一绝缘层的一部分的侧表面具有不大于约45度的倾角。
10.根据权利要求1所述的集成电路芯片，其中，所述第一绝缘层的厚度在约1μm至约5μm的范围内。
11.根据权利要求1所述的集成电路芯片，其中，所述焊料凸块在包含所述集成电路的表面的平面上的正投影和所述接合焊盘在包含所述集成电路的表面的平面上的正投影至少部分地重叠。
12.根据权利要求11所述的集成电路芯片，其中，所述第一绝缘层在包含所述集成电路的表面的平面上的正投影实质上覆盖所述接合焊盘在包含所述集成电路的表面的平面上的正投影。
13.根据权利要求1所述的集成电路芯片，还包括：第二绝缘层，其位于所述第一导电层的靠近所述集成电路的一侧以及所述钝化层的远离所述集成电路的一侧；
其中，所述第一过孔延伸贯穿所述第二绝缘层和所述钝化层。
14.根据权利要求13所述的集成电路芯片，其中，所述第二绝缘层和所述第一绝缘层由相同的材料制成。
15.根据权利要求13所述的集成电路芯片，其中，所述第一过孔的延伸贯穿所述第二绝缘层的一部分的侧表面具有不大于约45度的倾角。
16.根据权利要求1所述的集成电路芯片，还包括：凸块下金属化结构，其位于所述焊料凸块与所述第二导电层之间，并且将所述焊料凸块和所述第二导电层电连接；并且
所述凸块下金属化结构在包含所述集成电路的表面的平面上的正投影和所述接合焊盘在包含所述集成电路的表面的平面上的正投影至少部分地重叠。
17.根据权利要求13所述的集成电路芯片，其中，所述第二绝缘层的厚度在约1μm至约5μm的范围内。
18.一种显示装置，包括根据权利要求1至17中的任一项所述的集成电路芯片。
19.根据权利要求18所述的显示装置，其中，所述显示装置是柔性显示装置。
20.根据权利要求19所述的显示装置，其中，所述集成电路芯片通过塑料上芯片型连接而附接至所述柔性显示装置。
21.一种制造集成电路芯片的方法，包括：
在集成电路上形成接合焊盘，其电连接至所述集成电路；
在所述接合焊盘的远离所述集成电路的一侧形成第一绝缘层；以及
在所述第一绝缘层的远离所述接合焊盘的一侧形成焊料凸块，所述焊料凸块电连接至所述接合焊盘；
其中，将所述第一绝缘层和所述焊料凸块形成为使得所述第一绝缘层在包含所述集成电路的表面的平面上的正投影实质上覆盖所述焊料凸块在包含所述集成电路的表面的平面上的正投影；
在位于所述接合焊盘的远离所述集成电路的一侧形成钝化层，所述钝化层位于所述第一绝缘层的靠近所述集成电路的一侧；
形成第一导电层，其位于所述钝化层的远离所述集成电路的一侧以及所述第一绝缘层的靠近所述集成电路的一侧；
形成第二导电层，其位于所述第一绝缘层的远离所述集成电路的一侧以及所述焊料凸块的靠近所述集成电路的一侧，并且电连接至所述焊料凸块；
形成第一过孔，其延伸贯穿所述钝化层；以及
形成第二过孔，其延伸贯穿所述第一绝缘层；
其中，所述第一导电层延伸穿过所述第一过孔从而连接至所述接合焊盘；
所述第二导电层延伸穿过所述第二过孔从而连接至所述第一导电层；并且
所述第一导电层和所述第二导电层将所述接合焊盘连接至所述焊料凸块；
所述第一过孔在所述集成电路的表面所在平面上的正投影，与第二过孔在所述集成电路的表面所在平面上的正投影不交叠。
CN201780001289.0A 2017-10-23 2017-10-23 集成电路芯片、显示装置和制造集成电路芯片的方法 Active CN110235242B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/107325 WO2019079937A1 (en) 2017-10-23 2017-10-23 INTEGRATED CIRCUIT CHIP, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING INTEGRATED CIRCUIT CHIP

Publications (2)

Publication Number Publication Date
CN110235242A CN110235242A (zh) 2019-09-13
CN110235242B true CN110235242B (zh) 2023-12-01

Family

ID=66247116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780001289.0A Active CN110235242B (zh) 2017-10-23 2017-10-23 集成电路芯片、显示装置和制造集成电路芯片的方法

Country Status (3)

Country Link
US (1) US11202370B2 (zh)
CN (1) CN110235242B (zh)
WO (1) WO2019079937A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113012566A (zh) * 2019-12-19 2021-06-22 群创光电股份有限公司 可挠性显示装置以及其制作方法
WO2023159500A1 (zh) * 2022-02-25 2023-08-31 京东方科技集团股份有限公司 发光基板及其制备方法、背光模组及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362612B1 (en) * 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851911A (en) 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
KR100319813B1 (ko) 2000-01-03 2002-01-09 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
CN1185707C (zh) * 2002-06-17 2005-01-19 威盛电子股份有限公司 凸块底缓冲金属结构
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US7005752B2 (en) 2003-10-20 2006-02-28 Texas Instruments Incorporated Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
US7446422B1 (en) * 2005-04-26 2008-11-04 Amkor Technology, Inc. Wafer level chip scale package and manufacturing method for the same
JP4296434B2 (ja) * 2005-09-13 2009-07-15 セイコーエプソン株式会社 半導体装置
US7659632B2 (en) 2006-11-03 2010-02-09 Taiwan Seminconductor Manufacturing Co., Ltd. Solder bump structure and method of manufacturing same
US20080251916A1 (en) * 2007-04-12 2008-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. UBM structure for strengthening solder bumps
US9401308B2 (en) * 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
CN103247639A (zh) 2012-02-07 2013-08-14 中国科学院上海微***与信息技术研究所 图像传感器圆片级封装方法及其结构
US9082776B2 (en) * 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
WO2014071813A1 (zh) 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件的封装件和封装方法
CN102931110B (zh) 2012-11-08 2015-07-08 南通富士通微电子股份有限公司 半导体器件的封装方法
US8993380B2 (en) * 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9520333B1 (en) * 2015-06-22 2016-12-13 Inotera Memories, Inc. Wafer level package and fabrication method thereof
JP2018006391A (ja) * 2016-06-28 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10297544B2 (en) * 2017-09-26 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10157871B1 (en) * 2017-10-12 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362612B1 (en) * 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US11202370B2 (en) 2021-12-14
WO2019079937A1 (en) 2019-05-02
CN110235242A (zh) 2019-09-13
US20210212212A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
JP2825083B2 (ja) 半導体素子の実装構造
US20090008801A1 (en) Semiconductor device and method for fabricating the same
US9538666B2 (en) Bonding structure of electronic equipment
JP2008177407A (ja) 半導体装置及びその製造方法
JP3506393B2 (ja) 液晶表示装置とその製造方法、プリンタとその製造方法
US20090160052A1 (en) Under bump metallurgy structure of semiconductor device package
CN110235242B (zh) 集成电路芯片、显示装置和制造集成电路芯片的方法
US7378746B2 (en) Composite bump
JP4353289B2 (ja) 電子デバイス及び電子機器
JP2004327527A (ja) 電子装置及びその製造方法並びに電子機器
JP4013071B2 (ja) 半導体装置
US20060211171A1 (en) Underfill on substrate process and ultra-fine pitch, low standoff chip-to-package interconnections produced thereby
TWI289921B (en) Bump process of flip chip package
JP7497576B2 (ja) 配線基板及び配線基板の製造方法
JP2006294665A (ja) 半導体装置及びその製造方法
JP4113767B2 (ja) 配線基板およびこれを有する電子回路素子、並びに表示装置
JP2007103953A (ja) 導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法
TWI284949B (en) Bumped structure and its forming method
JP2009099765A (ja) 電子部品の実装構造
JP5169071B2 (ja) 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP3951462B2 (ja) 電子部品実装体及びその製造方法
JP3710292B2 (ja) フェイスダウン実装構造
JP3340779B2 (ja) 半導体装置
JP2009105320A (ja) 電子部品の実装構造体及び電子部品の実装構造体の製造方法
US20120103666A1 (en) Electronic device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant