CN110233105A - 一种翘曲可调的SiC基HEMT结构的制备方法及结构 - Google Patents
一种翘曲可调的SiC基HEMT结构的制备方法及结构 Download PDFInfo
- Publication number
- CN110233105A CN110233105A CN201910534581.XA CN201910534581A CN110233105A CN 110233105 A CN110233105 A CN 110233105A CN 201910534581 A CN201910534581 A CN 201910534581A CN 110233105 A CN110233105 A CN 110233105A
- Authority
- CN
- China
- Prior art keywords
- buffer layer
- layer
- sic
- adjustable
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 24
- 229910021529 ammonia Inorganic materials 0.000 claims description 12
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 230000002708 enhancing effect Effects 0.000 abstract description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 23
- 229910010271 silicon carbide Inorganic materials 0.000 description 23
- 238000000034 method Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种翘曲可调的SiC基HEMT结构的制备方法,包括在SiC基衬底上生长第一缓冲层、在所述的第一缓冲层上生长第二缓冲层、在所述的第二缓冲层上生长势垒层,其特征在于:在所述的第一缓冲层生长所述的第二缓冲层之前,在所述的第一缓冲层上生长AlGaN***层,所述的第二缓冲层生长在所述的AlGaN***层上,所述的AlGaN***层的生长厚度为5~100nm,在所述的AlGaN***层中Al的组份为5%~50%。本发明通过引入AlGaN***层成功实现了SiC基HEMT外延翘曲的灵活控制,可以通过控制AlGaN的厚度或者Al组分来灵活实现大范围增强或者减弱SiC基HEMT外延的应力。
Description
技术领域
本发明涉及半导体领域,特别是涉及一种翘曲可调的SiC基HEMT结构的制备方法及结构。
背景技术
HEMT(High Electron Mobility Transistor,高电子迁移率晶体管)是一种异质结场效应晶体管,其广泛应用于各种电器内。HEMT外延结构是制备HEMT器件的基础,当前一种HEMT外延结构包括衬底与依次生长在衬底上的如成核层、缓冲层、势垒层、盖层等,其中衬底可为碳化硅衬底、蓝宝石衬底或单晶硅衬底等。
目前业内SiC基异质外延的翘曲控制有多种方法,例如调试底层buffer等等,但是这些方法控制范围有限,不够灵活。
发明内容
本发明的一个目的是提供一种翘曲可调的SiC基HEMT结构的制备方法。
为达到上述目的,本发明采用的技术方案是:
一种翘曲可调的SiC基HEMT结构的制备方法,包括在SiC基衬底上生长第一缓冲层、在所述的第一缓冲层上生长第二缓冲层、在所述的第二缓冲层上生长势垒层,其特征在于:在所述的第一缓冲层生长所述的第二缓冲层之前,在所述的第一缓冲层上生长AlGaN***层,所述的第二缓冲层生长在所述的AlGaN***层上,所述的AlGaN***层的生长厚度为5~100nm,在所述的AlGaN***层中Al的组份为5%~50%。
优选地,所述的翘曲为>-10um并且<10um时,所述的AlGaN***层的生长厚度为5~100nm,在所述的AlGaN***层中Al的组份为5%~50%。
优选地,该制备方法包括:
将所述的SiC基衬底在1000℃-1200℃的H2氛围下烘烤5-10分钟,
在1000℃~1100℃的温度下通入氨气、TMAl:在所述的SiC基衬底上生长所述的第一缓冲层,
在1000℃~1100℃的温度下同时通入氨气、TMGa以及TMAl:在所述的第一缓冲层上生长所述的AlGaN***层,
在1000℃~1100℃的温度下通入氨气、TMGa:在所述的AlGaN***层上生长所述的第二缓冲层,
在1000℃~1100℃的温度下同时通入氨气、TMGa以及TMAl:在所述的第二缓冲层上生长所述的势垒层。
进一步优选地,所述的第一缓冲层采用AlN缓冲层,所述的第二缓冲层采用GaN缓冲层。
进一步优选地,所述的第一缓冲层的厚度在20-200nm;所述的第二缓冲层的厚度在1-2um。
进一步优选地,所述的势垒层为HEMT势垒层。
进一步优选地,所述的势垒层的厚度在20-30nm。
优选地,所述的SiC基衬底为Si面SiC衬底。
优选地,所述的SiC基衬底为半绝缘或n型SiC衬底。
优选地,所述的SiC基衬底的尺寸为2-6寸。
本发明的另一个目的是提供一种翘曲可调的SiC基HEMT结构。
为达到上述目的,本发明采用的技术方案是:
一种翘曲可调的SiC基HEMT结构,其由所述的制备方法制得。
由于上述技术方案运用,本发明与现有技术相比具有下列优点和效果:
本发明通过引入AlGaN***层成功实现了SiC基HEMT外延翘曲的灵活控制,可以通过控制AlGaN的厚度或者Al组分来灵活实现大范围增强或者减弱SiC基HEMT外延的应力。
具体实施方式
下面将对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
一种翘曲可调的SiC基HEMT结构的制备方法,包括以下步骤:
S1:选择Si面SiC衬底,为半绝缘或n型SiC衬底,SiC衬底为2寸、3寸、4寸、6寸,将SiC衬底在1000℃-1200℃的H2氛围下烘烤5-10分钟,
S2:在1000℃~1100℃的温度下通入氨气、TMAl:在SiC衬底上生长AlN缓冲层,AlN缓冲层的厚度在20-200nm,如60nm、120nm、180nm等,
S3:在1000℃~1100℃的温度下同时通入氨气、TMGa以及TMAl:在AlN缓冲层上生长AlGaN***层,
S4:在1000℃~1100℃的温度下通入氨气、TMGa:在AlGaN***层生长GaN缓冲层,GaN缓冲层的厚度在1-2um,如1 um、1.5 um、2 um等,
S5:在1000℃~1100℃的温度下同时通入氨气、TMGa以及TMAl:在GaN缓冲层上生长势垒层,势垒层为厚度在20-30nm的AlGaN层,如20nm、25nm、30nm等,并获得所需的HEMT结构。
其中:在S3中,AlGaN***层的厚度、Al的组份根据不同的翘曲要求可以进行调节,
具体如下表所示:
实施例 | 一 | 二 | 三 | 四 | 五 |
结构所需翘曲 | 5um | >±5um | >±5um | <±5um | <±5um |
AlGaN***层厚度 | 10nm | 10nm | 5nm-10nm | 10nm | 10nm-50nm |
Al组份 | 20% | 5%-20% | 20% | 20%-30% | 20% |
此外,首先当AlGaN***层的厚度大于500nm-1000nm时很容易产生裂纹,这可能会导致外延产品的质量不稳定;其次AlGaN***层生长的越厚,其成本自然越高,这对于以后量产也是需要优化的;最后AlGaN***层并没有GaN层那么容易清理,因此AlGaN***层太厚对于后续石墨盘的清洗多少会带来一些麻烦。
上述实施例只为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种翘曲可调的SiC基HEMT结构的制备方法,包括在SiC基衬底上生长第一缓冲层、在所述的第一缓冲层上生长第二缓冲层、在所述的第二缓冲层上生长势垒层,其特征在于:在所述的第一缓冲层生长所述的第二缓冲层之前,在所述的第一缓冲层上生长AlGaN***层,所述的第二缓冲层生长在所述的AlGaN***层上,所述的AlGaN***层的生长厚度为5~100nm,在所述的AlGaN***层中Al的组份为5%~50%。
2.根据权利要求1所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:当所述的翘曲为>-10um并且<10um时,所述的AlGaN***层的生长厚度为5~100nm,在所述的AlGaN***层中Al的组份为5%~50%。
3.根据权利要求1所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:该制备方法包括:
将所述的SiC基衬底在1000℃-1200℃的H2氛围下烘烤5-10分钟,
在1000℃~1100℃的温度下通入氨气、TMAl:在所述的SiC基衬底上生长所述的第一缓冲层,
在1000℃~1100℃的温度下同时通入氨气、TMGa以及TMAl:在所述的第一缓冲层上生长所述的AlGaN***层,
在1000℃~1100℃的温度下通入氨气、TMGa:在所述的AlGaN***层上生长所述的第二缓冲层,
在1000℃~1100℃的温度下同时通入氨气、TMGa以及TMAl:在所述的第二缓冲层上生长所述的势垒层。
4.根据权利要求3所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:所述的第一缓冲层采用AlN缓冲层,所述的第二缓冲层采用GaN缓冲层。
5.根据权利要求3所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:所述的第一缓冲层的厚度在20-200nm;所述的第二缓冲层的厚度在1-2um。
6.根据权利要求3所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:所述的势垒层为HEMT势垒层。
7.根据权利要求3所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:所述的势垒层的厚度在20-30nm。
8.根据权利要求1所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:所述的SiC基衬底为Si面SiC衬底。
9.根据权利要求1所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:所述的SiC基衬底为半绝缘或n型SiC衬底。
10.一种翘曲可调的SiC基HEMT结构,其特征在于:其由权利要求1至9中任意一项所述的制备方法制得。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910534581.XA CN110233105B (zh) | 2019-06-20 | 2019-06-20 | 一种翘曲可调的SiC基HEMT结构的制备方法及结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910534581.XA CN110233105B (zh) | 2019-06-20 | 2019-06-20 | 一种翘曲可调的SiC基HEMT结构的制备方法及结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110233105A true CN110233105A (zh) | 2019-09-13 |
CN110233105B CN110233105B (zh) | 2022-07-08 |
Family
ID=67856890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910534581.XA Active CN110233105B (zh) | 2019-06-20 | 2019-06-20 | 一种翘曲可调的SiC基HEMT结构的制备方法及结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110233105B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113725330A (zh) * | 2021-08-10 | 2021-11-30 | 广州市众拓光电科技有限公司 | 一种硅基led外延结构及其制备方法和应用 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261024A (ja) * | 2001-02-28 | 2002-09-13 | Hitachi Cable Ltd | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ並びに半導体デバイス |
JP2005005723A (ja) * | 2004-06-25 | 2005-01-06 | Hitachi Cable Ltd | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ |
CN1825539A (zh) * | 2005-02-22 | 2006-08-30 | 中国科学院半导体研究所 | 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法 |
JP2009231561A (ja) * | 2008-03-24 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 |
WO2016039178A1 (ja) * | 2014-09-10 | 2016-03-17 | シャープ株式会社 | 窒化物半導体積層構造及びそれを用いた電子デバイス |
CN107004579A (zh) * | 2014-11-25 | 2017-08-01 | 三垦电气株式会社 | 外延晶片、半导体元件、外延晶片的制造方法、以及半导体元件的制造方法 |
CN107845565A (zh) * | 2017-09-22 | 2018-03-27 | 叶顺闵 | 一种提高氮化镓器件电子迁移率及外延层质量方法 |
CN109103099A (zh) * | 2017-06-21 | 2018-12-28 | 英飞凌科技奥地利有限公司 | 控制iii-v型半导体器件中的晶片弯曲度的方法 |
-
2019
- 2019-06-20 CN CN201910534581.XA patent/CN110233105B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261024A (ja) * | 2001-02-28 | 2002-09-13 | Hitachi Cable Ltd | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ並びに半導体デバイス |
JP2005005723A (ja) * | 2004-06-25 | 2005-01-06 | Hitachi Cable Ltd | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ |
CN1825539A (zh) * | 2005-02-22 | 2006-08-30 | 中国科学院半导体研究所 | 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法 |
JP2009231561A (ja) * | 2008-03-24 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 |
WO2016039178A1 (ja) * | 2014-09-10 | 2016-03-17 | シャープ株式会社 | 窒化物半導体積層構造及びそれを用いた電子デバイス |
CN107004579A (zh) * | 2014-11-25 | 2017-08-01 | 三垦电气株式会社 | 外延晶片、半导体元件、外延晶片的制造方法、以及半导体元件的制造方法 |
CN109103099A (zh) * | 2017-06-21 | 2018-12-28 | 英飞凌科技奥地利有限公司 | 控制iii-v型半导体器件中的晶片弯曲度的方法 |
CN107845565A (zh) * | 2017-09-22 | 2018-03-27 | 叶顺闵 | 一种提高氮化镓器件电子迁移率及外延层质量方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113725330A (zh) * | 2021-08-10 | 2021-11-30 | 广州市众拓光电科技有限公司 | 一种硅基led外延结构及其制备方法和应用 |
Also Published As
Publication number | Publication date |
---|---|
CN110233105B (zh) | 2022-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI323943B (en) | Highly uniform group iii nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates | |
US8710511B2 (en) | AIN buffer N-polar GaN HEMT profile | |
CN103066103B (zh) | 硅衬底上的iii族氮化物的衬底击穿电压改进方法 | |
US7626217B2 (en) | Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices | |
US8592292B2 (en) | Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates | |
JP2023081467A (ja) | Iii族窒化物積層体 | |
CN101140947A (zh) | 氮化镓基异质结场效应晶体管结构及制作方法 | |
EP1054442A3 (en) | Method for growing epitaxial group III nitride compound semiconductors on silicon | |
CN108352412A (zh) | Iii族氮化物材料半导体结构中的寄生沟道减轻 | |
CN104600109A (zh) | 一种高耐压氮化物半导体外延结构及其生长方法 | |
US9147734B2 (en) | High quality GaN high-voltage HFETs on silicon | |
CN102832124A (zh) | 氮化物半导体装置的制造方法 | |
JP2009049121A (ja) | ヘテロ接合型電界効果トランジスタ及びその製造方法 | |
US20140167058A1 (en) | Compositionally graded nitride-based high electron mobility transistor | |
CN110233105A (zh) | 一种翘曲可调的SiC基HEMT结构的制备方法及结构 | |
US11552171B2 (en) | Method for fabricating semiconductor structure including the substrate structure | |
CN104465720A (zh) | 一种半导体外延结构及其生长方法 | |
CN116646248A (zh) | 一种外延片制备方法及其外延片、高电子迁移率晶体管 | |
CN110164766A (zh) | 一种基于金刚石衬底的氮化镓器件及其制备方法 | |
CN108155224A (zh) | 氮化镓外延片、外延方法及氮化镓基晶体管 | |
CN109599437A (zh) | 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法 | |
CN104319233B (zh) | 一种MOCVD中InN/LT‑AlN复合应力释放缓冲层技术 | |
CN110957354B (zh) | 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法 | |
CN108010843B (zh) | 一种利用极化掺杂制备增强型GaN基晶体管的方法 | |
CN112713082A (zh) | 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |