CN110233105B - 一种翘曲可调的SiC基HEMT结构的制备方法及结构 - Google Patents

一种翘曲可调的SiC基HEMT结构的制备方法及结构 Download PDF

Info

Publication number
CN110233105B
CN110233105B CN201910534581.XA CN201910534581A CN110233105B CN 110233105 B CN110233105 B CN 110233105B CN 201910534581 A CN201910534581 A CN 201910534581A CN 110233105 B CN110233105 B CN 110233105B
Authority
CN
China
Prior art keywords
layer
sic
buffer layer
warpage
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910534581.XA
Other languages
English (en)
Other versions
CN110233105A (zh
Inventor
李仕强
王东盛
李亦衡
张葶葶
朱廷刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Corenergy Semiconductor Co ltd
Original Assignee
Jiangsu Corenergy Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Corenergy Semiconductor Co ltd filed Critical Jiangsu Corenergy Semiconductor Co ltd
Priority to CN201910534581.XA priority Critical patent/CN110233105B/zh
Publication of CN110233105A publication Critical patent/CN110233105A/zh
Application granted granted Critical
Publication of CN110233105B publication Critical patent/CN110233105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种翘曲可调的SiC基HEMT结构的制备方法,包括在SiC基衬底上生长第一缓冲层、在所述的第一缓冲层上生长第二缓冲层、在所述的第二缓冲层上生长势垒层,其特征在于:在所述的第一缓冲层生长所述的第二缓冲层之前,在所述的第一缓冲层上生长AlGaN***层,所述的第二缓冲层生长在所述的AlGaN***层上,所述的AlGaN***层的生长厚度为5~100nm,在所述的AlGaN***层中Al的组份为5%~50%。本发明通过引入AlGaN***层成功实现了SiC基HEMT外延翘曲的灵活控制,可以通过控制AlGaN的厚度或者Al组分来灵活实现大范围增强或者减弱SiC基HEMT外延的应力。

Description

一种翘曲可调的SiC基HEMT结构的制备方法及结构
技术领域
本发明涉及半导体领域,特别是涉及一种翘曲可调的SiC基HEMT结构的制备方法及结构。
背景技术
HEMT(High Electron Mobility Transistor,高电子迁移率晶体管)是一种异质结场效应晶体管,其广泛应用于各种电器内。HEMT外延结构是制备HEMT器件的基础,当前一种HEMT外延结构包括衬底与依次生长在衬底上的如成核层、缓冲层、势垒层、盖层等,其中衬底可为碳化硅衬底、蓝宝石衬底或单晶硅衬底等。
目前业内SiC基异质外延的翘曲控制有多种方法,例如调试底层buffer等等,但是这些方法控制范围有限,不够灵活。
发明内容
本发明的一个目的是提供一种翘曲可调的SiC基HEMT结构的制备方法。
为达到上述目的,本发明采用的技术方案是:
一种翘曲可调的SiC基HEMT结构的制备方法,包括在SiC基衬底上生长第一缓冲层、在所述的第一缓冲层上生长第二缓冲层、在所述的第二缓冲层上生长势垒层,其特征在于:在所述的第一缓冲层生长所述的第二缓冲层之前,在所述的第一缓冲层上生长AlGaN***层,所述的第二缓冲层生长在所述的AlGaN***层上,所述的AlGaN***层的生长厚度为5~100nm,在所述的AlGaN***层中Al的组份为5%~50%。
优选地,所述的翘曲为>-10um并且<10um时,所述的AlGaN***层的生长厚度为5~100nm,在所述的AlGaN***层中Al的组份为5%~50%。
优选地,该制备方法包括:
将所述的SiC基衬底在1000℃-1200℃的H2氛围下烘烤5-10分钟,
在1000℃~1100℃的温度下通入氨气、TMAl:在所述的SiC基衬底上生长所述的第一缓冲层,
在1000℃~1100℃的温度下同时通入氨气、TMGa以及TMAl:在所述的第一缓冲层上生长所述的AlGaN***层,
在1000℃~1100℃的温度下通入氨气、TMGa:在所述的AlGaN***层上生长所述的第二缓冲层,
在1000℃~1100℃的温度下同时通入氨气、TMGa以及TMAl:在所述的第二缓冲层上生长所述的势垒层。
进一步优选地,所述的第一缓冲层采用AlN缓冲层,所述的第二缓冲层采用GaN缓冲层。
进一步优选地,所述的第一缓冲层的厚度在20-200nm;所述的第二缓冲层的厚度在1-2um。
进一步优选地,所述的势垒层为HEMT势垒层。
进一步优选地,所述的势垒层的厚度在20-30nm。
优选地,所述的SiC基衬底为Si面SiC衬底。
优选地,所述的SiC基衬底为半绝缘或n型SiC衬底。
优选地,所述的SiC基衬底的尺寸为2-6寸。
本发明的另一个目的是提供一种翘曲可调的SiC基HEMT结构。
为达到上述目的,本发明采用的技术方案是:
一种翘曲可调的SiC基HEMT结构,其由所述的制备方法制得。
由于上述技术方案运用,本发明与现有技术相比具有下列优点和效果:
本发明通过引入AlGaN***层成功实现了SiC基HEMT外延翘曲的灵活控制,可以通过控制AlGaN的厚度或者Al组分来灵活实现大范围增强或者减弱SiC基HEMT外延的应力。
具体实施方式
下面将对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
一种翘曲可调的SiC基HEMT结构的制备方法,包括以下步骤:
S1:选择Si面SiC衬底,为半绝缘或n型SiC衬底,SiC衬底为2寸、3寸、4寸、6寸,将SiC衬底在1000℃-1200℃的H2氛围下烘烤5-10分钟,
S2:在1000℃~1100℃的温度下通入氨气、TMAl:在SiC衬底上生长AlN缓冲层,AlN缓冲层的厚度在20-200nm,如60nm、120nm、180nm等,
S3:在1000℃~1100℃的温度下同时通入氨气、TMGa以及TMAl:在AlN缓冲层上生长AlGaN***层,
S4:在1000℃~1100℃的温度下通入氨气、TMGa:在AlGaN***层生长GaN缓冲层,GaN缓冲层的厚度在1-2um,如1 um、1.5 um、2 um等,
S5:在1000℃~1100℃的温度下同时通入氨气、TMGa以及TMAl:在GaN缓冲层上生长势垒层,势垒层为厚度在20-30nm的AlGaN层,如20nm、25nm、30nm等,并获得所需的HEMT结构。
其中:在S3中,AlGaN***层的厚度、Al的组份根据不同的翘曲要求可以进行调节, 具体如下表所示:
实施例
结构所需翘曲 5um >±5um >±5um <±5um <±5um
AlGaN***层厚度 10nm 10nm 5nm-10nm 10nm 10nm-50nm
Al组份 20% 5%-20% 20% 20%-30% 20%
此外,首先当AlGaN***层的厚度大于500nm-1000nm时很容易产生裂纹,这可能会导致外延产品的质量不稳定;其次AlGaN***层生长的越厚,其成本自然越高,这对于以后量产也是需要优化的;最后AlGaN***层并没有GaN层那么容易清理,因此AlGaN***层太厚对于后续石墨盘的清洗多少会带来一些麻烦。
上述实施例只为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种翘曲可调的SiC基HEMT结构的制备方法,包括在SiC基衬底上生长第一缓冲层、在所述的第一缓冲层上生长第二缓冲层、在所述的第二缓冲层上生长势垒层,其特征在于:所述的第一缓冲层采用AlN缓冲层,所述的第二缓冲层采用GaN缓冲层,所述势垒层采用AlGaN势垒层,在所述的第一缓冲层生长所述的第二缓冲层之前,在所述的第一缓冲层上生长AlGaN***层,所述的第二缓冲层生长在所述的AlGaN***层上,所述的AlGaN***层的生长厚度为5~100nm,在所述的AlGaN***层中Al的组份为5%~50%,
当所述的HEMT结构所需翘曲为5um时,所述的AlGaN***层厚度为10nm、所述的AlGaN***层中Al的组分为20%;
当所述的HEMT结构所需翘曲大于±5um时,所述的AlGaN***层厚度为10nm、所述的AlGaN***层中Al的组分为5%-20%,或所述的AlGaN***层厚度为5nm-10nm、所述的AlGaN***层中Al的组分为20%;
当所述的HEMT结构所需翘曲小于±5um时,所述的AlGaN***层厚度为10nm、所述的AlGaN***层中Al的组分为20%-30%,或所述的AlGaN***层厚度为10nm-50nm、所述的AlGaN***层中Al的组分为20%。
2.根据权利要求1所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:当所述的翘曲为>-10um并且<10um时,所述的AlGaN***层的生长厚度为5~100nm,在所述的AlGaN***层中Al的组份为5%~50%。
3.根据权利要求1所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:该制备方法包括:
将所述的SiC基衬底在1000℃-1200℃的H2氛围下烘烤5-10分钟,
在1000℃~1100℃的温度下通入氨气、TMAl:在所述的SiC基衬底上生长所述的第一缓冲层,
在1000℃~1100℃的温度下同时通入氨气、TMGa以及TMAl:在所述的第一缓冲层上生长所述的AlGaN***层,
在1000℃~1100℃的温度下通入氨气、TMGa:在所述的AlGaN***层上生长所述的第二缓冲层,
在1000℃~1100℃的温度下同时通入氨气、TMGa以及TMAl:在所述的第二缓冲层上生长所述的势垒层。
4.根据权利要求3所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:所述的第一缓冲层的厚度在20-200nm;所述的第二缓冲层的厚度在1-2um。
5.根据权利要求3所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:所述的势垒层为HEMT势垒层。
6.根据权利要求3所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:所述的势垒层的厚度在20-30nm。
7.根据权利要求1所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:所述的SiC基衬底为Si面SiC衬底。
8.根据权利要求1所述的一种翘曲可调的SiC基HEMT结构的制备方法,其特征在于:所述的SiC基衬底为半绝缘或n型SiC衬底。
9.一种翘曲可调的SiC基HEMT结构,其特征在于:其由权利要求1至8中任意一项所述的制备方法制得。
CN201910534581.XA 2019-06-20 2019-06-20 一种翘曲可调的SiC基HEMT结构的制备方法及结构 Active CN110233105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910534581.XA CN110233105B (zh) 2019-06-20 2019-06-20 一种翘曲可调的SiC基HEMT结构的制备方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910534581.XA CN110233105B (zh) 2019-06-20 2019-06-20 一种翘曲可调的SiC基HEMT结构的制备方法及结构

Publications (2)

Publication Number Publication Date
CN110233105A CN110233105A (zh) 2019-09-13
CN110233105B true CN110233105B (zh) 2022-07-08

Family

ID=67856890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910534581.XA Active CN110233105B (zh) 2019-06-20 2019-06-20 一种翘曲可调的SiC基HEMT结构的制备方法及结构

Country Status (1)

Country Link
CN (1) CN110233105B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725330A (zh) * 2021-08-10 2021-11-30 广州市众拓光电科技有限公司 一种硅基led外延结构及其制备方法和应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261024A (ja) * 2001-02-28 2002-09-13 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ並びに半導体デバイス
JP2009231561A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
WO2016039178A1 (ja) * 2014-09-10 2016-03-17 シャープ株式会社 窒化物半導体積層構造及びそれを用いた電子デバイス
CN107845565A (zh) * 2017-09-22 2018-03-27 叶顺闵 一种提高氮化镓器件电子迁移率及外延层质量方法
CN109103099A (zh) * 2017-06-21 2018-12-28 英飞凌科技奥地利有限公司 控制iii-v型半导体器件中的晶片弯曲度的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005723A (ja) * 2004-06-25 2005-01-06 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
CN1825539A (zh) * 2005-02-22 2006-08-30 中国科学院半导体研究所 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法
JP6180401B2 (ja) * 2014-11-25 2017-08-16 サンケン電気株式会社 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261024A (ja) * 2001-02-28 2002-09-13 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ並びに半導体デバイス
JP2009231561A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
WO2016039178A1 (ja) * 2014-09-10 2016-03-17 シャープ株式会社 窒化物半導体積層構造及びそれを用いた電子デバイス
CN109103099A (zh) * 2017-06-21 2018-12-28 英飞凌科技奥地利有限公司 控制iii-v型半导体器件中的晶片弯曲度的方法
CN107845565A (zh) * 2017-09-22 2018-03-27 叶顺闵 一种提高氮化镓器件电子迁移率及外延层质量方法

Also Published As

Publication number Publication date
CN110233105A (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
CN109346400B (zh) 一种高质量Ga2O3薄膜及其异质外延制备方法
CN104409319A (zh) 一种石墨烯基底上生长高质量GaN缓冲层的制备方法
WO2019144915A1 (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN104600109A (zh) 一种高耐压氮化物半导体外延结构及其生长方法
US9382641B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
AU2018391121B2 (en) N-polar plane high-frequency GaN rectifier epitaxial structure on silicon substrate and manufacturing method therefor
CN115842042B (zh) 一种外延层结构及其制备方法和应用
CN110233105B (zh) 一种翘曲可调的SiC基HEMT结构的制备方法及结构
WO2012127738A9 (ja) 複合GaN基板およびその製造方法、ならびにIII族窒化物半導体デバイスおよびその製造方法
WO2019095632A1 (zh) 一种半绝缘碳化硅单晶的制备方法
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN104465720A (zh) 一种半导体外延结构及其生长方法
CN105762061B (zh) 一种氮化物的外延生长方法
CN104538303A (zh) 转移衬底的氮化镓基高电子迁移率晶体管制作的方法
CN105006427B (zh) 一种利用低温过渡层生长高质量氮化镓外延结构的方法
CN109830535B (zh) 具有纳米台阶递变层的高阻氮化镓基缓冲层及制备方法
CN212991102U (zh) 一种复合衬底结构
CN110957354B (zh) 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法
CN114005728A (zh) 一种低应力高质量氮化物材料外延方法
CN109994545B (zh) 一种hemt外延结构及其制备方法
CN208142186U (zh) 一种高电子迁移率晶体管外延结构
CN110444598A (zh) 高电子迁移率晶体管及其制备方法
CN110246754B (zh) 一种hemt外延结构的制备方法及外延结构
CN111354791A (zh) 一种hemt器件外延结构及其生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant