CN110198166B - 一种像素电路及相应运行方法 - Google Patents

一种像素电路及相应运行方法 Download PDF

Info

Publication number
CN110198166B
CN110198166B CN201910456167.1A CN201910456167A CN110198166B CN 110198166 B CN110198166 B CN 110198166B CN 201910456167 A CN201910456167 A CN 201910456167A CN 110198166 B CN110198166 B CN 110198166B
Authority
CN
China
Prior art keywords
ctr
mosfet
voltage
rst
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910456167.1A
Other languages
English (en)
Other versions
CN110198166A (zh
Inventor
眭小超
王永耀
凌耀君
冯想来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xinyue Intellectual Property Services Co ltd
Original Assignee
Shenzhen Xinyue Intellectual Property Services Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xinyue Intellectual Property Services Co ltd filed Critical Shenzhen Xinyue Intellectual Property Services Co ltd
Priority to CN201910456167.1A priority Critical patent/CN110198166B/zh
Publication of CN110198166A publication Critical patent/CN110198166A/zh
Application granted granted Critical
Publication of CN110198166B publication Critical patent/CN110198166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017536—Interface arrangements using opto-electronic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种像素电路，包括：第一至第六MOSFET；光电二极管(PD)，其正极接地；三极管，其发射极与第五MOSFET的栅极连接，其集电极接地。此外，本发明还涉及一种运行像素电路的方法。通过本发明，可以显著提高像素电路的电子‑电压转换增益，从而明显提高像素的灵敏度。

Description

一种像素电路及相应运行方法
技术领域
本发明总体而言涉及集成电路领域，具体而言涉及一种像素电路。此外，本发明还涉及一种运行像素电路的方法。
背景技术
半导体像素是一种广泛应用于成像领域、光纤通信领域、激光测距等众多领域的重要半导体器件，其用于将光信号转换成电压信号，其原理是，像素的光电二极管的反向偏置的PN结在一定波长辐射的照射下，由于光生载流子的影响会出现反向电压或电流的变化，该变化与光辐射强成比例，通过检测该变化可确定光辐射强度。
现有像素采用转换电容CFD来将光电信号转换为电压信号。如图1所示，输出电压V＝Q/CFD，其中Q为光电二极管因受到光辐射而产生电荷量。从上面的公式可以看出，转换电容CFD的大小将直接影响输出电压的大小，从而影响像素的灵敏度。然而，目前还不能无限地缩小转换电容CFD，因此电子-电压转换增益受到限制。
发明内容
本发明的任务是，提供一种像素电路及相应运行方法，通过该像素电路和/或该方法，可以显著提高像素电路的电子-电压转换增益，从而明显提高像素的灵敏度。
在本发明的第一方面，该任务通过一种像素电路来解决，该像素电路包括：
第一金属氧化物半导体场效应晶体管MOSFET(RST3)，其栅极连接到第一控制信号(Ctr1)，其漏极和源极分别连接到第一电压(V1)和光电二极管(PD)的负极；
第二金属氧化物半导体场效应晶体管MOSFET(RST2)，其栅极连接到第二控制信号(Ctr2)，其漏极和源极分别连接到第二电压(V2)和光电二极管(PD)的负极；
光电二极管(PD)，其正极接地；
第三金属氧化物半导体场效应晶体管MOSFET(TG)，其栅极连接到第三控制信号(Ctr3)，其漏极和源极分别连接到光电二极管(PD)的负极和三极管的基极；
三极管，其发射极与第五金属氧化物半导体场效应晶体管MOSFET(Amp/SF)的栅极连接，其集电极接地；
第四金属氧化物半导体场效应晶体管MOSFET(RST1)，其栅极连接到第四控制信号(Ctr4)，其漏极和源极分别连接到第二电压(V2)和三极管的发射极；
第五金属氧化物半导体场效应晶体管MOSFET(Amp/SF)，其漏极和源极分别连接到第二电压(V2)和第六金属氧化物半导体场效应晶体管MOSFET(Adr/SEL)的漏极和源极之一；以及
第六金属氧化物半导体场效应晶体管MOSFET(Adr/SEL)，其栅极连接到第五控制信号(Ctr5)，其漏极和源极中的另一作为输出端(OP)。
在此应当指出，在本发明中，根据MOSFET的类型不同(如n型或p型)，其漏极和源极的连接方式不同。当MOSFET是n型时，其漏极连接到较高电压(即两个端子中电压较高的端子)，而其源极连接到较低电压(即两个端子中电压较低的端子)。以此类推，当MOSFET是p型时反之。此外，n型MOSFET是低电平驱动，而p型MOSFET是高电平驱动。因此，在p型MOSFET的情况下，在提供控制信号时可能需要采用电荷泵等升压装置来提供高电平。
在本发明的一个优选方案中规定，第一至第六MOSFET为n型MOSFET，其中第一至第六MOSFET的漏极连接到高电压端，其源极连接到低电压端。通过采用n型MOSFET，可以实现低电压驱动，从而节省电路成本。
在本发明的一个扩展方案中规定，第一电压(V1)是复位电压，并且第二电压(V2)是电源电压。根据应用场合，第一电压和第二电压的大小可以相应地设置。例如，可以设置第一电压等于第二电压。
在本发明的另一扩展方案中规定，所述三极管是PNP型双极结型晶体管。在PNP型双极结型晶体管的情况下，电流从发射极流向集电极，其中发射极的电位最高。在使用NPN型双极结型晶体管时，情况相反。在本发明中，优选使用PNP型双极结型晶体管。但是在本发明的教导下，使用其它类型双极结型晶体管也是可设想的。
在本发明的第二方面，前述任务通过一种图像传感器来解决，该图像传感器具有根据本发明的像素电路。在此应当指出，除了图像传感器以外，本发明的像素电路还可以应用于其它设备或器件。
在本发明的第三方面，前述任务通过一种用于运行像素电路的方法来解决，该方法包括下列步骤：
提供相应的第五控制信号(Ctr5)，使得第五MOSFET(Adr/SEL)导通；
提供相应的第四控制信号(Ctr4)、第二控制信号(Ctr2)和第三控制信号(Ctr3)，使得第四MOSFET(RST1)、第二MOSFET(RST2)和第三MOSFET(TG)导通，其中在输出端(OP)处生成第一输出信号(S1)；
提供相应的第四控制信号(Ctr4)、第二控制信号(Ctr2)和第三控制信号(Ctr3)，使得第四MOSFET(RST1)、第二MOSFET(RST2)、和第三MOSFET(TG)截止；
提供相应的第一控制信号(Ctr1)，使得第一MOSFET(RST3)导通；
将光电二极管(PD)曝光；
提供相应的第三控制信号(Ctr3)，使得第三MOSFET(TG)导通，其中在输出端(OP)处生成第二输出信号(S2)；以及
提供相应的第三控制信号(Ctr3)，使得第三MOSFET(TG)截止。
在本发明的一个优选方案中规定，提供相应的第四控制信号(Ctr4)、第二控制信号(Ctr2)和第三控制信号(Ctr3)，使得第四MOSFET(RST1)、第二MOSFET(RST2)和第三MOSFET(TG)导通包括：
将第四MOSFET(RST1)、第二MOSFET(RST2)和第三MOSFET(TG)保持导通，使得下列等式成立：
Vemit＝Vbase＝V2，
其中Vemit是三极管的发射极电压，并且Vbase是三极管的基极电压(Vbase)。
在本发明的另一优选方案中规定，提供相应的第三控制信号(Ctr3)，使得第三MOSFET(TG)导通包括：
将第三MOSFET(TG)保持导通，使得下列等式成立：
Vemit＝Vbase＝(Vpd+V2)/2，
其中Vpd是光电二极管电压。
在本发明的一个扩展方案中规定，该方法还包括：
由比较器确定第二输出信号(S2)与第一输出信号(S2)之间的电压差。
本发明至少具有下列有益效果：在本发明中，通过用晶体管(如双极结型晶体管BJT)替换转换电容CFD，可以放大基极的电压(例如在BJT的情况下，Vemit＝Vbase+Vcollector，Vemit≈2.11Vbase)，由此放大电压变化，从而提高像素电路的电子-电压转换增益，进而提高像素的灵敏度，同时还避免了转换电容CFD对电子-电压转换增益的限制，由此显著提高像素的灵敏度。
附图说明
下面结合具体实施方式参考附图进一步阐述本发明。
图1示出了根据现有技术的像素电路的原理图；以及
图2示出了根据本发明的像素电路的原理图。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。
在本发明中，除非特别指出，“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。此外，“布置在…上或上方”仅仅表示两个部件之间的相对位置关系，而在一定情况下、如在颠倒产品方向后，也可以转换为“布置在…下或下方”，反之亦然。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。以此类推，在本发明中，表方向的术语“垂直于”、“平行于”等等同样涵盖了“基本上垂直于”、“基本上平行于”的含义。
另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。
在本发明中，“提供相应的控制信号”例如是指，提供该控制信号的相应参数(如电平)，使得具有该参数的控制信号能够激活或停止激活相应器件(如使器件导通或截止)。
下面结合具体实施方式参考附图进一步阐述本发明。
图2示出了根据本发明的像素电路100的原理图。
如图2所示，像素电路100包括下列部件，其中一些部件可能是可选的：
·第一金属氧化物半导体场效应晶体管MOSFET(RST3)，其栅极连接到第一控制信号(Ctr1)，其漏极连接到第一电压(V1)，其源极连接到光电二极管(PD)的负极。
·第二金属氧化物半导体场效应晶体管MOSFET(RST2)，其栅极连接到第二控制信号(Ctr2)，其漏极连接到第二电压(V2)，其源极连接到光电二极管(PD)的负极。
·光电二极管(PD)，其正极接地。该光电二极管可以是常规的光电二极管。
·第三金属氧化物半导体场效应晶体管MOSFET(TG)，其栅极连接到第三控制信号(Ctr3)，其漏极连接到光电二极管(PD)的负极，其源极连接到三极管的基极；
·三极管，其发射极与第五金属氧化物半导体场效应晶体管MOSFET(Amp/SF)的栅极连接，其集电极接地。在本发明中，三极管是双极结型晶体管(BJT)。
·第四金属氧化物半导体场效应晶体管MOSFET(RST1)，其栅极连接到第四控制信号(Ctr4)，其漏极连接到第二电压(V2)，其源极连接到三极管的发射极。
·第五金属氧化物半导体场效应晶体管MOSFET(Amp/SF)，其漏极连接到第二电压(V2)，其源极连接到第六金属氧化物半导体场效应晶体管MOSFET(Adr/SEL)的漏极。
·第六金属氧化物半导体场效应晶体管MOSFET(Adr/SEL)，其栅极连接到第五控制信号(Ctr5)，其源极作为输出端(OP)。
下面阐述本发明的像素电路100的运行方式。
在步骤S1，提供相应的第五控制信号(Ctr5)(例如使第五控制信号为高电平)，使得第五MOSFET(Adr/SEL)导通。
在步骤S2，提供相应的第四控制信号(Ctr4)、第二控制信号(Ctr2)和第三控制信号(Ctr3)(例如使这些控制信号为高电平)，使得第四MOSFET(RST1)、第二MOSFET(RST2)和第三MOSFET(TG)导通，其中在输出端(OP)处生成第一输出信号(S1)。
此时，Vemit＝Vbase＝V2，
其中Vemit是三极管的发射极电压，并且Vbase是三极管的基极电压(Vbase)。因此，S1＝V2。
在步骤S3，提供相应的第四控制信号(Ctr4)、第二控制信号(Ctr2)和第三控制信号(Ctr3)，使得第四MOSFET(RST1)、第二MOSFET(RST2)、和第三MOSFET(TG)截止(例如使这些控制信号为低电平)。
在步骤S4，提供相应的第一控制信号(Ctr1)，使得第一MOSFET(RST3)导通。在此，通过反向偏置，使得Vpd＝V1，其中Vpd是光电二极管(PD)的电压。
在步骤S5，将光电二极管(PD)曝光，使得光电二极管在一定波长辐射的照射下，由于会生成光生载流子(其电荷量为Q)，进而其反向偏置的PN结影响会出现反向电压的变化，该变化与光辐射强成比例。
此时，Vpd＝V1-Q/Cpd，
其中Cpd是光电二极管的电容。
在步骤S6，提供相应的第三控制信号(Ctr3)，使得第三MOSFET(TG)导通，其中在输出端(OP)处生成第二输出信号(S2)。在此，导通时间为使得三极管(如BJT)的电荷达到平衡，即有下面的等式成立：
Vemit＝Vbase≈(Vpd+V2)/2＝(V1-Q/Cpd+V2)/2。
在可选步骤S7，由比较器确定第一输出信号(S1)与第二输出信号(S2)之间的电压差ΔV＝S1-S2。
ΔV＝S1-S2≈V2-(V1-Q/Cpd+V2)/2＝(Q/CPD-V1+V2)/2。
从这里可以看出，根据本发明的像素电路的电压变化值与现有技术(V＝Q/CFD)相比，得到了显著提升，且与CFD无关。
在步骤S7，提供相应的第三控制信号(Ctr3)，使得第三MOSFET(TG)截止。
在可选步骤S8，在当前的全部操作完成后，可通过复位电压V1对光电二极管进行反向偏置以进行复位。例如可重复前述步骤。
本发明至少具有下列有益效果：在本发明中，通过用晶体管(如双极结型晶体管BJT)替换转换电容CFD，可以放大基极的电压(例如在BJT的情况下，Vemit＝Vbase+Vcollector，Vemit≈2.11Vbase)，由此放大电压变化，从而提高像素电路的电子-电压转换增益，进而提高像素的灵敏度，同时还避免了转换电容CFD对电子-电压转换增益的限制，由此显著提高像素的灵敏度。
虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。

Claims (9)

1.一种像素电路，包括：
第一金属氧化物半导体场效应晶体管MOSFET(RST3)，其栅极连接到第一控制信号(Ctr1)，其漏极和源极分别连接到第一电压(V1)和光电二极管(PD)的负极；
第二金属氧化物半导体场效应晶体管MOSFET(RST2)，其栅极连接到第二控制信号(Ctr2)，其漏极和源极分别连接到第二电压(V2)和光电二极管(PD)的负极；
光电二极管(PD)，其正极接地；
第三金属氧化物半导体场效应晶体管MOSFET(TG)，其栅极连接到第三控制信号(Ctr3)，其漏极和源极分别连接到光电二极管(PD)的负极和三极管的基极；
三极管，其发射极与第五金属氧化物半导体场效应晶体管MOSFET(Amp/SF)的栅极连接，其集电极接地；
第四金属氧化物半导体场效应晶体管MOSFET(RST1)，其栅极连接到第四控制信号(Ctr4)，其漏极和源极分别连接到第二电压(V2)和三极管的发射极；
第五金属氧化物半导体场效应晶体管MOSFET(Amp/SF)，其漏极和源极分别连接到第二电压(V2)和第六金属氧化物半导体场效应晶体管MOSFET(Adr/SEL)的漏极和源极之一；以及
第六金属氧化物半导体场效应晶体管MOSFET(Adr/SEL)，其栅极连接到第五控制信号(Ctr5)，其漏极和源极中的另一作为输出端(OP)。
2.根据权利要求1所述的像素电路，其中第一至第六MOSFET为n型MOSFET，其中第一至第六MOSFET的漏极连接到高电压端，其源极连接到低电压端。
3.根据权利要求1所述的像素电路，其中第一电压(V1)是复位电压，并且第二电压(V2)是电源电压。
4.根据权利要求1所述的像素电路，其中所述三极管是PNP型双极结型晶体管(BJT)。
5.一种图像传感器，其具有根据权利要求1至2之一所述的像素电路。
6.一种用于运行根据权利要求1至4之一所述的像素电路的方法，包括下列步骤：提供相应的第五控制信号(Ctr5)，使得第五MOSFET(Adr/SEL)导通；
提供相应的第四控制信号(Ctr4)、第二控制信号(Ctr2)和第三控制信号(Ctr3)，使得第四MOSFET(RST1)、第二MOSFET(RST2)和第三MOSFET(TG)导通，其中在输出端(OP)处生成第一输出信号S1；
提供相应的第四控制信号(Ctr4)、第二控制信号(Ctr2)和第三控制信号(Ctr3)，使得第四MOSFET(RST1)、第二MOSFET(RST2)、和第三MOSFET(TG)截止；
提供相应的第一控制信号(Ctr1)，使得第一MOSFET(RST3)导通；将光电二极管(PD)曝光；
提供相应的第三控制信号(Ctr3)，使得第三MOSFET(TG)导通，其中在输出端(OP)处生成第二输出信号S2；以及
提供相应的第三控制信号(Ctr3)，使得第三MOSFET(TG)截止。
7.根据权利要求6所述的方法，其中提供相应的第四控制信号(Ctr4)、第二控制信号(Ctr2)和第三控制信号(Ctr3)，使得第四MOSFET(RST1)、第二MOSFET(RST2)和第三MOSFET(TG)导通包括：
将第四MOSFET(RST1)、第二MOSFET(RST2)和第三MOSFET(TG)保持导通，使得下列等式
成立：
Vemit＝Vbase＝V2，
其中Vemit是三极管的发射极电压，并且Vbase是三极管的基极电压。
8.根据权利要求7所述的方法，其中提供相应的第三控制信号(Ctr3)，使得第三MOSFET(TG)导通包括：
将第三MOSFET(TG)保持导通，使得下列等式成立：Vemit＝Vbase＝(Vpd+V2)/2，其中Vpd是光电二极管电压。
9.根据权利要求6所述的方法，还包括：由比较器确定第一输出信号S1与第二输出信号S2之间的电压差。
CN201910456167.1A 2019-05-29 2019-05-29 一种像素电路及相应运行方法 Active CN110198166B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910456167.1A CN110198166B (zh) 2019-05-29 2019-05-29 一种像素电路及相应运行方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910456167.1A CN110198166B (zh) 2019-05-29 2019-05-29 一种像素电路及相应运行方法

Publications (2)

Publication Number Publication Date
CN110198166A CN110198166A (zh) 2019-09-03
CN110198166B true CN110198166B (zh) 2024-01-12

Family

ID=67753368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910456167.1A Active CN110198166B (zh) 2019-05-29 2019-05-29 一种像素电路及相应运行方法

Country Status (1)

Country Link
CN (1) CN110198166B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104135633A (zh) * 2014-08-25 2014-11-05 北京思比科微电子技术股份有限公司 可变转换增益的图像传感器像素及其工作方法
CN105120186A (zh) * 2015-09-16 2015-12-02 上海集成电路研发中心有限公司 转换增益可调的像素单元结构及其信号采集方法
CN107147857A (zh) * 2017-05-17 2017-09-08 上海集成电路研发中心有限公司 一种高灵敏度的相位检测像素单元及其驱动方法
CN208227176U (zh) * 2018-06-20 2018-12-11 上海晔芯电子科技有限公司 像素电路及图像传感器装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217681B (zh) * 2014-09-02 2016-08-17 武汉天马微电子有限公司 一种像素电路、显示面板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104135633A (zh) * 2014-08-25 2014-11-05 北京思比科微电子技术股份有限公司 可变转换增益的图像传感器像素及其工作方法
CN105120186A (zh) * 2015-09-16 2015-12-02 上海集成电路研发中心有限公司 转换增益可调的像素单元结构及其信号采集方法
CN107147857A (zh) * 2017-05-17 2017-09-08 上海集成电路研发中心有限公司 一种高灵敏度的相位检测像素单元及其驱动方法
CN208227176U (zh) * 2018-06-20 2018-12-11 上海晔芯电子科技有限公司 像素电路及图像传感器装置

Also Published As

Publication number Publication date
CN110198166A (zh) 2019-09-03

Similar Documents

Publication Publication Date Title
JP6080447B2 (ja) 光電変換装置
US8692919B2 (en) Photo-sensor, measurement apparatus and camera system
US8664580B2 (en) Optical sensor and electronic equipment
TWI456988B (zh) 主動式像素感測器電路及其操作方法
US8552357B2 (en) Photoelectric conversion apparatus
US11006062B2 (en) Pixel sensing circuit and driving method thereof, image sensor and electronic device
CN108766341B (zh) 像素电路、显示面板、显示设备以及像素电路的控制方法
US11639991B2 (en) Photo-detecting apparatus with current-reuse
US6982406B2 (en) Simple CMOS light-to-current sensor
JP2010153633A (ja) 光電変換装置
CN110198166B (zh) 一种像素电路及相应运行方法
KR102065198B1 (ko) 펄스형 전자기 방사 검출 디바이스
JP2000077644A (ja) 光センサと固体撮像装置
JPH08181348A (ja) 光電変換装置
US20150365060A1 (en) Transimpedance amplifier and light reception circuit
US20150288899A1 (en) Image pickup apparatus and method for driving the same
JP3824965B2 (ja) 固体撮像素子
JP2005057612A (ja) 固体撮像装置およびその駆動方法
US20240087517A1 (en) Electronic device
JP2024035722A (ja) 光センサ
US11108983B2 (en) Imaging device
TWI786955B (zh) 主動畫素感測電路
US20240184405A1 (en) Photoelectric detection circuit, method of controlling photoelectric detection circuit, and pixel unit
JP2010263293A (ja) 電流電圧変換回路
CN114627788A (zh) 光电传感像素补偿电路、驱动方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20221219

Address after: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province

Applicant after: Huaian Xide Industrial Design Co.,Ltd.

Address before: No. 599, East Changjiang Road, Huaiyin District, Huai'an City, Jiangsu Province

Applicant before: HUAIAN IMAGING DEVICE MANUFACTURER Corp.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20231219

Address after: 518000 floor 3, Xincheng Plaza, Hedong community, Xixiang street, Bao'an District, Shenzhen, Guangdong

Applicant after: Shenzhen Xinyue Intellectual Property Services Co.,Ltd.

Address before: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province

Applicant before: Huaian Xide Industrial Design Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant