CN110190126A - 一种抗反激信号的半导体器件及制作方法 - Google Patents
一种抗反激信号的半导体器件及制作方法 Download PDFInfo
- Publication number
- CN110190126A CN110190126A CN201910364224.3A CN201910364224A CN110190126A CN 110190126 A CN110190126 A CN 110190126A CN 201910364224 A CN201910364224 A CN 201910364224A CN 110190126 A CN110190126 A CN 110190126A
- Authority
- CN
- China
- Prior art keywords
- drain
- metal
- layer
- cap layers
- reflective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 230000003667 anti-reflective effect Effects 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 91
- 229910052751 metal Inorganic materials 0.000 claims abstract description 91
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000001259 photo etching Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开一种抗反激信号的半导体器件及制作方法，方法包括如下步骤：在外延层上涂布第二光刻胶；在栅极位置以及栅极与漏级之间靠近漏级的位置进行光刻显影；蚀刻去除栅极位置以及栅极与漏级之间靠近漏级的位置的帽层；去除第二光刻胶，在外延层上涂布第三光刻胶并进行光刻显影；进行金属沉积，得到栅极金属以及金属结构，所述金属结构中间底部穿过帽层与肖特基层的上表面接触，所述金属结构的两侧分别与漏极金属和帽层接触。本发明的半导体器件具有肖特基接触/欧姆接触功能的漏级，可有效的抵抗漏级反激信号对栅极电流的影响，降低了在栅极器件上电期间的栅极电流大小，保证半导体器件的安全。
Description
技术领域
本发明涉及半导体制作技术领域，尤其涉及一种抗反激信号的半导体器件及制作方法。
背景技术
改进前技术在制作增强型器件时一般要经历如下工艺：外延片表面处理与器件源极/漏极光刻工艺——器件源级/漏级金属沉积工艺——外延片表面处理与栅级光刻工艺——栅极金属化沉积工艺——第一钝化层氮化物沉积工艺——第一金属层沉积工艺——第二钝化层氮化物沉积工艺——聚合物钝化平坦层工艺——第二金属层沉积工艺——第三钝化层氮化物沉积工艺等。此类器件经常应用于低噪放方法电路中，为减少方法电路的噪声，其漏级的电压型号一般为经过滤波电路后接入，因而在器件上电期间容易在漏级产生反激信号。易导致栅极-漏级之间的PN结导通，进而栅极到漏级产生大电流甚至烧毁器件。
发明内容
为此，需要提供一种抗反激信号的半导体器件及制作方法，解决现有漏级容易产生反激信号的问题。
为实现上述目的，发明人提供了一种抗反激信号的半导体器件制作方法，包括如下步骤：
在外延层上涂布第一光刻胶；
在源极和漏极对应的位置进行光刻显影；
蚀刻去除源极和漏极对应位置的帽层和部分肖特基层；
在源极和漏极对应的位置进行源级和漏级的金属沉积；
去除第一光刻胶，在外延层上涂布第二光刻胶；
在栅极位置以及栅极与漏级之间靠近漏级的位置进行光刻显影；
蚀刻去除栅极位置以及栅极与漏级之间靠近漏级的位置的帽层；
去除第二光刻胶，在外延层上涂布第三光刻胶并进行光刻显影；
进行金属沉积，得到栅极金属以及金属结构，所述金属结构中间底部穿过帽层与肖特基层的上表面接触，所述金属结构的两侧分别与漏极金属和帽层接触。
进一步地，还包括步骤：
进行钝化层沉积工艺、金属连线工艺。
进一步地，在去除第一光刻胶后，还包括步骤：
对外延层表面清洗。
进一步地，还包括步骤：
在衬底上依次成长缓冲层、通道层、肖特基层、帽层，得到外延层。
进一步地，在外延层上进行表面清洗。
本发明提供一种抗反激信号的半导体器件，所述半导体器件由上述任意一项的方法制得。
本发明提供一种抗反激信号的半导体器件，包括外延层，外延层上设置有源极金属、漏极金属和栅极金属，源极金属和漏极金属穿过帽层且源极金属和漏极金属的底部与肖特基层中间部位接触，栅极金属穿过帽层与肖特基层的上表面接触，栅极金属与漏级金属之间靠近漏级金属的位置设置有金属结构，所述金属结构中间底部穿过帽层与肖特基层的上表面接触，所述金属结构的两侧分别与漏极金属和帽层接触。
进一步地，所述外延层从下到上依次设置有衬底、缓冲层、通道层、肖特基层、帽层。
区别于现有技术，上述技术方案具有如下优点：漏级具有肖特基接触/欧姆接触功能，可有效的抵抗漏级反激信号对栅极电流的影响，降低了在栅极器件上电期间的栅极电流大小，保证半导体器件的安全。
附图说明
图1为本发明一实施例半导体器件外延层的结构示意图；
图2为本发明一实施例第一光刻胶光刻显影后的结构示意图；
图3为本发明一实施例制作了源极漏极位置蚀刻后的结构示意图；
图4为本发明一实施例制作了源极漏极金属的结构示意图；
图5为本发明一实施例第二光刻胶光刻显影后的结构示意图；
图6为本发明一实施例对栅极位置以及栅极与漏极之间位置进行蚀刻后的结构示意图；
图7为本发明一实施例第三光刻胶光刻显影后的结构示意图；
图8为本发明一实施例对栅极位置以及栅极与漏极之间位置进行金属沉积后的结构示意图；
图9为本发明一半导体器件实施例的抗反激的原理示意图。
附图标记说明：
1、外延层；
2、第一光刻胶；
3、第二光刻胶；
4、栅极位置；
5、栅极与漏级之间靠近漏级的位置；
6、第三光刻胶；
7、金属结构；
8、底下通道；
10、帽层；
11、肖特基层；
12、通道层；
13、缓冲层；
14、衬底。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1到图9，本实施例提供一种抗反激信号的半导体器件制作方法，本发明应用在如图1的外延层上。首先在外延层1上涂布第一光刻胶2；在源极和漏极对应的位置进行光刻显影；使得源极和漏极的位置暴露出来，如图2所示。而后蚀刻去除源极和漏极对应位置的帽层10和部分肖特基层11，如图3所示。即源极和漏极位置的帽层10被完全蚀刻掉，而后肖特基层也被蚀刻一部分，使得后面制作的源极金属S和漏极金属D与肖特基层的中间部分接触。而后在源极和漏极对应的位置进行源级和漏级的金属沉积，形成源极金属S和漏极金属D，去除第一光刻胶，得到如图4所示的结构。其中，第一光刻胶的高度应当高于要形成的漏极金属D和源极金属S的高度，以便于后续的去除。
为了实现后续的工艺步骤，还可以在去除第一光刻胶后，对外延层表面清洗。而后继续在外延层上涂布第二光刻胶3；在栅极位置4以及栅极与漏级之间靠近漏级的位置5进行光刻显影；如图6所示。以及蚀刻去除栅极位置以及栅极与漏级之间靠近漏级的位置的帽层，使得位置4和位置5的肖特基层暴露出来。而后再去除第二光刻胶，在外延层上涂布第三光刻胶6并进行光刻显影；此时光刻显影要把下面要形成的栅极金属以及金属结构的位置暴露出来，具体地，就是栅极中间位置，以及漏极金属位置，位置5以及位置5相邻的部分帽层暴露出来，如图7所示。这里的第三光刻胶厚度应该大于要形成的栅极金属高度，以便于后续的多余金属的去除。最后进行金属沉积，得到栅极金属G以及金属结构7，所述金属结构中间底部穿过帽层与肖特基层的上表面接触，所述金属结构的两侧分别与漏极金属和帽层接触，而后可以去除多余的金属和第三光刻胶，得到如图8的结构。
本发明在使用的时候，可以实现抗反激作用。具体情况如下：1.当Vg-Vd>Vt(Vg为栅极电压，Vd为漏极电压，Vt为PN结正向导通电压)，G-D PN结导通，G-D形成明显较大的栅极电流，因此当Vd为反向时，PN结正向导通的可能性极大。2.当Vg-Vd<Vt时，G-D PN结未导通，G-D未形成明显的栅极电流。3.当在漏级集成肖特基接触功能时，若Vd接收到的为负方向电压，则漏级处的栅极金属的耗尽区将底下通道处8(位置5下方)的二维电子气(2DEG)耗尽，如图9所示，从而切断G-D的电流通道，避免了G-D形成明显较大的栅极电流，实现了抗反激效果。
为了形成晶体管的结构，本发明进一步还包括步骤：进行钝化层沉积工艺、金属连线工艺。钝化层沉积在外延层上，可以提高绝缘性能。金属连线可以将增大栅极、源极、漏极金属，降低电阻，同时还可以引出电连接。
本发明可以使用现成的外延层，或者可以在本发明方法开始前先制得外延层，具体的步骤为在衬底14上依次成长缓冲层13、通道层12、肖特基层11、帽层10，得到外延层的结构。为了便于后续工艺步骤，在制作完成后，需要在外延层上进行表面清洗。
本发明提供一种抗反激信号的半导体器件，所述半导体器件由上述任意一项的方法制得。这样的半导体器件具有比较好的抗反激效果，可以避免器件因为反激而损坏。
本发明提供一种抗反激信号的半导体器件，如图8所示，包括外延层1，外延层上设置有源极金属S、漏极金属D和栅极金属G，源极金属和漏极金属穿过帽层10且源极金属和漏极金属的底部与肖特基层11中间部位接触，栅极金属穿过帽层与肖特基层的上表面接触，栅极金属与漏级金属之间靠近漏级金属的位置5设置有金属结构7，所述金属结构中间底部穿过帽层与肖特基层的上表面接触，所述金属结构的两侧分别与漏极金属和帽层接触。本实施例的漏级具有肖特基接触/欧姆接触功能，可有效的抵抗漏级反激信号对栅极电流的影响，降低了在栅极器件上电期间的栅极电流大小，保证半导体器件的安全。
作为一种可选实施例，所述外延层1从下到上依次设置有衬底14、缓冲层13、通道层12、肖特基层11、帽层10，从而可以形成晶体管结构，如HEMT(High Electron MobilityTransistor),高电子迁移率晶体管。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。
Claims (8)
1.一种抗反激信号的半导体器件制作方法，其特征在于：包括如下步骤：
在外延层上涂布第一光刻胶；
在源极和漏极对应的位置进行光刻显影；
蚀刻去除源极和漏极对应位置的帽层和部分肖特基层；
在源极和漏极对应的位置进行源级和漏级的金属沉积；
去除第一光刻胶，在外延层上涂布第二光刻胶；
在栅极位置以及栅极与漏级之间靠近漏级的位置进行光刻显影；
蚀刻去除栅极位置以及栅极与漏级之间靠近漏级的位置的帽层；
去除第二光刻胶，在外延层上涂布第三光刻胶并进行光刻显影；
进行金属沉积，得到栅极金属以及金属结构，所述金属结构中间底部穿过帽层与肖特基层的上表面接触，所述金属结构的两侧分别与漏极金属和帽层接触。
2.根据权利要求1所述的一种抗反激信号的半导体器件制作方法，其特征在于，还包括步骤：
进行钝化层沉积工艺、金属连线工艺。
3.根据权利要求1所述的一种抗反激信号的半导体器件制作方法，其特征在于：在去除第一光刻胶后，还包括步骤：
对外延层表面清洗。
4.根据权利要求1所述的一种抗反激信号的半导体器件制作方法，其特征在于，还包括步骤：
在衬底上依次成长缓冲层、通道层、肖特基层、帽层，得到外延层。
5.根据权利要求4所述的一种抗反激信号的半导体器件制作方法，还包括步骤：在外延层上进行表面清洗。
6.一种抗反激信号的半导体器件，其特征在于，所述半导体器件由权利要求1到5任意一项的方法制得。
7.一种抗反激信号的半导体器件，其特征在于：包括外延层，外延层上设置有源极金属、漏极金属和栅极金属，源极金属和漏极金属穿过帽层且源极金属和漏极金属的底部与肖特基层中间部位接触，栅极金属穿过帽层与肖特基层的上表面接触，栅极金属与漏级金属之间靠近漏级金属的位置设置有金属结构，所述金属结构中间底部穿过帽层与肖特基层的上表面接触，所述金属结构的两侧分别与漏极金属和帽层接触。
8.根据权利要求1所述的一种抗反激信号的半导体器件，其特征在于，所述外延层从下到上依次设置有衬底、缓冲层、通道层、肖特基层、帽层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910364224.3A CN110190126A (zh) | 2019-04-30 | 2019-04-30 | 一种抗反激信号的半导体器件及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910364224.3A CN110190126A (zh) | 2019-04-30 | 2019-04-30 | 一种抗反激信号的半导体器件及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110190126A true CN110190126A (zh) | 2019-08-30 |
Family
ID=67715465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910364224.3A Pending CN110190126A (zh) | 2019-04-30 | 2019-04-30 | 一种抗反激信号的半导体器件及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110190126A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037212A (zh) * | 2013-03-05 | 2014-09-10 | 首尔半导体株式会社 | 氮化物半导体元件及其制造方法 |
| CN106601806A (zh) * | 2015-10-15 | 2017-04-26 | 北京大学 | 一种半导体器件及其制作方法 |
| CN107078153A (zh) * | 2014-10-03 | 2017-08-18 | 泰勒斯公司 | 具有优化的混合漏极接触的场效应晶体管及其制造方法 |
-
2019
- 2019-04-30 CN CN201910364224.3A patent/CN110190126A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037212A (zh) * | 2013-03-05 | 2014-09-10 | 首尔半导体株式会社 | 氮化物半导体元件及其制造方法 |
| CN107078153A (zh) * | 2014-10-03 | 2017-08-18 | 泰勒斯公司 | 具有优化的混合漏极接触的场效应晶体管及其制造方法 |
| CN106601806A (zh) * | 2015-10-15 | 2017-04-26 | 北京大学 | 一种半导体器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102903746B (zh) | 一种大电流密度的横向超薄绝缘栅双极型晶体管 | |
| TWI416740B (zh) | 氮化鎵異質結肖特基二極體 | |
| US7763910B2 (en) | Semiconductor device and manufacturing method | |
| CN101866923B (zh) | 三层光罩沟槽mos器件及制造方法 | |
| CN105845723A (zh) | 增强型GaN基高电子迁移率晶体管及其制备方法 | |
| US20160172480A1 (en) | Gate structures for iii-n devices | |
| CN110544723B (zh) | 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法 | |
| CN110233104A (zh) | 具有双厚度势垒层的高电子迁移率晶体管 | |
| US10903330B2 (en) | Tapered gate electrode for semiconductor devices | |
| CN106057883A (zh) | 一种高迁移率晶体管的制作方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN110429127A (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| CN115101408A (zh) | 一种Si基GaN- HEMT器件的制备方法 | |
| CN106952957A (zh) | 一种纵向型氮化镓基半导体器件及制造方法 | |
| CN102646705A (zh) | MIS栅GaN基增强型HEMT器件及制作方法 | |
| CN117352547A (zh) | 具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法 | |
| CN201725795U (zh) | 三层光罩沟槽mos器件 | |
| CN110190126A (zh) | 一种抗反激信号的半导体器件及制作方法 | |
| KR20130063833A (ko) | 모노리식 반도체 소자 및 그 제조 방법 | |
| CN110085674A (zh) | 一种垂直功率器件及其制作方法 | |
| CN206672934U (zh) | 集成肖特基二极管的SiCJFET器件 | |
| CN103681831A (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN110690282B (zh) | 一种基于晶体管的电阻结构及其制作方法 | |
| CN107195548B (zh) | InAs/AlSb HEMT及MOS-HEMT器件的制备方法 | |
| CN206711901U (zh) | 一种内置肖特基界面的沟槽式mos结构二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190830 |