CN110190058A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN110190058A CN110190058A CN201910447934.2A CN201910447934A CN110190058A CN 110190058 A CN110190058 A CN 110190058A CN 201910447934 A CN201910447934 A CN 201910447934A CN 110190058 A CN110190058 A CN 110190058A
- Authority
- CN
- China
- Prior art keywords
- storage region
- substrate
- region
- gate structure
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 170
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 239000011229 interlayer Substances 0.000 claims abstract description 53
- 238000003860 storage Methods 0.000 claims description 161
- 230000002093 peripheral effect Effects 0.000 claims description 94
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 38
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 125000006850 spacer group Chemical group 0.000 claims description 31
- 238000002955 isolation Methods 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- VUZPPFZMUPKLLV-UHFFFAOYSA-N methane;hydrate Chemical compound C.O VUZPPFZMUPKLLV-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：提供一具有***区和存储区的衬底，且所述***区和存储区上均形成有至少一个栅极结构；形成侧墙于所述栅极结构的侧壁上；至少去除所述存储区上的所述栅极结构的侧壁上的部分厚度的所述侧墙，以使得相邻的所述栅极结构之间的所述侧墙之间的间距增大；以及，形成层间介质层于所述衬底上，所述层间介质层覆盖所述栅极结构和所述侧墙。本发明的技术方案使得相邻的栅极结构之间的侧墙之间的深宽比降低，进而使得相邻的栅极结构之间的侧墙之间的层间介质层中的空洞的数量减少和尺寸减小，从而使得产品良率得到提高。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
在半导体器件的生产工艺过程中，存储单元的侧墙工艺完成之后，一般会采用高密度等离子体化学气相沉积(HDP CVD)工艺进行层间介质层(ILD)的填充。但是，随着产品不断地更新换代，存储单元中各特征尺寸不断缩小，相邻侧墙之间的深宽比也在不断增大，进而导致现有的高密度等离子体化学气相沉积工艺已经无法满足层间介质层的填充需求，填充在相邻侧墙之间的层间介质层中常产生空洞，而这些空洞的存在，使得之后在相邻侧墙之间的层间介质层中形成的导电接触插栓之间桥接而发生并联，导致半导体器件短路，进而导致产品良率下降。
因此，如何降低相邻侧墙之间的深宽比，以避免半导体器件短路，进而提高产品良率是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，使得相邻的栅极结构之间的侧墙之间的深宽比降低，进而使得相邻的栅极结构之间的侧墙之间的层间介质层中的空洞的数量减少和尺寸减小，从而使得产品良率得到提高。
为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供一具有***区和存储区的衬底，且所述***区和存储区上均形成有至少一个栅极结构；
形成轻掺杂区于所述栅极结构两侧的所述衬底中，且所述轻掺杂区部分位于所述栅极结构的下方；
形成侧墙于所述栅极结构的侧壁上；
至少去除所述存储区上的所述栅极结构的侧壁上的部分厚度的所述侧墙，以使得相邻的所述栅极结构之间的所述侧墙之间的间距增大；
以所述栅极结构和去除所述部分厚度的所述侧墙为掩膜，形成源极和漏极于所述存储区的所述栅极结构两侧的所述衬底中，且所述存储区的相邻的所述栅极结构共用所述源极或所述漏极，所述轻掺杂区分别与所述源极和所述漏极部分重叠；以及，
形成层间介质层于所述衬底上，所述层间介质层覆盖所述栅极结构和所述侧墙。
可选的，去除所述部分厚度的所述侧墙的步骤包括：
形成图案化的光刻胶层于所述衬底上，所述图案化的光刻胶层暴露出所述存储区；以及，
以所述图案化的光刻胶层为掩膜，仅去除所述存储区上的部分厚度的所述侧墙，以使得所述存储区上的相邻的所述栅极结构之间的所述侧墙之间的间距增大；
或者，
同时去除所述***区和所述存储区上的部分厚度的所述侧墙，以使得所述***区和所述存储区上的相邻的所述栅极结构之间的所述侧墙之间的间距以及所述***区和所述存储区交界处两侧上的相邻的所述栅极结构之间的所述侧墙之间的间距均增大。
可选的，形成所述源极和所述漏极于所述存储区的所述栅极结构两侧的所述衬底中的步骤包括：
以所述图案化的光刻胶层以及所述存储区上的所述栅极结构和去除所述部分厚度的所述侧墙为掩膜，对所述图案化的光刻胶层暴露的所述存储区的所述衬底进行离子掺杂，以在所述存储区的所述栅极结构两侧的所述衬底中形成源极和漏极；以及，
去除所述图案化的光刻胶层。
可选的，在形成所述源极和所述漏极于所述存储区的所述栅极结构两侧的所述衬底中之后且在形成所述层间介质层于所述衬底上之前，形成源极和漏极于所述***区的所述栅极结构两侧的所述衬底中。
可选的，采用清洗工艺去除部分厚度的所述侧墙。
可选的，所述侧墙由自内向外的第一氧化硅层、氮化硅层和第二氧化硅层组成，采用氟化氢溶液清洗去除部分或全部厚度的所述第二氧化硅层。
可选的，所述第一氧化硅层、氮化硅层和第二氧化硅层的厚度依次为10nm～15nm、10nm～15nm和30nm～40nm，所述氟化氢溶液的量能清洗去除40nm～50nm的侧墙厚度，以使得所述第二氧化硅层被完全去除。
可选的，在形成所述栅极结构于所述***区和所述存储区上之前，先形成隧穿氧化层于所述***区和所述存储区上；所述栅极结构和所述侧墙之间还形成有隔离氧化层。
本发明还提供了一种半导体器件，采用本发明提供的所述半导体器件的制造方法制造，包括：
衬底，具有***区和存储区；
栅极结构和侧墙，形成于所述***区和存储区上，所述侧墙位于所述栅极结构的侧壁上；
轻掺杂区，位于所述栅极结构两侧的所述衬底中，且所述轻掺杂区部分位于所述栅极结构的下方；
源极和漏极，位于所述***区和存储区的所述衬底中，且所述源极和所述漏极分别位于所述栅极结构的两侧的所述衬底中，所述存储区的相邻的所述栅极结构共用所述源极或所述漏极，所述轻掺杂区分别与所述源极和所述漏极部分重叠；以及，
层间介质层，形成于所述衬底上，所述层间介质层覆盖所述栅极结构和所述侧墙。
可选的，所述存储区上的两个相邻的所述栅极结构之间的相邻的所述侧墙之间的间距大于或等于所述***区上的两个相邻的所述栅极结构之间的相邻的所述侧墙之间的间距。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件的制造方法，通过提供一具有***区和存储区的衬底，并至少去除存储区上的栅极结构的侧壁上的部分厚度的侧墙，以使得相邻的所述栅极结构之间的所述侧墙之间的间距增大，进而使得相邻的栅极结构之间的侧墙之间的深宽比降低，使得相邻的栅极结构之间的侧墙之间的层间介质层中的空洞的数量减少和尺寸减小，从而使得产品良率得到提高。
2、本发明的半导体器件，通过采用本发明的半导体器件的制造方法制造，使得相邻的栅极结构之间的侧墙之间的深宽比降低，进而使得相邻的栅极结构之间的侧墙之间的层间介质层中的空洞的数量减少和尺寸减小，从而使得产品良率得到提高。
附图说明
图1是本发明一实施例的半导体器件的制造方法的流程图；
图2a～2j是图1所示的半导体器件的制造方法中的器件示意图；
图3是层间介质层中具有空洞的半导体器件的示意图。
其中，附图1～3的附图标记说明如下：
10-衬底；11-***区；12-存储区；13-第一栅极结构；14-第二栅极结构；141-浮栅层；142-栅间介质层；143-控制栅层；15-浅沟槽隔离结构；16-隧穿氧化层；17-轻掺杂区；18-侧墙；181-第一氧化硅层；182-氮化硅层；183-第二氧化硅层；19-图案化的光刻胶层；20-源极；21-漏极；22-层间介质层；H1-高度；W1～W7-间距；V1-空洞。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图1～3对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种半导体器件的制造方法，参阅图1，图1是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供一具有***区和存储区的衬底，且所述***区和存储区上均形成有至少一个栅极结构；
步骤S2、形成轻掺杂区于所述栅极结构两侧的所述衬底中，且所述轻掺杂区部分位于所述栅极结构的下方；
步骤S3、形成侧墙于所述栅极结构的侧壁上；
步骤S4、至少去除所述存储区上的所述栅极结构的侧壁上的部分厚度的所述侧墙，以使得相邻的所述栅极结构之间的所述侧墙之间的间距增大；
步骤S5、以所述栅极结构和去除所述部分厚度的所述侧墙为掩膜，形成源极和漏极于所述存储区的所述栅极结构两侧的所述衬底中，且所述存储区的相邻的所述栅极结构共用所述源极或所述漏极，所述轻掺杂区分别与所述源极和所述漏极部分重叠；
步骤S6、形成层间介质层于所述衬底上，所述层间介质层覆盖所述栅极结构和所述侧墙。
下面参阅图2a～2j更为详细的介绍本实施例提供的半导体器件的制造方法，图2a～2j是图1所示的半导体器件的制造方法中的器件示意图，图2a～2j也是半导体器件的纵向截面示意图。
参阅图2a和图2b，按照步骤S1，提供一具有***区11和存储区12的衬底10，且所述***区11和存储区12上均形成有至少一个栅极结构，所述***区11上形成的所述栅极结构为第一栅极结构13，所述存储区12上形成的所述栅极结构为第二栅极结构14。其中，所述存储区12上通常有多个(多条)所述第二栅极结构14以对应于最终形成的存储阵列，且所述存储区12上的各个第二栅极结构14均包括自下向上形成的浮栅层141、栅间介质层142和控制栅层143。在形成所述栅极结构于所述***区11和所述存储区12上之前，可以先形成隧穿氧化层16于所述***区11和所述存储区12上。所述***区11上的所述第一栅极结构13和所述存储区12上的所述第二栅极结构14可以采用如下工艺形成：在所述隧穿氧化层16上沉积所述浮栅层141和栅间介质层142；刻蚀所述栅间介质层142和浮栅层141，仅保留所述存储区12上的部分所述栅间介质层142和浮栅层141，且所述存储区12上的剩余的所述栅间介质层142和浮栅层141的堆叠结构可以呈阵列排布；在所述***区11和所述存储区12上覆盖所述控制栅层143，刻蚀所述控制栅层143和所述隧穿氧化层16至所述衬底10的上表面，由此在所述***区11上形成所述第一栅极结构13以及在所述存储区12上形成所述第二栅极结构14，此时，所述存储区12上的第二栅极结构14的高度高于所述***区11上的第一栅极结构13的高度，所述存储区12上相邻的所述第二栅极结构14之间的间隔的深宽比大于所述***区11上相邻的所述第一栅极结构13之间的间隔的深宽比。当然，在本发明的其他实施例中，所述存储区12上的所述第二栅极结构14和所述***区11上的所述第一栅极结构13也可以完全独立制作，即在此过程中，所述存储区12上的所述第二栅极结构14和所述***区11上的所述第一栅极结构13中没有采用同一道沉积工艺形成的膜层。在本发明的其他实施例中，所述存储区12上的所述第二栅极结构14和所述***区11上的所述第一栅极结构13并不局限于本实施例中的栅极结构，可以为本领域内所属技术人员公知的栅极结构。
另外，在所述***区11和所述存储区12的交界处还形成有浅沟槽隔离结构15，所述浅沟槽隔离结构15用于将所述***区11上形成的器件和所述存储区12上形成的器件电性隔离开来，形成所述浅沟槽隔离结构15于所述***区11和所述存储区12的交界处的步骤包括：刻蚀所述衬底10，以在所述***区11和所述存储区12的交界处形成一凹槽(未图示)；填充另一隔离氧化层(未图示)于所述凹槽中，以形成所述浅沟槽隔离结构15，所述浅沟槽隔离结构15的顶表面高于所述***区11和所述存储区12的所述衬底10的顶表面。另外，所述***区11和所述存储区12通过其它浅沟槽隔离结构与半导体器件中的其它区域进行隔离。
参阅图2c，按照步骤S2，形成轻掺杂区17于所述栅极结构两侧的所述衬底10中，且所述轻掺杂区17部分位于所述栅极结构的下方。也就是说，所述***区11上的所述第一栅极结构13两侧的所述衬底10中和所述存储区12上的所述第二栅极结构14两侧的所述衬底10中都形成有所述轻掺杂区17。形成所述轻掺杂区17于所述***区11和存储区12的所述衬底10中的步骤可以包括：以所述第一栅极结构13和所述第二栅极结构14为掩膜，采用多次离子注入的方式对所述***区11和存储区12的所述衬底10进行离子掺杂，以分别在所述***区11上的所述第一栅极结构13两侧的所述衬底10中以及所述存储区12上的所述第二栅极结构14两侧的所述衬底10中形成所述轻掺杂区17。通过所述轻掺杂区17来改善所述存储区12和所述***区11上形成的MOS管器件的性能。
参阅图2d，按照步骤S3，形成侧墙18于所述栅极结构的侧壁上，即形成侧墙18于所述第一栅极结构13和所述第二栅极结构14的侧壁上。所述第一栅极结构13和所述侧墙18之间以及所述第二栅极结构14和所述侧墙18之间还形成有隔离氧化层(未图示)。本实施例中，所述侧墙18可以由自内向外(即从所述栅极结构的侧壁上自内向外)的第一氧化硅层181、氮化硅层182和第二氧化硅层183组成，所述第一氧化硅层181、氮化硅层182和第二氧化硅层183的厚度依次可以为10nm～15nm(例如为11nm、14nm等)、10nm～15nm(例如为11nm、14nm等)和30nm～40nm(例如为32nm、35nm、38nm等)。其他实施例中，所述侧墙18的材质可以是氮氧硅、氮化硅或者碳化硅等本领域技术人员公知的其他材料中的一种或者多种，且不限于双层结构还是单层结构，以及本领域技术人员公知的其他叠层结构。从图2d中可看出，在距离所述衬底10的顶表面的高度H1处，所述存储区12上的两个相邻的所述第二栅极结构14之间的相邻的所述侧墙18之间的间距为W1，所述存储区12和所述***区11交界处两侧上的两个相邻的所述第二栅极结构14和所述第一栅极结构13之间的相邻的所述侧墙18之间的间距为W2。
参阅图2e至图2g，按照步骤S4，至少去除所述存储区12上的所述栅极结构(即所述第二栅极结构14)的侧壁上的部分厚度的所述侧墙18，以使得相邻栅极结构之间的所述侧墙18之间的间距增大。
去除所述部分厚度的所述侧墙18的步骤包括：先形成图案化的光刻胶层19于所述衬底10上，所述图案化的光刻胶层19暴露出所述存储区12，再以所述图案化的光刻胶层19为掩膜，仅去除所述存储区12上的部分厚度的所述侧墙18，以使得所述存储区12上的相邻第二栅极结构14之间的所述侧墙18之间的间距以及所述***区11和所述存储区12交界处两侧上的相邻栅极结构之间(即所述第一栅极结构13和所述第二栅极结构14之间)的所述侧墙18之间的间距增大，由此，降低所述存储区12上具有所述侧墙18的第二栅极结构14之间的间隔的深宽比，以有利于改善后续在此间隔中沉积膜层时的填充性能，而所述***区11上的所述侧墙18的厚度未受影响，如图2e和2f所示。其中，所述图案化的光刻胶层19可继续保留，用于后续步骤。从图2e中可看出，所述存储区12上的部分厚度的所述第二氧化硅层183被去除，使得在距离所述衬底10的顶表面的高度H1处，所述存储区12上的两个相邻的所述第二栅极结构14之间的相邻的所述侧墙18之间的间距变为W3，所述存储区12和所述***区11交界处两侧上的两个相邻的所述第二栅极结构14和所述第一栅极结构13之间的相邻的所述侧墙18之间的间距变为W4，且间距W3大于间距W1，间距W4大于间距W2；从图2f中可看出，所述存储区12上的全部厚度的所述第二氧化硅层183被去除，使得在距离所述衬底10的顶表面的高度H1处，所述存储区12上的两个相邻的所述第二栅极结构14之间的相邻的所述侧墙18之间的间距变为W5，所述存储区12和所述***区11交界处两侧上的两个相邻的所述第二栅极结构14和所述第一栅极结构13之间的相邻的所述侧墙18之间的间距变为W6，且间距W5>间距W3>间距W1，以及间距W6>间距W4>间距W2。
或者，去除所述部分厚度的所述侧墙18的步骤包括：同时去除所述***区11和所述存储区12上的部分厚度的所述侧墙18，以使得所述***区11上的相邻所述第一栅极结构13之间的所述侧墙18之间的间距、所述存储区12上的相邻所述第二栅极结构14之间的所述侧墙18之间的间距以及所述***区11和所述存储区12交界处两侧上的相邻第一栅极结构13和第二栅极结构14之间的所述侧墙18之间的间距均增大，如图2g所示，从图2g中可看出，所述存储区12上的全部厚度的所述第二氧化硅层183被去除，所述***区11上的部分厚度的所述第二氧化硅层183被去除，使得在距离所述衬底10的顶表面的高度H1处，所述存储区12上的两个相邻的所述第二栅极结构14之间的相邻的所述侧墙18之间的间距为W5，所述存储区12和所述***区11交界处两侧上的两个相邻的所述第二栅极结构14和第一栅极结构13之间的相邻的所述侧墙18之间的间距为W7，且间距W5>间距W3>间距W1，以及间距W7>间距W6>间距W4>间距W2。
从上述去除所述部分厚度的所述侧墙18的步骤可知，所述侧墙18由自内向外的第一氧化硅层181、氮化硅层182和第二氧化硅层183组成时，仅去除部分或全部厚度的所述第二氧化硅层183，所述第一氧化硅层181和所述氮化硅层182不被去除，以保证半导体器件的介电耐压性能。
可以采用清洗工艺去除部分厚度的所述侧墙18。当所述侧墙18由自内向外的第一氧化硅层181、氮化硅层182和第二氧化硅层183组成时，可以采用氟化氢溶液清洗去除部分或全部厚度的所述第二氧化硅层183。当所述第一氧化硅层181、氮化硅层182和第二氧化硅层183的厚度依次为10nm～15nm(例如为11nm、14nm等)、10nm～15nm(例如为11nm、14nm等)和30nm～40nm(例如为32nm、35nm、38nm等)时，所述氟化氢溶液的量能清洗去除40nm～50nm(例如为42nm、45nm、48nm等)的侧墙厚度，以使得所述第二氧化硅层183被完全去除，进而使得相邻栅极结构之间的所述侧墙18之间的间距足够大。
参阅图2h和图2i，按照步骤S5，以所述栅极结构和去除所述部分厚度的所述侧墙18为掩膜，形成源极20和漏极21于所述存储区12的所述栅极结构(即所述第二栅极结构14)两侧的所述衬底10中，且所述存储区12的相邻的所述栅极结构(即所述第二栅极结构14)共用所述源极20或所述漏极21，所述轻掺杂区17分别与所述源极20和所述漏极21部分重叠。
当在步骤S4中仅去除所述存储区12上的部分厚度的所述侧墙18时，形成所述源极20和所述漏极21于所述存储区12的所述第二栅极结构14两侧的所述衬底10中的步骤包括：以步骤S4中的所述图案化的光刻胶层19以及所述存储区12上的所述第二栅极结构14和去除所述部分厚度的所述侧墙18为掩膜，对所述图案化的光刻胶层19暴露的所述存储区12的所述衬底10进行离子掺杂，以在所述存储区12的所述第二栅极结构14两侧的所述衬底10中形成源极20和漏极21，如图2h所示，在所述存储区12中，相邻的所述第二栅极结构14共用一个源极20，且所述轻掺杂区17分别与所述源极20和所述漏极21部分重叠；再去除所述图案化的光刻胶层19，可以采用灰化工艺去除所述图案化的光刻胶层19，具体地，可以通过氧气等与光刻胶中的碳、氢、氧、氮元素进行反应，生成二氧化碳、水、氮气等挥发性物质排出，以将所述图案化的光刻胶层19去除。
当在步骤S4中同时去除所述***区11和所述存储区12上的部分厚度的所述侧墙18时，形成所述源极20和所述漏极21于所述存储区12的所述第二栅极结构14两侧的所述衬底10中的步骤包括：先形成一图案化的光刻胶层(未图示)于所述衬底10上，所述一图案化的光刻胶层暴露出所述存储区12；再以所述一图案化的光刻胶层以及所述存储区12上的所述第二栅极结构14和去除所述部分厚度的所述侧墙18为掩膜，对所述一图案化的光刻胶层暴露的所述存储区12的所述衬底10进行离子掺杂，以在所述存储区12的所述第二栅极结构14两侧的所述衬底10中形成源极20和漏极21。因此，所述图案化的光刻胶层19和所述一图案化的光刻胶层均将所述***区11掩蔽，防止在所述存储区12的所述第二栅极结构14两侧的所述衬底10中形成所述源极20和所述漏极21时对所述***区11产生影响，而且，即使去除所述存储区12上的部分厚度的所述侧墙18也不会对所述源极20和所述漏极21的形成产生影响。
另外，在形成所述源极20和所述漏极21于所述存储区12的所述第二栅极结构14两侧的所述衬底10中之后且在形成所述层间介质层22于所述衬底10上之前，形成源极20和漏极21于所述***区11的所述第一栅极结构13两侧的所述衬底10中，如图2i所示，所述***区11上形成所述源极20和所述漏极21时离子注入的剂量和种类与所述存储区12上形成所述源极20和所述漏极21时不同。且在所述***区11中，所述轻掺杂区17分别与所述源极20和所述漏极21部分重叠。当然，在形成所述源极20和漏极21于所述***区11的所述第一栅极结构13两侧的所述衬底10中的过程中，所述存储区12也需被另一图案化的光刻胶层(未图示)掩蔽，且在完成之后将所述另一图案化的光刻胶层去除。
参阅图2j，按照步骤S6，形成层间介质层22(ILD)于所述衬底10上，所述层间介质层22覆盖所述栅极结构(即所述第一栅极结构13和所述第二栅极结构14)和所述侧墙18。在形成所述层间介质层22于所述衬底10上之前，先对所述衬底10进行退火处理，以去除在形成所述存储区12和所述***区11的所述衬底10中的所述源极20和所述漏极21时引起的半导体晶格的断裂或损伤。而且，虽然在上述步骤S4中去除了部分厚度的所述侧墙18，但是被去除的部分厚度的所述侧墙18(即部分或全部厚度的所述第二氧化硅层183)的介电耐压性能与步骤S6中形成的所述层间介质层22的介电耐压性能很接近，因此，使得即使去除了部分厚度的所述侧墙18，也不会导致半导体器件的耐压性能降低。可以采用高密度等离子体化学气相沉积工艺(HDP CVD)或高深宽比工艺(HARP)形成所述层间介质层22于所述衬底10上，其中，高密度等离子体化学气相沉积工艺是在同一个反应腔中同步进行沉淀(硅烷和氧气反应)和刻蚀工艺(氩气和氧气的溅射)，可以在较低的温度下形成所述层间介质层22于所述衬底10上，而高深宽比工艺是通过热过程进行化学气相沉积，所以不会因等离子体轰击产生的对所述衬底10上的各层结构的损坏。
形成所述层间介质层22于所述衬底10上之后，会继续在所述层间介质层22中形成多个接触孔(未图示)，各个所述接触孔中会填充导电接触插栓(未图示)，其中，一部分的所述接触孔位于相邻栅极结构之间的所述侧墙18之间的所述层间介质层22中(所述接触孔的底部暴露出所述衬底10的表面)，对应此部分的所述导电接触插栓的底部与所述源极20或所述漏极21的顶部电接触。由于在现有技术的形成所述层间介质层22的过程中，相邻栅极结构之间的所述侧墙18之间的间距很小(即深宽比很大)，使得相邻栅极结构之间的所述侧墙18之间的所述层间介质层22中很容易产生空洞，参阅图3，图3是层间介质层中具有空洞的半导体器件的示意图，从图3中可看出，空洞V1主要产生在相邻栅极结构(即所述第一栅极结构13和所述第二栅极结构14)之间的所述侧墙18之间的所述层间介质层22中。当产生的空洞较大时，空洞可能会将位于相邻栅极结构之间的所述侧墙18之间的所述层间介质层22中的相邻的接触孔连通，进而使得填充在所述接触孔中的导电接触插栓桥接而发生并联，导致半导体器件短路，进而导致产品良率下降。而在本发明的上述步骤S4中，先通过至少去除了所述存储区12上的所述第二栅极结构14的侧壁上的部分厚度的所述侧墙18，使得至少所述存储区12上的相邻第二栅极结构14之间的所述侧墙18之间的间距以及所述***区11和所述存储区12交界处两侧上的相邻第一栅极结构13和第二栅极结构14之间的所述侧墙18之间的间距增大，即使得至少所述存储区12上的相邻第二栅极结构14之间的所述侧墙18之间的深宽比以及所述***区11和所述存储区12交界处两侧上的相邻第一栅极结构13和第二栅极结构14之间的所述侧墙18之间的深宽比降低，进而使得相邻栅极结构之间的所述侧墙18之间的所述层间介质层22中产生的空洞的数量减少和尺寸减小，从而使得半导体器件短路的概率降低，产品良率得到提高；而且使得高密度等离子体化学气相沉积工艺的机台的制程能力得到提高，以及使得高深宽比工艺的使用节点得到延缓。
另外，上述的半导体器件的制造方法中的各个步骤不仅限于上述的形成顺序，各个步骤的先后顺序可适应性的进行调整。
综上所述，本发明提供的半导体器件的制造方法，包括：提供一具有***区和存储区的衬底，且所述***区和存储区上均形成有至少一个栅极结构；形成轻掺杂区于所述栅极结构两侧的所述衬底中，且所述轻掺杂区部分位于所述栅极结构的下方；形成侧墙于所述栅极结构的侧壁上；至少去除所述存储区上的所述栅极结构的侧壁上的部分厚度的所述侧墙，以使得相邻的所述栅极结构之间的所述侧墙之间的间距增大；以所述栅极结构和去除所述部分厚度的所述侧墙为掩膜，形成源极和漏极于所述存储区的所述栅极结构两侧的所述衬底中，且所述存储区的相邻的所述栅极结构共用所述源极或所述漏极，所述轻掺杂区分别与所述源极和所述漏极部分重叠；以及，形成层间介质层于所述衬底上，所述层间介质层覆盖所述栅极结构和所述侧墙。本发明的半导体器件的制造方法使得相邻的栅极结构之间的侧墙之间的深宽比降低，进而使得相邻的栅极结构之间的侧墙之间的层间介质层中的空洞的数量减少和尺寸减小，从而使得产品良率得到提高。
本发明一实施例提供了一种采用上述的本发明的半导体器件的制造方法制造的半导体器件，参阅图2j，从图2j中可看出，所述半导体器件包括衬底10、栅极结构(即第一栅极结构13和第二栅极结构14)、侧墙18、轻掺杂区17、源极20、漏极21和层间介质层22，所述衬底10具有***区11和存储区12；所述栅极结构和所述侧墙18形成于所述***区11和存储区12上，所述侧墙18位于所述栅极结构的侧壁上；所述轻掺杂区17位于所述栅极结构两侧的所述衬底10中，且所述轻掺杂区17部分位于所述栅极结构的下方；所述源极20和漏极21位于所述***区11和存储区12的所述衬底10中，且所述源极20和所述漏极21分别位于所述栅极结构的两侧的所述衬底10中，所述存储区12的相邻的所述栅极结构共用所述源极20或所述漏极21，所述轻掺杂区17分别与所述源极20和所述漏极21部分重叠；以及，所述层间介质层22形成于所述衬底10上，所述层间介质层22覆盖所述栅极结构和所述侧墙18。
下面参阅图2j详细描述本实施例提供的半导体器件：
所述衬底10具有***区11和存储区12。在所述***区11和所述存储区12的交界处还形成有浅沟槽隔离结构15，所述浅沟槽隔离结构15用于将所述***区11上形成的器件和所述存储区12上形成的器件电性隔离开来，所述浅沟槽隔离结构15的顶表面高于所述***区11和所述存储区12的所述衬底10的顶表面。另外，所述***区11和所述存储区12通过其它浅沟槽隔离结构与半导体器件中的其它区域进行隔离。
所述栅极结构和所述侧墙18形成于所述***区11和存储区12上，所述侧墙18位于所述栅极结构的侧壁上，所述***区11上形成的所述栅极结构为第一栅极结构13，所述存储区12上形成的所述栅极结构为第二栅极结构14。所述衬底10与所述栅极结构之间还形成有隧穿氧化层16；所述栅极结构和所述侧墙18之间还形成有隔离氧化层(未图示)。所述存储区12上通常有多个(多条)所述第二栅极结构14以对应于最终形成的存储阵列，且所述存储区12上的各个所述第二栅极结构14均包括自下向上形成的浮栅层141、栅间介质层142和控制栅层143。并且，所述存储区12上的第二栅极结构14的高度高于所述***区11上的第一栅极结构13的高度，所述存储区12上相邻第二栅极结构14之间的所述侧墙18之间的间隔的深宽比大于所述***区11上相邻第一栅极结构13之间的所述侧墙18之间的间隔的深宽比。
所述轻掺杂区17位于所述栅极结构两侧的所述衬底10中，且所述轻掺杂区17部分位于所述栅极结构的下方。通过所述轻掺杂区17来改善所述存储区12和所述***区11上形成的MOS管器件的性能。
所述源极20和漏极21位于所述***区11和存储区12的所述衬底10中，且所述源极20和所述漏极21分别位于所述栅极结构的两侧的所述衬底10中，所述存储区12的相邻的所述第二栅极结构14共用所述源极20或所述漏极21，所述轻掺杂区17分别与所述源极20和所述漏极21部分重叠；所述侧墙18可以由自内向外(即从所述栅极结构的侧壁上自内向外)的第一氧化硅层181、氮化硅层182和第二氧化硅层183组成，所述第一氧化硅层181和氮化硅层182的厚度依次可以为10nm～15nm(例如为11nm、14nm等)和10nm～15nm(例如为11nm、14nm等)，所述第二氧化硅层183的厚度可以小于30nm。所述侧墙18的材质也可以是氮氧硅、氮化硅、或者碳化硅等本领域技术人员公知的其他材料中的一种或者多种，且不限于双层结构还是单层结构，以及本领域技术人员公知的其他叠层结构。
另外，所述存储区12上的两个相邻的所述第二栅极结构14之间的相邻的所述侧墙18之间的间距可以大于或等于所述***区11上的两个相邻的所述第一栅极结构13之间的相邻的所述侧墙18之间的间距。
所述层间介质层22形成于所述衬底10上，所述层间介质层22覆盖所述栅极结构和所述侧墙18。且在所述层间介质层22中还形成有多个接触孔(未图示)，各个所述接触孔中填充有导电接触插栓(未图示)，其中，一部分的所述接触孔位于相邻栅极结构之间的所述侧墙18之间的所述层间介质层22中(所述接触孔的底部暴露出所述衬底10的表面)，对应此部分的所述导电接触插栓的底部与所述源极20或所述漏极21的顶部电接触。由于相邻栅极结构之间的所述侧墙18之间的间距很小(即深宽比很大)，使得相邻栅极结构之间的所述侧墙18之间的所述层间介质层22中很容易产生空洞，如图3所示，空洞V1主要产生在相邻栅极结构之间的所述侧墙18之间的所述层间介质层22中。当产生的空洞较大时，空洞可能会将位于相邻栅极结构之间的所述侧墙18之间的所述层间介质层22中的相邻的接触孔连通，进而使得填充在所述接触孔中的导电接触插栓桥接而发生并联，导致半导体器件短路，进而导致产品良率下降。而由于采用本发明的半导体器件的制造方法制造所述半导体器件，使得至少所述存储区12上的相邻第二栅极结构14之间的所述侧墙18之间的间距以及所述***区11和所述存储区12交界处两侧上的相邻第一栅极结构13和第二栅极结构14之间的所述侧墙18之间的间距增大，即使得至少所述存储区12上的相邻第二栅极结构14之间的所述侧墙18之间的深宽比以及所述***区11和所述存储区12交界处两侧上的相邻第一栅极结构13和第二栅极结构14之间的所述侧墙18之间的深宽比降低，进而使得相邻栅极结构之间的所述侧墙18之间的所述层间介质层22中产生的空洞的数量减少和尺寸减小，从而使得半导体器件短路的概率降低，产品良率得到提高。
综上所述，本发明提供的半导体器件，包括：衬底，具有***区和存储区；栅极结构和侧墙，形成于所述***区和存储区上，所述侧墙位于所述栅极结构的侧壁上；轻掺杂区，位于所述栅极结构两侧的所述衬底中，且所述轻掺杂区部分位于所述栅极结构的下方；源极和漏极，位于所述***区和存储区的所述衬底中，且所述源极和所述漏极分别位于所述栅极结构的两侧的所述衬底中，所述存储区的相邻的所述栅极结构共用所述源极或所述漏极，所述轻掺杂区分别与所述源极和所述漏极部分重叠；以及，层间介质层，形成于所述衬底上，所述层间介质层覆盖所述栅极结构和所述侧墙。本发明的半导体器件使得相邻的栅极结构之间的侧墙之间的深宽比降低，进而使得相邻的栅极结构之间的侧墙之间的层间介质层中的空洞的数量减少和尺寸减小，从而使得产品良率得到提高。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，包括：
提供一具有***区和存储区的衬底，且所述***区和存储区上均形成有至少一个栅极结构；
形成轻掺杂区于所述栅极结构两侧的所述衬底中，且所述轻掺杂区部分位于所述栅极结构的下方；
形成侧墙于所述栅极结构的侧壁上；
至少去除所述存储区上的所述栅极结构的侧壁上的部分厚度的所述侧墙，以使得相邻的所述栅极结构之间的所述侧墙之间的间距增大；
以所述栅极结构和去除所述部分厚度的所述侧墙为掩膜，形成源极和漏极于所述存储区的所述栅极结构两侧的所述衬底中，且所述存储区的相邻的所述栅极结构共用所述源极或所述漏极，所述轻掺杂区分别与所述源极和所述漏极部分重叠；以及，
形成层间介质层于所述衬底上，所述层间介质层覆盖所述栅极结构和所述侧墙。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，去除所述部分厚度的所述侧墙的步骤包括：
形成图案化的光刻胶层于所述衬底上，所述图案化的光刻胶层暴露出所述存储区；以及，
以所述图案化的光刻胶层为掩膜，仅去除所述存储区上的部分厚度的所述侧墙，以使得所述存储区上的相邻的所述栅极结构之间的所述侧墙之间的间距增大；
或者，
同时去除所述***区和所述存储区上的部分厚度的所述侧墙，以使得所述***区和所述存储区上的相邻的所述栅极结构之间的所述侧墙之间的间距以及所述***区和所述存储区交界处两侧上的相邻的所述栅极结构之间的所述侧墙之间的间距均增大。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，形成所述源极和所述漏极于所述存储区的所述栅极结构两侧的所述衬底中的步骤包括：
以所述图案化的光刻胶层以及所述存储区上的所述栅极结构和去除所述部分厚度的所述侧墙为掩膜，对所述图案化的光刻胶层暴露的所述存储区的所述衬底进行离子掺杂，以在所述存储区的所述栅极结构两侧的所述衬底中形成源极和漏极；以及，
去除所述图案化的光刻胶层。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在形成所述源极和所述漏极于所述存储区的所述栅极结构两侧的所述衬底中之后且在形成所述层间介质层于所述衬底上之前，形成源极和漏极于所述***区的所述栅极结构两侧的所述衬底中。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，采用清洗工艺去除部分厚度的所述侧墙。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述侧墙由自内向外的第一氧化硅层、氮化硅层和第二氧化硅层组成，采用氟化氢溶液清洗去除部分或全部厚度的所述第二氧化硅层。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述第一氧化硅层、氮化硅层和第二氧化硅层的厚度依次为10nm～15nm、10nm～15nm和30nm～40nm，所述氟化氢溶液的量能清洗去除40nm～50nm的侧墙厚度，以使得所述第二氧化硅层被完全去除。
8.如权利要求1至7中任一项所述的半导体器件的制造方法，其特征在于，在形成所述栅极结构于所述***区和所述存储区上之前，先形成隧穿氧化层于所述***区和所述存储区上；所述栅极结构和所述侧墙之间还形成有隔离氧化层。
9.一种半导体器件，其特征在于，采用权利要求1至8中任一项所述的半导体器件的制造方法制造，包括：
衬底，具有***区和存储区；
栅极结构和侧墙，形成于所述***区和存储区上，所述侧墙位于所述栅极结构的侧壁上；
轻掺杂区，位于所述栅极结构两侧的所述衬底中，且所述轻掺杂区部分位于所述栅极结构的下方；
源极和漏极，位于所述***区和存储区的所述衬底中，且所述源极和所述漏极分别位于所述栅极结构的两侧的所述衬底中，所述存储区的相邻的所述栅极结构共用所述源极或所述漏极，所述轻掺杂区分别与所述源极和所述漏极部分重叠；以及，
层间介质层，形成于所述衬底上，所述层间介质层覆盖所述栅极结构和所述侧墙。
10.如权利要求9所述的半导体器件，其特征在于，所述存储区上的两个相邻的所述栅极结构之间的相邻的所述侧墙之间的间距大于或等于所述***区上的两个相邻的所述栅极结构之间的相邻的所述侧墙之间的间距。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910447934.2A CN110190058A (zh) | 2019-05-27 | 2019-05-27 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910447934.2A CN110190058A (zh) | 2019-05-27 | 2019-05-27 | 半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110190058A true CN110190058A (zh) | 2019-08-30 |
Family
ID=67718088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910447934.2A Pending CN110190058A (zh) | 2019-05-27 | 2019-05-27 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110190058A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112563277A (zh) * | 2020-11-13 | 2021-03-26 | 上海华力微电子有限公司 | NOR flash单元结构及其制造方法 |
| CN113327886A (zh) * | 2021-05-28 | 2021-08-31 | 上海华力微电子有限公司 | 避免层间介质填充过程中形成缝隙的方法 |
| WO2024092903A1 (zh) * | 2022-11-01 | 2024-05-10 | 长鑫存储技术有限公司 | 半导体结构及制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448126B1 (en) * | 2001-08-07 | 2002-09-10 | Macronix International Co. Ltd. | Method of forming an embedded memory |
| CN1405866A (zh) * | 2001-03-01 | 2003-03-26 | 海力士半导体有限公司 | 有超短栅特征的晶体管和存储器单元及其制造方法 |
| CN101183666A (zh) * | 2007-12-13 | 2008-05-21 | 上海宏力半导体制造有限公司 | 一种用于嵌入式闪存自对准源漏极的侧墙制造方法 |
| CN101192577A (zh) * | 2006-11-30 | 2008-06-04 | 东部高科股份有限公司 | 闪存器件及其制造方法 |
| CN101207091A (zh) * | 2006-12-20 | 2008-06-25 | 东部高科股份有限公司 | 闪存器件的制造方法 |
| CN102891148A (zh) * | 2011-07-18 | 2013-01-23 | 台湾积体电路制造股份有限公司 | 用于单栅极非易失性存储器件的结构和方法 |
| CN103187368A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 嵌入式闪存中晶体管的形成方法 |
| CN103515321A (zh) * | 2012-06-28 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的侧墙形成方法 |
| CN104835790A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式存储器件侧墙的制备方法 |
| CN104979292A (zh) * | 2015-05-15 | 2015-10-14 | 上海华力微电子有限公司 | 一种形成不同侧墙结构的方法 |
| CN109461734A (zh) * | 2018-10-19 | 2019-03-12 | 武汉新芯集成电路制造有限公司 | 半导体器件的制造方法以及存储器的制造方法 |
-
2019
- 2019-05-27 CN CN201910447934.2A patent/CN110190058A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1405866A (zh) * | 2001-03-01 | 2003-03-26 | 海力士半导体有限公司 | 有超短栅特征的晶体管和存储器单元及其制造方法 |
| US6448126B1 (en) * | 2001-08-07 | 2002-09-10 | Macronix International Co. Ltd. | Method of forming an embedded memory |
| CN101192577A (zh) * | 2006-11-30 | 2008-06-04 | 东部高科股份有限公司 | 闪存器件及其制造方法 |
| CN101207091A (zh) * | 2006-12-20 | 2008-06-25 | 东部高科股份有限公司 | 闪存器件的制造方法 |
| CN101183666A (zh) * | 2007-12-13 | 2008-05-21 | 上海宏力半导体制造有限公司 | 一种用于嵌入式闪存自对准源漏极的侧墙制造方法 |
| CN102891148A (zh) * | 2011-07-18 | 2013-01-23 | 台湾积体电路制造股份有限公司 | 用于单栅极非易失性存储器件的结构和方法 |
| CN103187368A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 嵌入式闪存中晶体管的形成方法 |
| CN103515321A (zh) * | 2012-06-28 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的侧墙形成方法 |
| CN104835790A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式存储器件侧墙的制备方法 |
| CN104979292A (zh) * | 2015-05-15 | 2015-10-14 | 上海华力微电子有限公司 | 一种形成不同侧墙结构的方法 |
| CN109461734A (zh) * | 2018-10-19 | 2019-03-12 | 武汉新芯集成电路制造有限公司 | 半导体器件的制造方法以及存储器的制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112563277A (zh) * | 2020-11-13 | 2021-03-26 | 上海华力微电子有限公司 | NOR flash单元结构及其制造方法 |
| CN113327886A (zh) * | 2021-05-28 | 2021-08-31 | 上海华力微电子有限公司 | 避免层间介质填充过程中形成缝隙的方法 |
| WO2024092903A1 (zh) * | 2022-11-01 | 2024-05-10 | 长鑫存储技术有限公司 | 半导体结构及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100799024B1 (ko) | 낸드 플래시 메모리 소자의 제조방법 | |
| US6548374B2 (en) | Method for self-aligned shallow trench isolation and method of manufacturing non-volatile memory device comprising the same | |
| US7800155B2 (en) | Semiconductor device | |
| KR100922989B1 (ko) | 플래시 메모리 소자 및 그것의 제조방법 | |
| KR101096976B1 (ko) | 반도체 소자 및 그 형성방법 | |
| CN110223982B (zh) | 动态随机存取存储器及其制作方法 | |
| US20050272256A1 (en) | Semiconductor device and fabricating method thereof | |
| CN108933140B (zh) | 半导体器件的制造方法 | |
| KR20030053317A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| US20190221570A1 (en) | Semiconductor device and method for fabricating the same | |
| US20180166529A1 (en) | Semiconductor memory devices and methods of fabricating the same | |
| CN110190058A (zh) | 半导体器件及其制造方法 | |
| KR20110029672A (ko) | 반도체 소자 및 그 형성방법 | |
| US20150104934A1 (en) | Semiconductor device and method for fabricating the same | |
| US20150214234A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100466195B1 (ko) | 플래시 메모리 제조방법 | |
| KR20090008675A (ko) | 반도체 장치의 배선 구조물 및 이의 형성 방법 | |
| KR100889313B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2008010817A (ja) | ナンドフラッシュメモリ素子の製造方法 | |
| TWI435416B (zh) | 記憶體的製造方法 | |
| CN110246841B (zh) | 半导体元件及其制作方法 | |
| TW201436109A (zh) | 3d記憶體製造方法及結構 | |
| TWI775303B (zh) | 記憶體元件及其製造方法 | |
| CN220629948U (zh) | 一种半导体存储器件 | |
| WO2023000658A1 (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190830 |