CN110178169B - 薄膜晶体管基板、显示面板及显示装置 - Google Patents
薄膜晶体管基板、显示面板及显示装置 Download PDFInfo
- Publication number
- CN110178169B CN110178169B CN201880005786.2A CN201880005786A CN110178169B CN 110178169 B CN110178169 B CN 110178169B CN 201880005786 A CN201880005786 A CN 201880005786A CN 110178169 B CN110178169 B CN 110178169B
- Authority
- CN
- China
- Prior art keywords
- shielding portion
- electrode
- light shielding
- light
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 90
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 239000010408 film Substances 0.000 claims abstract description 117
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000000470 constituent Substances 0.000 claims description 37
- 239000004020 conductor Substances 0.000 claims description 9
- 238000005286 illumination Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 abstract description 89
- 239000011229 interlayer Substances 0.000 abstract description 23
- 239000004973 liquid crystal related substance Substances 0.000 description 70
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 230000005684 electric field Effects 0.000 description 19
- 239000007769 metal material Substances 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Theoretical Computer Science (AREA)
Abstract
一种薄膜晶体管基板即阵列基板具有:TFT,其具有栅极电极、沟道部、源极电极、及漏极电极,该沟道部由半导体材料构成,相对于栅极电极经由栅极绝缘膜而在上层侧重叠,该源极电极与沟道部连接,该漏极电极在源极电极之间隔着间隔而与沟道部连接;以及遮光部,其相对于沟道部、源极电极及漏极电极,经由第1层间绝缘膜而配置在上层侧,该遮光部具有与沟道部重叠的第1遮光部、及与栅极电极、源极电极及漏极电极不重叠的第2遮光部,该第2遮光部在与TFT相邻的部分具有开口。
Description
技术领域
本发明涉及一种薄膜晶体管基板、显示面板及显示装置。
背景技术
当前,作为液晶显示装置的一个例子,已知在下述专利文献1中记载的技术。在专利文献1中记载的液晶显示装置所具有的薄膜晶体管基板,利用使光遮蔽的导电性物质形成累积电极,利用该累积电极使数据线与像素电极间、及栅极线与像素电极间完全遮蔽,使开口率增加,并且防止干扰的产生而使液晶的偏角消失,可以改善画质。
现有技术文献
专利文献
专利文献1:
日本特开平9-218424号公报
发明内容
本发明所要解决的技术问题
在上述的专利文献1中记载的薄膜晶体管基板中的累积电极,由使光遮蔽的导电性物质构成,但其具体的材料,例如使用金属材料。在使用金属材料形成累积电极的情况下,主要通过在累积电极的表面对光进行反射从而获得光的遮蔽效果。但是,如果在累积电极的表面反射的光向薄膜晶体管中由半导体材料构成的活性层照射,则有可能会对薄膜晶体管的特性造成恶劣影响。
用于解决技术问题的技术方案
本发明就是鉴于上述情况而完成的,其目的在于,抑制光向半导体部的照射。
本发明的薄膜晶体管基板,其具有:薄膜晶体管,其至少具有栅极电极、半导体部、源极电极、以及漏极电极,所述半导体部由半导体材料构成,且相对于所述栅极电极的至少一部分,经由第1绝缘膜重叠于上层侧,所述源极电极相对于所述半导体部的一部分而配置于上层侧,与所述半导体部连接,所述漏极电极在与所述源极电极之间隔着间隔并且相对于所述半导体部的一部分配置于上层侧而与所述半导体部连接;以及遮光部,其相对于所述半导体部、所述源极电极及所述漏极电极,经由第2绝缘膜而配置于上层侧,该遮光部至少具有与所述半导体部重叠的第1遮光部、和与所述栅极电极、所述源极电极及所述漏极电极不重叠的第2遮光部,该第2遮光部在与所述薄膜晶体管相邻的部分具有开口。
这样,如果向构成薄膜晶体管的栅极电极及源极电极分别供给信号,则经由由半导体材料构成的半导体部而在源极电极与漏极电极之间流过电流。遮光部具有经由第2绝缘膜相对于半导体部配置于上层侧而与半导体部重叠的第1遮光部,可以利用该第1遮光部,对相对于由半导体材料构成的半导体部从上层侧照射的外界光进行遮挡,由此可以抑制光向半导体部的照射。其另一方面,在相对于栅极电极、源极电极及漏极电极而从下层侧照射外界光时,如果假设未利用栅极电极、源极电极及漏极电极遮挡的外界光由第1遮光部反射,则会有可能导致该反射光会直接向半导体部照射,或者该反射光在栅极电极与第1遮光部之间进行多重反射而向半导体部照射。关于这一点,由于遮光部具有与栅极电极、源极电极及漏极电极不重叠、且与薄膜晶体管相邻的部分进行开口的第2遮光部,因此相对于栅极电极、源极电极及漏极电极而从下层侧照射的外界光之中的未由栅极电极、源极电极及漏极电极遮挡的外界光,容易透过第2遮光部的开口,难以相对于第1遮光部从下层侧射入。由此,由于难以产生由第1遮光部引起的反射光,因此可以抑制光向半导体部的照射。通过以上所述,可以降低与向半导体部照射光相伴的薄膜晶体管的特性变动、特别是设为断开状态的薄膜晶体管中可能产生的泄漏电流。
作为本发明的实施方式,优选以下的结构。
(1)所述栅极电极具有与所述源极电极及所述漏极电极重叠的第1栅极电极构成部、和与所述源极电极及所述漏极电极不重叠的第2栅极电极构成部,所述第2遮光部在与所述第2栅极电极构成部相邻的位置配置所述开口。这样,相对于栅极电极之中的第1栅极电极构成部的附近而从下层侧照射的外界光,在源极电极或者漏极电极从栅极电极凸出的情况下,由源极电极或者漏极电极遮挡,另外,在由第1遮光部反射的情况下,其反射光也容易向在半导体部的上层侧配置的源极电极或漏极电极射入,难以直接向半导体部射入。另一方面,如果假设相对于栅极电极之中的第2栅极电极构成部的附近而从下层侧照射的外界光由第1遮光部反射,则会但心该反射光向在半导体部之中的上层侧未配置源极电极及漏极电极的部分射入。关于这一点,由于第2遮光部,在与第2栅极电极构成部相邻的位置配置开口,因此相对于第2栅极电极构成部的附近而从下层侧照射的外界光容易透过第2遮光部的开口,难以由第1遮光部反射。由此,可以更加抑制光向半导体部的照射。
(2)所述遮光部具有扩展开口,其在与所述第2栅极电极构成部重叠的部分的至少一部分与所述开口连通。这样,相对于第2栅极电极构成部的附近而从下层侧照射的外界光、特别是来自于倾斜方向的外界光,透过第2遮光部的开口及与其连通的扩展开口,从而更加难以利用第1遮光部反射。由此,可以进一步抑制光向半导体部的照射。
(3)所述遮光部具有扩展遮光部,其与所述半导体部不重叠,但与所述栅极电极重叠,并且与所述第1遮光部相连。这样,可以利用与第1遮光部相连的扩展遮光部将相对于半导体部从上层侧照射的外界光更适当地遮挡,因此能够更加抑制光向半导体部的照射。
(4)具有像素电极,其相对于所述遮光部经由第3绝缘膜配置于上层侧,并与所述漏极电极连接,所述像素电极至少具有与所述薄膜晶体管不重叠的第1像素电极构成部、和与所述薄膜晶体管的至少一部分重叠的第2像素电极构成部,对此,所述遮光部具有使所述第2遮光部以包围所述第1像素电极构成部的方式开口的像素遮光部,并且由导电性材料构成,所述像素电极以所述第2像素电极构成部的一部分与所述第1遮光部的至少一部分重叠的方式配置。这样,如果经由半导体部而在源极电极和漏极电极之间流过电流,则像素电极被充电。由于遮光部具有以第2遮光部包围第1像素电极构成部的方式开口的像素遮光部,因此可以使透过该开口的光朝向像素电极。相对于遮光部经由第3绝缘膜而配置于上层侧的像素电极,通过使第2像素电极构成部的一部分与由导电性材料构成的遮光部的第1遮光部的至少一部分重叠,从而在两者之间形成静电电容。由此,在薄膜晶体管为断开状态时,在保持向像素电极充电的电压的基础上优选,可以防止对比度降低或不均匀等显示不良。另外,利用遮光部实现与栅极电极或源极电极连接的配线和像素电极之间的电场遮蔽,像素电极难以形成寄生电容。另外,在利用该薄膜晶体管基板对液晶分子的取向进行控制的情况下,还可以防止液晶分子的反向倾斜等的取向混乱。
(5)所述像素电极,具有以所述第2像素电极构成部与所述第2遮光部的所述开口重叠的方式配置的开口重叠部。由此,由于像素电极的第2像素电极构成部具有与第2遮光部的开口重叠的开口重叠部,因此利用基于向包含开口重叠部在内的像素电极充电的电压的电场,透过了第2遮光部的开口的光被有效利用。另外,在第2遮光部的开口中,可以将从与栅极电极或源极电极连接的配线朝向像素电极而产生的电场,由像素电极整体进行遮蔽。由此,在利用该薄膜晶体管基板对液晶分子的取向进行控制的情况下,可以防止液晶分子的反向倾斜等的取向混乱。
(6)所述栅极电极,具有构成对边的一对端部而所述一对端部与所述源极电极及所述漏极电极不重叠,对此,所述遮光部成为以所述第2遮光部与所述一对端部分别相邻的方式具有一对所述开口的结构,所述像素电极以相对于所述第2遮光部中的一对所述开口而与所述半导体部侧的相反侧相邻的方式至少配置一对,一对所述像素电极各自的所述第2像素电极构成部中的所述开口重叠部相对于所述第2遮光部中的一对所述开口重叠。这样,由于第2遮光部的与栅极电极中的一对端部相邻的部分分别开口,因此相对于栅极电极从下层侧照射的外界光之中的未由栅极电极遮挡的外界光,透过第2遮光部中的一对开口而更加难以相对于第1遮光部从下层侧射入。在此基础上,由于相对于第2遮光部中的一对开口而构成一对像素电极的第2像素电极构成部中的开口重叠部分别重叠,因此利用基于向一对像素电极充电的电压的电场,透过第2遮光部中的一对开口的光分别有效地被利用。另外,第2遮光部的开口中,可以将从与栅极电极或源极电极连接的配线朝向像素电极而产生的电场,由像素电极整体进行遮蔽。由此,在利用该薄膜晶体管基板对液晶分子的取向进行控制的情况下,可以防止液晶分子的反向倾斜等的取向混乱。
(7)作为所述遮光部,所述第2遮光部具有至少一对所述像素遮光部,并且所述第2遮光部中的一对所述开口的至少任一个,与一对所述像素遮光部的开口之中的相邻的开口连通。这样,由于遮光部中的开口范围被扩展,因此遮光部的图案化变得容易。
(8)具有共用电极,其介于在所述遮光部与所述第3绝缘膜之间,或者所述遮光部与所述第2绝缘膜之间,并且以与所述像素电极之中的至少所述第1像素电极构成部重叠的方式配置,所述共用电极具有与所述开口重叠部重叠的共用电极侧开口重叠部。这样,通过在经由第2绝缘膜或者第3绝缘膜而彼此重叠的像素电极的第1像素电极构成部和共用电极之间形成静电电容,从而实现向像素电极充电的电压的保持。由于该共用电极具有与构成像素电极的第2像素电极构成部的开口重叠部重叠的共用电极侧开口重叠部,因此在不形成遮光部的开口处,在像素电极与共用电极之间也形成静电电容。由此,在保持向像素电极充电的电压的基础上更加优选。另外,利用共用电极侧开口重叠部实现遮光部的开口中的像素电极的电场遮蔽,像素电极更加难以形成寄生电容。
(9)所述遮光部的所述像素遮光部与所述像素电极的外缘局部地重叠。这样,由于在像素电极与遮光部之间形成的静电电容变得更大,因此在保持向像素电极充电的电压的基础上更加优选。
(10)具有像素电极,其相对于所述遮光部,经由第3绝缘膜而配置于上层侧,通过在所述第2绝缘膜、所述遮光部及所述第3绝缘膜之中与所述漏极电极的一部分重叠的位置开口的接触孔,与所述漏极电极连接,作为所述遮光部,所述开口与所述接触孔连通。这样,由于遮光部中的开口范围被扩展,因此遮光部的图案化变得容易。
本发明的显示面板具有:上述记载的薄膜晶体管基板;以及相对基板,其以相对于所述薄膜晶体管基板而板面之间相对的方式配置。根据这种结构的显示面板,由于薄膜晶体管的特性变动被抑制,因此显示品质变得良好。
本发明的显示装置具有:上述记载的显示面板;以及照明装置,其以在与所述相对基板之间夹入所述薄膜晶体管基板的方式配置,相对于所述显示面板而照射光。根据这种结构的显示装置,如果来自于照明装置的光向薄膜晶体管基板照射,则该光相对于薄膜晶体管基板所具有的遮光部而从下层侧照射,但是通过透过第2遮光部的开口,从而在第1遮光部从下层侧难以射入。由此,由第1遮光部引起的反射光难以产生而可以抑制光向半导体部的照射,因此抑制薄膜晶体管的特性变动。由此,显示品质变得良好。
发明效果
根据本发明,可以抑制光向半导体部的照射。
附图说明
图1是表示本发明的实施方式1涉及的液晶面板的剖面结构的概略剖视图。
图2是表示构成液晶面板的阵列基板的显示区域中的配线结构的俯视图。
图3是表示构成液晶面板的CF基板的显示区域中的结构的俯视图。
图4是将阵列基板的显示区域中的TFT附近放大的俯视图。
图5是图4的A-A线剖视图。
图6是图4的B-B线剖视图。
图7是表示本发明的实施方式2涉及的液晶面板的剖面结构的概略剖视图。
图8是表示构成液晶面板的阵列基板的显示区域中的配线结构的俯视图。
图9是将阵列基板的显示区域中的TFT附近放大的俯视图。
图10是将本发明的实施方式3涉及的构成液晶面板的阵列基板的显示区域中的TFT附近放大的俯视图。
图11是图10的A-A线剖视图。
图12是图10的B-B线剖视图。
具体实施方式
<实施方式1>
利用图1至图6对本发明的实施方式1进行说明。在本实施方式中,例示具有液晶面板(显示面板)11的液晶显示装置10。此外,在各附图的一部分中示出X轴、Y轴及Z轴,以各轴方向成为在各附图中示出的方向的方式描绘。
如图1所示,液晶显示装置10至少具有可以显示图像的液晶面板11、和相对于液晶面板11配置于背面侧并向液晶面板11供给用于显示的光的背光装置(照明装置)12。以下,针对液晶面板11的结构详细地进行说明。此外,在图1中,将背光装置12由双点划线概略地图示。
如图1所示,液晶面板11具有:一对透明的(透光性优良的)基板11a、11b;以及液晶层11c,其夹在两个基板11a、11b之间,且包含伴随电场施加而光学特性变化的物质即液晶分子,两个基板11a、11b以维持与液晶层11c的厚度相应的单元间隙的状态下由未图示的密封剂贴合。两个基板11a、11b分别具有大致透明的玻璃基板GS,设为在各自的玻璃基板GS上利用已知的光刻法等层叠多个膜的结构。两个基板11a、11b之中的正面侧(与背光装置12侧的相反侧)设为CF基板(相对基板)11a,背面侧(背光装置12侧)设为阵列基板(薄膜晶体管基板、有源矩阵基板)11b。在两个基板11a、11b的外表面分别贴合偏光板11d、11e。另外,本实施方式的液晶面板11设为扭曲向列(TN)模式,并且设为在不向液晶层11c施加电压时,光的透过率最大而进行白色显示的常白模式。另外,该液晶面板11被划分为位于画面中央侧而显示图像的显示区域、和位于画面外周侧而成为包围显示区域的边框状并且不显示图像的非显示区域。此外,在两个基板11a、11b之中与液晶层11c相接的最内表面,分别形成用于使在液晶层11c中包含的液晶分子取向的取向膜11o、11p。
如图2所示,在阵列基板11b的内表面侧(液晶层11c侧、与CF基板11a的相对面侧)的显示区域,TFT(薄膜晶体管、开关元件)11f及像素电极11g各多个地沿X轴方向及Y轴方向排列而以矩阵状(行列状)设置,并且在这些TFT11f及像素电极11g的周围,成为方格状的栅极配线(扫描线)11i及源极配线(数据线、信号线)11j以将它们包围的方式配置。栅极配线11i沿X轴方向延伸,源极配线11j沿Y轴方向延伸。栅极配线11i和源极配线11j分别与TFT11f的栅极电极11f1和源极电极11f2连接,像素电极11g与TFT11f的漏极电极11f3连接。并且,TFT11f基于分别向栅极配线11i及源极配线11j供给的各种信号而被驱动,伴随该驱动而控制向像素电极11g的电位的供给。像素电极11g配置为,平面形状设为纵长的大致方形,其长边方向与Y轴方向一致,短边方向与X轴方向一致。
如图3所示,在CF基板11a的内表面侧的显示区域,设置呈现红色(R)、绿色(G)、蓝色(B)的3色的彩色滤光片11k。作为彩色滤光片11k,通过将彼此不同颜色的彩色滤光片沿X轴方向排列多个,并且将呈同色的彩色滤光片沿Y轴方向排列多个,从而作为整体以矩阵状排列,成为分别俯视观察与阵列基板11b侧的各像素电极11g重叠的配置。该液晶面板11中,利用沿X轴方向排列的R、G、B的彩色滤光片11k、和与各彩色滤光片11k相对的3个像素电极11g的组,构成作为显示单位的1个像素部PX。像素部PX由呈R、G、B的各颜色的3个单位像素构成。在相邻的彩色滤光片11k之间,形成有大致方格状的像素间遮光部(黑矩阵)11l。像素间遮光部11l起到下述功能,即,防止光在相邻的像素部PX之间来往而保证灰度的独立性,特别是沿Y轴方向延伸的部分,防止呈现不同颜色的像素部PX之间的混色。像素间遮光部11l设为俯视观察与上述栅极配线11i及源极配线11j重叠的配置。此外,作为像素间遮光部11l可以使用金属材料,但根据抑制外界光的多重反射的观点,优选使用树脂材料。
如图1所示,在彩色滤光片11k及像素间遮光部11l的表面,与内侧重叠而设置保护膜11m。保护膜11m在CF基板11a的内表面,在大致整个区域以整面状形成。在保护膜11m的表面,对置电极11n与内侧重叠而设置。对置电极11n在CF基板11a的内表面中的大致整个区域以整面状形成。由于对置电极11n总是保持一定的基准电位,因此如果伴随各TFT11f被驱动而向与各TFT11f连接的各像素电极11g供给电位,则会在其与各像素电极11g之间产生电位差。并且,基于在对置电极11n与各像素电极11g之间产生的电位差,在液晶层11c中包含的液晶分子的取向状态变化,与其相伴,透过光的偏光状态变化,由此液晶面板11的透过光量针对每个像素部PX分别被控制,并且显示规定的彩色图像。此外,在对置电极11n的表面设置用于保持一对基板11a、11b之间的间隔、即液晶层11c的厚度(单元间隙)的间隔物部11q(参照图2至图4的双点划线)。
针对在阵列基板11b的内表面侧层叠形成的各种膜进行说明。如图5及图6所示,在阵列基板11b上,从下层(玻璃基板GS)侧按顺序层叠形成有第1金属膜(第1导电膜)13、栅极绝缘膜(第1绝缘膜)14、半导体膜15、第2金属膜(第2导电膜)16、第1层间绝缘膜(第2绝缘膜)17、第3金属膜(第3导电膜)18、第2层间绝缘膜(第3绝缘膜)19、透明电极膜(第4导电膜)20。此外,在图5及图6中,将在透明电极膜20的更上层侧层叠的取向膜11p的图示省略。
第1金属膜13,通过设为由1个种类的金属材料构成的单层膜或者由不同种类的金属材料构成的层叠膜或合金,从而具有导电性及遮光性,如图5及图6所示,构成栅极配线11i或TFT11f的栅极电极11f1等。栅极绝缘膜14由氮化硅(SiNx)、氧化硅(SiO2)等无机材料构成,将下层侧的第1金属膜13、和上层侧的半导体膜15及第2金属膜16保持为绝缘状态。半导体膜15由作为材料而使用了例如氧化物半导体、非晶硅、多晶硅等的薄膜构成,构成在TFT11f中与源极电极11f2和漏极电极11f3连接的沟道部(半导体部)11f4等。第2金属膜16与第1金属膜13同样地,设为由1个种类或者多个种类的金属材料构成的单层膜或者层叠膜或合金,从而具有导电性及遮光性,构成源极配线11j、TFT11f的源极电极11f2及漏极电极11f3等。第1层间绝缘膜17设为有机材料与无机材料的层叠构造,具有比后述的第2层间绝缘膜19大的膜厚,将下层侧的半导体膜15及第2金属膜16和上层侧的第3金属膜18保持为绝缘状态。第3金属膜18与第1金属膜13、第2金属膜16同样地,设为由1个种类或者多个种类的金属材料(例如Cu、Al、Mo、Ti等)构成的单层膜或者层叠膜、合金,从而具有导电性及遮光性,构成之后另行说明的遮光部21。第2层间绝缘膜19由无机材料构成,将下层侧的第3金属膜18与上层侧的透明电极膜20保持为绝缘状态。透明电极膜20由透明电极材料(例如ITO(Indium Tin Oxide)等)构成,构成像素电极11g。
在这里,针对TFT11f的结构详细地进行说明。如图4及图5所示,TFT11f具有由栅极配线11i的一部分构成的栅极电极11f1。栅极电极11f1由下述部分构成:栅极电极主体11f1a,其由栅极配线11i之中的与源极配线11j相交叉的部分及其附近部分构成;以及扩幅部11f1b,其由将栅极电极主体11f1a在Y轴方向上向成为连接对象的像素电极11g侧(图4所示的上侧)扩幅而成的部分构成。栅极电极11f1,俯视观察成为大致方形形状,其X轴方向上的两端部俯视观察相对于源极电极11f2及漏极电极11f3而分别重叠。栅极电极11f1基于向栅极配线11i供给的扫描信号对TFT11f进行驱动,对后述的源极电极11f2与漏极电极11f3之间的电流进行控制。
如图4及图5所示,TFT11f具有源极电极11f2,该源极电极11f2由源极配线11j之中的与栅极电极11f1重叠的部分构成。源极电极11f2由作为源极配线11j的一部分的源极电极主体11f2a构成。此外,由从源极配线11j在X轴方向上向漏极电极11f3侧(图4所示的右侧)扩幅的部分构成的扩幅部11f2b,是为了即使在相对于后述的开口24而产生开口24或像素电极11g的图案化偏移的情况下,也可以保证对光向沟道部11f4的照射进行抑制的效果,进而使得不会发生漏光等而设置的。源极电极主体11f2a俯视观察与后述的沟道部11f4重叠而与沟道部11f4连接。对此,扩幅部11f2b俯视观察与沟道部11f4不重叠,但是与构成栅极电极11f1的扩幅部11f1b的端部重叠。
如图4及图5所示,TFT11f具有在其与源极电极11f2之间隔着间隔的位置配置的漏极电极11f3。漏极电极11f3由下述部分构成:第1漏极电极构成部(沟道连接部)11f3a,其大部分俯视观察与后述的沟道部11f4重叠而与沟道部11f4连接;以及第2漏极电极构成部(像素电极连接部)11f3b,其俯视观察与沟道部11f4不重叠而与像素电极11g连接。第1漏极电极构成部11f3a设为Y轴方向上的尺寸比沟道部11f4大,但是比栅极电极11f1小,设为夹在栅极电极11f1中的Y轴方向上的两端部之间的配置。第2漏极电极构成部11f3b设为相对于第1漏极电极构成部11f3a,在Y轴方向上向与栅极配线11i侧的相反侧偏移的配置,在其大致中央位置配置贯穿第1层间绝缘膜17、第3金属膜18及第2层间绝缘膜19的接触孔17CH、18CH、19CH。另一方面,像素电极11g由俯视观察与TFT11f不重叠的第1像素电极构成部(像素电极主体)11g1、和俯视观察与TFT11f的至少一部分重叠的第2像素电极构成部11g2构成。第1像素电极构成部11g1的大部分配置于在CF基板11a中由像素间遮光部11l划分出的像素开口区域,从而作为主体而承担显示功能。第2像素电极构成部11g2的一部分俯视观察与第2漏极电极构成部11f3b重叠,其重叠部分通过上述接触孔17CH、18CH、19CH相对于第2漏极电极构成部11f3b而连接。
如图4及图5所示,TFT11f具有沟道部11f4,其由半导体膜15构成,经由栅极绝缘膜13与栅极电极11f1重叠的同时,与源极电极11f2及漏极电极11f3连接。在也包含沟道连接部在内的沟道部11f4中,平面形状成为横长的大致方形形状,且其长边方向(X轴方向)上的两端部分别与源极电极11f2及漏极电极11f3连接。沟道部11f4,其短边尺寸(宽度尺寸、Y轴方向上的尺寸)比源极电极11f2及漏极电极11f3的Y轴方向上的尺寸小。沟道部11f4配置成被夹在第1漏极电极构成部11f3a中的Y轴方向上的两端部之间。如果基于向栅极电极11f1供给的扫描信号而TFT11f成为接通状态,则向源极配线11j供给的图像信号(电流)从源极电极11f2经由由半导体材料构成的沟道部11f4向漏极电极11f3供给,其结果,像素电极11g被充电。
另外,如图4至图6所示,在阵列基板11b上,设置由第3金属膜18构成的遮光部21。此外,在图4中,将遮光部21的形成范围设为网点状而图示。遮光部21至少具有:俯视观察与构成TFT11f的沟道部11f4重叠的第1遮光部22;以及俯视观察与构成TFT11f的栅极电极11f1、源极电极11f2及漏极电极11f3不重叠的第2遮光部23。此外,遮光部21还具有:俯视观察与沟道部11f4不重叠,但是俯视观察与栅极电极11f1、源极电极11f2及漏极电极11f3重叠的部分(包含后述的扩展遮光部28等在内)。利用构成遮光部21的第1遮光部22,可以将相对于由半导体材料构成的沟道部11f4而从上层侧(与背光装置12侧的相反侧)照射的外界光(包含在液晶显示装置10的外部存在的环境光)遮挡。由此,可以抑制光向沟道部11f4的照射。在这里,在相对于栅极电极11f1、源极电极11f2及漏极电极11f3而从下层侧(背光装置12侧)照射外界光(包含来自于背光装置12的光)时,如果假设未由栅极电极11f1、源极电极11f2及漏极电极11f3遮挡的外界光由第1遮光部22反射,则有可能导致该反射光直接向沟道部11f4照射,或者该反射光在栅极电极11f1和第1遮光部22之间进行多重反射而向沟道部11f4照射。
关于这一点,如图5及图6所示,由于构成遮光部21的第2遮光部23在与TFT11f相邻的部分具有开口24,因此相对于栅极电极11f1、源极电极11f2及漏极电极11f3而从下层侧照射的外界光之中的、未由栅极电极11f1、源极电极11f2及漏极电极11f3遮挡的外界光,容易透过第2遮光部23的开口24,难以相对于第1遮光部22而从下层侧射入。由此,由于难以由第1遮光部22产生反射光,因此可以抑制光向沟道部11f4的照射。通过以上所述,可以降低与光向沟道部11f4照射相伴的TFT11f的特性变动、特别是断开状态的TFT11f中可能产生的泄漏电流。并且,液晶面板11及液晶显示装置10的显示品质变得良好。
下面,针对遮光部21与TFT11f之间的位置关系详细地进行说明。首先,如图4及图5所示,构成TFT11f的栅极电极11f1具有俯视观察与源极电极11f2及漏极电极11f3重叠的第1栅极电极构成部25、和俯视观察与源极电极11f2及漏极电极11f3不重叠的第2栅极电极构成部26。如图4及图6所示,其中的第2栅极电极构成部26由俯视观察与沟道部11f4重叠的沟道重叠部(半导体重叠部)26a、和俯视观察与沟道部11f4不重叠的沟道非重叠部(半导体非重叠部)26b构成。沟道非重叠部26b以将沟道重叠部26a在Y轴方向上从两侧夹入的方式配置一对。对此,第2遮光部23在与第2栅极电极构成部26相邻的位置配置开口24。具体地说,第2遮光部23以相对于构成第2栅极电极构成部26的一对沟道非重叠部26b而在Y轴方向上分别相邻的方式具有一对开口24。如图5所示,根据这种结构,在相对于栅极电极11f1之中的第1栅极电极构成部25的附近而从下层侧照射的外界光由第1遮光部22反射的情况下,该反射光容易向在沟道部11f4的上层侧配置的源极电极11f2、漏极电极11f3射入,难以向沟道部11f4直接射入。另一方面,如图6所示,如果假设相对于栅极电极11f1之中的第2栅极电极构成部26的附近而从下层侧照射的外界光由第1遮光部22反射,则有可能导致该反射光向沟道部11f4之中的在上层侧不配置源极电极11f2及漏极电极11f3的部分射入。关于这一点,由于第2遮光部23在与第2栅极电极构成部26相邻的位置配置开口24,因此相对于第2栅极电极构成部26的附近从下层侧照射的外界光容易透过第2遮光部23的开口24,难以由第1遮光部22反射。由此,可以更加抑制光向沟道部11f4的照射。
如图4及图6所示,遮光部21在俯视观察与第2栅极电极构成部26重叠的部分的至少一部分,具有与开口24连通的扩展开口27。详细地说,扩展开口27以俯视观察分别与构成第2栅极电极构成部26的一对沟道非重叠部26b的一部分(详细地说,与沟道重叠部26a侧的相反侧的端部)重叠的方式配置一对,分别与一对开口24连通。根据这种结构,相对于第2栅极电极构成部26的附近而从下层侧照射的外界光,透过第2遮光部23的开口24及与其连通的扩展开口27,从而更加难以由第1遮光部22反射。由此,可以进一步抑制光向沟道部11f4的照射。
如图4及图6所示,遮光部21具有俯视观察与沟道部11f4不重叠,但是与栅极电极11f1重叠并且与第1遮光部22相连的扩展遮光部28。详细地说,扩展遮光部28通过将俯视观察与沟道部11f4重叠的第1遮光部22沿Y轴方向向两侧延长从而设置一对。一对扩展遮光部28以俯视观察分别与栅极电极11f1之中的一对沟道非重叠部26b的一部分(详细地说,沟道重叠部26a侧的部分)重叠的方式配置。根据这种结构,利用与第1遮光部22相连的扩展遮光部28对相对于沟道部11f4而向上层侧照射的外界光更适当地遮挡,因此可以更加抑制光向沟道部11f4的照射。
下面,针对遮光部21与像素电极11g之间的位置关系详细地进行说明。如图2及图4所示,遮光部21具有像素遮光部29,其第2遮光部23以将构成像素电极11g的第1像素电极构成部11g1包围的方式开口。像素遮光部29具有像素开口部30,所述像素开口部30成为第1像素电极构成部11g1之中的纵长的大致方形形状,而俯视观察与在TFT11f之间沿Y轴方向隔着间隔的大部分重叠。像素遮光部29对从下层侧照射的外界光进行遮光,但像素开口部30将上述外界光透过而使其朝向第1像素电极构成部11g1,并且用于显示。并且,如图4至图6所示,像素电极11g以第2像素电极构成部11g2的一部分与第1遮光部22的至少一部分重叠的方式配置。并且,遮光部21设为在非显示区域中与供给一定的电位的配线(例如向对置电极11n供给信号的配线)连接的结构。根据这种结构,由于与由作为导电性材料的第3金属膜18构成的遮光部21的第1遮光部22的至少一部分重叠,因此在两者11g、21之间形成静电电容。由此,在保持向像素电极11g充电的电压的基础上优选,可以防止对比度降低、不均匀等的显示不良。另外,利用遮光部21,实现与栅极电极11f1连接的栅极配线11i、与源极电极11f2连接的源极配线11j与像素电极11g之间的电场遮蔽,在这些配线(包含栅极配线11i、源极配线11j)等之间,像素电极11g难以形成寄生电容,并且还可以防止液晶分子的反向倾斜等的取向混乱。另外,如图1所示,像素遮光部29与构成像素电极11g的第1像素电极构成部11g1的外缘局部地重叠。根据这种结构,由于在像素电极11g与遮光部21之间形成的静电电容更大,因此在保持向像素电极11g充电的电压的基础上更加优选。
如图4及图6所示,像素电极11g具有开口重叠部31,该开口重叠部31以第2像素电极构成部11g2俯视观察与第2遮光部23的开口24重叠的方式配置。由于开口重叠部31是像素电极11g的一部分,因此使透过开口24而朝向上层侧的光透过,几乎不会向下层侧反射。根据这种结构,由于在第2遮光部23的开口24中,也可以获得基于向包含开口重叠部31在内的像素电极11g充电的电压的电场,因此可以防止液晶分子的反向倾斜等的取向混乱。
如图4及图6所示,构成TFT11f的栅极电极11f1,一对沟道非重叠部26b中的与沟道重叠部26a侧相反一侧的一对端部26b1,与源极电极11f2及漏极电极11f3不重叠。对此,遮光部21构成为以第2遮光部23与上述一对端部26b1分别相邻的方式具有一对开口24。另外,如图4所示,遮光部21以第2遮光部23将一对像素电极11g分别包围的方式具有一对像素遮光部29。一对开口24之中的一个与第3金属膜18的接触孔18CH连通,对此,另一个与像素遮光部29的像素开口部30连通。与接触孔18CH连通的开口24,相对于沟道部11f4而在Y轴方向上配置于成为其沟道部11f4的连接对象的像素电极11g侧。与像素开口部30连通的开口24,相对于沟道部11f在Y轴方向上配置于成为其沟道部11f4的非连接对象的像素电极11g侧。通过这样一个开口24与接触孔18CH连通,并且另一个开口24与像素开口部30连通,从而遮光部21中的开口范围被扩展,因此遮光部21的图案化变得容易。
并且,如图4及图6所示,像素电极11g以相对于第2遮光部23中的一对开口24而在与沟道部11f4侧的相反侧相邻的方式至少配置一对。这些一对像素电极11g各自的第2像素电极构成部11g2中的开口重叠部31相对于第2遮光部23中的一对开口24重叠。根据这种结构,由于第2遮光部23与栅极电极11f1中的一对端部26b1相邻的部分分别设为开口24,因此相对于栅极电极11f1从下层侧照射的外界光之中未由栅极电极11f1遮挡的外界光,透过第2遮光部23中的一对开口24而更加难以相对于第1遮光部22从下层侧射入。在此基础上,由于相对于第2遮光部23中的一对开口24而构成一对像素电极11g的第2像素电极构成部11g2中的开口重叠部31分别重叠,因此利用基于向一对像素电极11g充电的电压的电场,可以防止液晶分子的反向倾斜等的取向混乱,并且透过第2遮光部23中的一对开口24的光分别被有效利用。
如以上说明所示,本实施方式的阵列基板(薄膜晶体管基板)11b具有:TFT(薄膜晶体管)11f,其至少具有栅极电极11f1、沟道部(半导体部)11f4、源极电极11f2、漏极电极11f3,该沟道部(半导体部)11f4由半导体材料构成,相对于栅极电极11f1的至少一部分而经由栅极绝缘膜(第1绝缘膜)14重叠于上层侧,该源极电极11f2相对于沟道部11f4的一部分而配置于上层侧而与沟道部11f4连接,该漏极电极11f3在与该源极电极11f2之间隔着间隔,并且相对于沟道部11f4的一部分而配置于上层侧,与沟道部11f4连接;以及遮光部21,其相对于沟道部11f4、源极电极11f2及漏极电极11f3而经由第1层间绝缘膜(第2绝缘膜)17配置于上层侧,该遮光部21至少具有与沟道部11f4重叠的第1遮光部22、和与栅极电极11f1、源极电极11f2及漏极电极11f3不重叠的第2遮光部23,在与TFT11f相邻的部分具有开口24。
这样,如果向构成TFT11f的栅极电极11f1及源极电极11f2分别供给信号,则经由由半导体材料构成的沟道部11f4而在源极电极11f2与漏极电极11f3之间流过电流。遮光部21具有经由第1层间绝缘膜17而相对于沟道部11f4配置于上层侧并与沟道部11f4重叠的第1遮光部22,可以利用该第1遮光部22,对相对于由半导体材料构成的沟道部11f4而从上层侧照射的外界光进行遮挡,因此可以抑制光向沟道部11f4的照射。其另一方面,在相对于栅极电极11f1、源极电极11f2及漏极电极11f3而从下层侧照射外界光时,如果假设未由栅极电极11f1、源极电极11f2及漏极电极11f3遮挡的外界光由第1遮光部22反射,则有可能导致该反射光会直接向沟道部11f4照射,或者该反射光在栅极电极11f1与第1遮光部22之间进行多重反射而向沟道部11f4照射。关于这一点,由于遮光部21具有与栅极电极11f1、源极电极11f2及漏极电极11f3不重叠的第2遮光部23,其与TFT11f相邻的部分具有开口有开口24的第2遮光部23,因此相对于栅极电极11f1、源极电极11f2及漏极电极11f3而从下层侧照射的外界光之中的未由栅极电极11f1、源极电极11f2及漏极电极11f3遮挡的外界光,容易透过第2遮光部23的开口24,难以相对于第1遮光部22而从下层侧射入。由此,由于难以产生由第1遮光部22引起的反射光,因此可以抑制光向沟道部11f4的照射。通过以上所述,可以降低与向沟道部11f4的光的照射相伴的TFT11f的特性变动,特别是在设为断开状态的TFT11f中可能产生的泄漏电流。
另外,栅极电极11f1具有与源极电极11f2及漏极电极11f3重叠的第1栅极电极构成部25、和与源极电极11f2及漏极电极11f3不重叠的第2栅极电极构成部26,第2遮光部23在与第2栅极电极构成部26相邻的位置配置开口24。这样,在相对于栅极电极11f1之中的第1栅极电极构成部25的附近从下层侧照射的外界光由第1遮光部22反射的情况下,该反射光容易向配置于沟道部11f4的上层侧的源极电极11f2或漏极电极11f3射入,难以向沟道部11f4直接射入。另一方面,如果假设相对于栅极电极11f1之中的第2栅极电极构成部26的附近而从下层侧照射的外界光由第1遮光部22反射,则会有可能导致该反射光向沟道部11f4之中的未在上层侧配置源极电极11f2及漏极电极11f3的部分射入。关于这一点,由于第2遮光部23在与第2栅极电极构成部26相邻的位置配置开口24,因此相对于第2栅极电极构成部26的附近而从下层侧照射的外界光容易透过第2遮光部23的开口24,难以利用第1遮光部22反射。由此,可以更加抑制光向沟道部11f4的照射。
另外,遮光部21在与第2栅极电极构成部26重叠的部分的至少一部分具有与开口24连通的扩展开口27。这样,相对于第2栅极电极构成部26的附近而从下层侧照射的外界光,透过第2遮光部23的开口24及与其连通的扩展开口27,从而更加难以利用第1遮光部22反射。由此,可以进一步抑制光向沟道部11f4的照射。
另外,遮光部21具有扩展遮光部28,所述扩展遮光部28与沟道部11f4不重叠,但与栅极电极11f1重叠,并且与第1遮光部22相连。这样,可以利用与第1遮光部22相连的扩展遮光部28,适当地遮挡相对于沟道部11f4而从上层侧照射的外界光,由此可以更加抑制光向沟道部11f4的照射。
另外,具有相对于遮光部21经由第3绝缘膜配置于上层侧而与漏极电极11f3连接的像素电极11g,像素电极11g至少具有与TFT11f不重叠的第1像素电极构成部11g1、和与TFT11f的至少一部分重叠的第2像素电极构成部11g2,对此,遮光部21具有第2遮光部23以包围第1像素电极构成部11g1的方式开口有开口24的像素遮光部29,并且由导电性材料构成,像素电极11g以第2像素电极构成部11g2的一部分与与第1遮光部22的至少一部分重叠的方式配置。这样,如果经由沟道部11f4而在源极电极11f2与漏极电极11f3之间流过电流,则像素电极11g被充电。由于遮光部21具有使第2遮光部23以包围第1像素电极构成部11g1的方式开口有开口24的像素遮光部29,因此可以使透过了该开口24的光朝向像素电极11g。相对于遮光部21而经由第3绝缘膜配置于上层侧的像素电极11g,通过第2像素电极构成部11g2的一部分与由导电性材料构成的遮光部21的第1遮光部22的至少一部分重叠,从而在两者之间形成静电电容。由此,在对向像素电极11g充电的电压进行保持的基础上优选。另外,利用遮光部21实现像素电极11g的电场遮蔽,像素电极11g难以形成寄生电容,并且可以防止液晶分子的反向倾斜等的取向混乱。
另外,像素电极11g具有以第2像素电极构成部11g2与第2遮光部23的开口24重叠的方式配置的开口重叠部31。由此,由于像素电极11g的第2像素电极构成部11g2具有与第2遮光部23的开口24重叠的开口重叠部31,因此通过获得基于向包含开口重叠部31在内的像素电极11g充电的电压的电场,从而可以防止液晶分子的反向倾斜等的取向混乱。
另外,栅极电极11f1具有构成对边的一对端部26b1而一对端部26b1与源极电极11f2及漏极电极11f3不重叠,对此,遮光部21设为以第2遮光部23与一对端部26b1的分别相邻的方式具有一对开口24的结构,像素电极11g相对于第2遮光部23中的一对开口24而以在与沟道部11f4侧的相反侧相邻的方式至少配置一对,一对像素电极11g各自的第2像素电极构成部11g2中的开口重叠部31相对于第2遮光部23中的一对开口24进行重叠。这样,由于第2遮光部23,与栅极电极11f1中的一对端部26b1相邻的部分分别设为开口24,因此相对于栅极电极11f1而从下层侧照射的外界光之中未由栅极电极11f1遮挡的的外界光,更加难以透过第2遮光部23中的一对开口24而相对于第1遮光部22从下层侧射入。在此基础上,由于相对于第2遮光部23中的一对开口24而构成一对像素电极11g的第2像素电极构成部11g2中的开口重叠部31分别重叠,因此利用基于向一对像素电极11g充电的电压的电场,可以防止液晶分子的反向倾斜等的取向混乱,并且透过了第2遮光部23中的一对开口24的光分别被有效利用。
另外,遮光部21的第2遮光部23至少具有一对像素遮光部29,并且第2遮光部23中的一对开口24中的至少任一个,与一对像素遮光部29的像素开口部30之中的相邻的像素开口部连通。这样,由于遮光部21中的开口范围被扩展,因此遮光部21的图案化变得容易。
另外,遮光部21、像素遮光部29与像素电极11g的外缘局部地重叠。这样,由于在像素电极11g与遮光部21之间形成的静电电容变得更大,因此在对向像素电极11g充电的电压进行保持的基础上更加优选。
另外,具有像素电极11g,该像素电极11g相对于遮光部21而经由第2层间绝缘膜(第3绝缘膜)19配置于上层侧,通过在第1层间绝缘膜17、遮光部21及第2层间绝缘膜19之中与漏极电极11f3的一部分重叠的位置开口有开口24的接触孔17CH~19CH,与漏极电极11f3连接,作为遮光部21,开口24与接触孔17CH~19CH连通。这样,由于遮光部21中的开口范围被扩展,因此遮光部21的图案化变得容易。
另外,本实施方式涉及的液晶面板(显示面板)11具有:上述记载的阵列基板11b;以及CF基板(相对基板)11a,其以相对于阵列基板11b而板面之间相对的方式配置。根据这种结构的液晶面板11,由于TFT11f的特性变动被抑制,因此显示品质变得良好。
另外,本实施方式涉及的液晶显示装置(显示装置)10具有:上述记载的液晶面板11;以及背光装置(照明装置)12,其以在与CF基板11a之间夹入阵列基板11b的方式配置,相对于液晶面板11照射光。根据这种结构的液晶显示装置10,如果来自于背光装置12的光向阵列基板11b照射,则该光相对于阵列基板11b所具有的遮光部21从下层侧照射,但通过透过第2遮光部23的开口24,从而难以从下层侧向第1遮光部22射入。由此,由于由第1遮光部22引起的反射光难以产生而可以抑制光向沟道部11f4的照射,因此抑制TFT11f的特性变动。由此,显示品质变得良好。
<实施方式2>
利用图7至图9对本发明的实施方式2进行说明。在该实施方式2中,示出将液晶面板111变更为VA模式。此外,针对与上述实施方式1同样的构造、作用及效果,重复的说明省略。
本实施方式涉及的液晶面板111设为VA(Vertical Alignment)模式,更详细地说,设为CPA(Continuous Pinwheel Alignment)模式。如图7及图8所示,在CF基板111a和阵列基板111b之中的与液晶层111c相接的最内表面分别形成取向膜111o、111p,它们用于使在液晶层111c中包含的液晶分子(在这里使用介电常数各向异性为负的液晶材料)取向。这些取向膜111o、111p是使液晶分子的长轴相对于基板而向法线方向取向的垂直取向膜。并且,在CF基板111a的对置电极111n设置用于对液晶分子进行取向控制的开口部32。可以利用在该开口部32和像素电极111g的缘部之间产生的电场(从基板的法线方向倾斜的方向的电场)以开口部32为中心而使液晶分子的配光方向以放射状连续地不同。开口部32配置于将像素电极111g包围的像素开口部130的大致中央位置。此外,在图8中,将开口部32由双点划线图示。另外,该液晶面板111设为在不向液晶层111c施加电压时,光的透过率最小而进行黑色显示的常黑模式。
如图9所示,在本实施方式中,也是设为像素电极111g中的第2像素电极构成部111g2的开口重叠部131俯视观察相对于遮光部121中的开口124重叠的配置,因此可以利用基于向像素电极111g充电的电压的电场,防止在开口124附近存在的液晶层111c的液晶分子涉及的取向状态混乱。其结果,可以防止产生漏光,并且可以抑制响应速度降低。另外,本实施方式涉及的像素电极111g的平面形状与上述实施方式1不同,例如角部被倾斜地切开等。此外,作为用于进行取向控制的构造,也可以取代开口部32,使用由树脂材料形成的大致圆形的凸起状的构造物。
<实施方式3>
利用图10至图12对本发明的实施方式3进行说明。在该实施方式3中,示出在上述实施方式1中追加了共用电极33。此外,针对与上述实施方式1同样的构造、作用及效果,重复的说明省略。
如图10及图11所示,在本实施方式涉及的阵列基板211b上设置有共用电极33。共用电极33由以夹在构成遮光部221的第3金属膜218与第1层间绝缘膜217之间的方式配置的第2透明电极膜34构成。第2透明电极膜34与构成像素电极211g的透明电极膜220同样地由透明电极材料构成。第2透明电极膜34(共用电极33)以在第3金属膜218(遮光部221)的下层侧直接接触的方式配置,相对于第3金属膜218(遮光部221)而电性连接。共用电极33在阵列基板211b的显示区域的面内大致以整面状设置,但俯视观察与各接触孔217CH~219CH重叠的部分设为开口部35。由此,由于共用电极33在经由第2层间绝缘膜(第3绝缘膜)219而重叠的像素电极211g的第1像素电极构成部211g1之间形成静电电容,因此实现向像素电极211g充电的电压的保持。并且,由于共用电极33与由导电性材料构成的遮光部221连接,因此在实现像素电极211g的电压保持的基础上,更加优选。
并且,如图10及图12所示,共用电极33具有俯视观察与遮光部221的开口224重叠,并且俯视观察与像素电极211g的开口重叠部231重叠的共用电极侧开口重叠部36。由此,共用电极侧开口重叠部36,通过俯视观察与开口重叠部231重叠,从而即使在不形成遮光部221的开口224处,在像素电极211g与共用电极33之间也形成静电电容。由此,在保持向像素电极211g充电的电压的基础上更加优选。另外,利用共用电极侧开口重叠部36实现遮光部221的开口224中的像素电极211g的电场遮蔽,在与其它配线(包含栅极配线211i或源极配线211j)等之间,像素电极211g难以形成寄生电容。
如以上说明所示,根据本实施方式,具有介于遮光部221与第1层间绝缘膜217之间,并且与像素电极211g之中的至少第1像素电极构成部211g1重叠的方式配置的共用电极33,共用电极33具有与开口重叠部231重叠的共用电极侧开口重叠部36。这样,通过在经由第1层间绝缘膜217彼此重叠的像素电极211g的第1像素电极构成部211g1和共用电极33之间形成静电电容,从而实现向像素电极211g充电的电压的保持。由于该共用电极33具有与构成像素电极211g的第2像素电极构成部211g2的开口重叠部31重叠的共用电极侧开口重叠部36,因此即使在不形成遮光部221的开口224处,也在像素电极211g与共用电极33之间形成静电电容。由此,在保持向像素电极211g的电压的基础上更加优选。另外,利用共用电极侧开口重叠部36实现遮光部221的开口224中的像素电极211g的电场遮蔽,像素电极211g更加难以形成寄生电容。
<其它实施方式>
本发明并不限定于由上述记述及附图说明的实施方式,例如如下所述的实施方式也包含在本发明的技术范围内。
(1)在上述各实施方式中,示出形成与遮光部的开口连通的扩展开口的情况,但该扩展开口的具体的形成范围或平面形状等可以适当变更。另外,也可以省略扩展开口。
(2)除了上述各实施方式以外,开口及扩展开口的具体的配置、平面形状及形成范围等可以适当变更。
(3)在上述各实施方式中,示出遮光部的开口在Y轴方向上隔着沟道部而配置一对的情况,但也可以将一对开口之中的任一个开口省略。
(4)在上述各实施方式中,示出遮光部具有扩展遮光部的情况,但扩展遮光部的具体的形成范围或平面形状等可以适当变更。另外,也可以省略扩展遮光部。
(5)在上述各实施方式中,示出像素电极具有开口重叠部的情况,但相对于开口的开口重叠部的具体的重叠范围等可以适当变更。另外,也可以省略开口重叠部。
(6)在上述实施方式3中,示出共用电极相对于遮光部而配置于下层侧(第1层间绝缘膜之间)的情况,但共用电极也可以相对于遮光部而配置于上层侧(第2层间绝缘膜之间)。
(7)除了上述的各实施方式以外,栅极电极、源极电极、漏极电极、沟道部、像素电极等的配置、平面形状及形成范围等,可以适当地变更。在将这些配置等变更了情况下,与其对应而遮光部的开口的配置等也进行变更即可。
(8)在上述各实施方式中,示出在CF基板中,在对置电极的表面设置柱状的间隔物部的情况,但也可以通过将球状的间隔材料散布于液晶层中,从而保持一对基板间的间隔。在该情况下,在CF基板的像素间遮光部之中,可以将沿X轴方向延伸的部分选择性地省略。在该情况下,在像素间遮光部之中,对于沿Y轴方向延伸的部分,为了实现像素部间的混色防止而也优选残留。
(9)在上述各实施方式中,示出第1层间绝缘膜设为有机材料与无机材料的层叠构造的情况,但第1层间绝缘膜也可以仅由有机材料和无机材料中的某一个构成。
(10)在上述各实施方式中,示出遮光部由第3金属膜构成的情况,但遮光部也可以由除了金属材料以外的遮光材料构成。
(11)在上述各实施方式中,示出液晶面板的动作模式设为TN模式或者VA模式的情况,但也可以是FFS(Fringe Field Switching)模式等。在FFS模式中,去除了CF基板侧的对置电极,并且在阵列基板侧设置在与像素电极之间形成电场的共用电极。
附图标记说明
10…液晶显示装置(显示装置),11、111…液晶面板(显示面板),11a、111a…CF基板(相对基板),11b、111b、211b…阵列基板(薄膜晶体管基板),11f…TFT(薄膜晶体管),11f1…栅极电极,11f2…源极电极,11f3…漏极电极,11f4…沟道部(半导体部),11g、111g、211g…像素电极,12…背光装置(照明装置),14…栅极绝缘膜(第1绝缘膜),17、217…第1层间绝缘膜(第2绝缘膜),17CH、217CH…接触孔,18CH、218CH…接触孔,19、219…第2层间绝缘膜(第3绝缘膜),19CH、219CH…接触孔,21、121、221…遮光部,22…第1遮光部,23…第2遮光部,24、124、224…开口,25…第1栅极电极构成部,26…第2栅极电极构成部,26b1…端部,27…扩展开口,28…扩展遮光部,29…像素遮光部,31、131、231…开口重叠部,33…共用电极,36…共用电极侧开口重叠部。
Claims (11)
1.一种薄膜晶体管基板,其特征在于,具有:
薄膜晶体管,其至少具有栅极电极、半导体部、源极电极、以及漏极电极,所述半导体部由半导体材料构成,且经由第1绝缘膜重叠于所述栅极电极的至少一部分的上层侧,所述源极电极配置于所述半导体部的一部分的上层侧而与所述半导体部连接,所述漏极电极在与所述源极电极之间隔着间隔并且配置于所述半导体部的一部分的上层侧而与所述半导体部连接;以及
遮光部,其经由第2绝缘膜配置于所述半导体部、所述源极电极及所述漏极电极的上层侧,该遮光部至少具有与所述半导体部重叠的第1遮光部、和与所述栅极电极、所述源极电极及所述漏极电极不重叠的第2遮光部,该第2遮光部在与所述薄膜晶体管相邻的部分具有开口,
所述栅极电极具有与所述源极电极及所述漏极电极重叠的第1栅极电极构成部、和与所述源极电极及所述漏极电极不重叠的第2栅极电极构成部,
所述第2遮光部在与所述第2栅极电极构成部相邻的位置配置所述开口,
所述遮光部具有扩展开口,所述扩展开口在与所述第2栅极电极构成部重叠的部分的至少一部分与所述开口连通。
2.根据权利要求1所述的薄膜晶体管基板,其特征在于,
所述遮光部具有扩展遮光部,所述扩展遮光部与所述半导体部不重叠而与所述栅极电极重叠,并且与所述第1遮光部相连。
3.根据权利要求1或2的薄膜晶体管基板,其特征在于,
具有像素电极,其经由第3绝缘膜配置于所述遮光部的上层侧,并与所述漏极电极连接,
所述像素电极至少具有与所述薄膜晶体管不重叠的第1像素电极构成部、和与所述薄膜晶体管的至少一部分重叠的第2像素电极构成部,对此,所述遮光部具有以所述第2遮光部包围所述第1像素电极构成部的方式开口的像素遮光部,并且由导电性材料构成,
所述像素电极以所述第2像素电极构成部的一部分与所述第1遮光部的至少一部分重叠的方式配置。
4.根据权利要求3记载的薄膜晶体管基板,其特征在于,
所述像素电极具有以所述第2像素电极构成部与所述第2遮光部的所述开口重叠的方式配置的开口重叠部。
5.根据权利要求4记载的薄膜晶体管基板,其特征在于,
所述栅极电极成为,具有构成对边的一对端部而所述一对端部与所述源极电极及所述漏极电极不重叠,对此,所述遮光部成为以所述第2遮光部与所述一对端部分别相邻的方式具有一对所述开口的结构,所述像素电极以相对于所述第2遮光部中的一对所述开口而与所述半导体部侧的相反侧相邻的方式至少配置一对,
一对所述像素电极各自的所述第2像素电极构成部中的所述开口重叠部相对于所述第2遮光部中的一对所述开口重叠。
6.根据权利要求5所述的薄膜晶体管基板,其特征在于,
作为所述遮光部,所述第2遮光部具有至少一对所述像素遮光部,并且所述第2遮光部中的一对所述开口的至少任一个,与一对所述像素遮光部的开口之中的相邻的开口连通。
7.根据权利要求4至6中的任意一项所述的薄膜晶体管基板,其特征在于,
具有共用电极,其介于在所述遮光部与所述第3绝缘膜之间,或者介于所述遮光部与所述第2绝缘膜之间,并且以与所述像素电极之中的至少所述第1像素电极构成部重叠的方式配置,
所述共用电极具有与所述开口重叠部重叠的共用电极侧开口重叠部。
8.根据权利要求3所述的薄膜晶体管基板,其特征在于,
所述遮光部的所述像素遮光部与所述像素电极的外缘局部地重叠。
9.根据权利要求1或者2所述的薄膜晶体管基板,其特征在于,
具有像素电极,其经由第3绝缘膜而配置于所述遮光部的上层侧,并且通过在所述第2绝缘膜、所述遮光部及所述第3绝缘膜之中与所述漏极电极的一部分重叠的位置开口的接触孔,与所述漏极电极连接,
作为所述遮光部,所述开口与所述接触孔连通。
10.一种显示面板,其特征在于,具有:
根据权利要求1至9中的任意一项所述的薄膜晶体管基板;以及
相对基板,其以板面彼此相对的方式配置于所述薄膜晶体管基板。
11.一种显示装置,其特征在于,具有:
根据权利要求10所述的显示面板;以及
照明装置,其以在与所述相对基板之间夹入所述薄膜晶体管基板的方式配置,并且相对于所述显示面板照射光。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-007141 | 2017-01-19 | ||
JP2017007141 | 2017-01-19 | ||
PCT/JP2018/000563 WO2018135380A1 (ja) | 2017-01-19 | 2018-01-12 | 薄膜トランジスタ基板、表示パネル及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110178169A CN110178169A (zh) | 2019-08-27 |
CN110178169B true CN110178169B (zh) | 2021-03-30 |
Family
ID=62908121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880005786.2A Active CN110178169B (zh) | 2017-01-19 | 2018-01-12 | 薄膜晶体管基板、显示面板及显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11018164B2 (zh) |
CN (1) | CN110178169B (zh) |
WO (1) | WO2018135380A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11353729B2 (en) * | 2018-06-05 | 2022-06-07 | Sony Semiconductor Solutions Corporation | Liquid crystal display device and projection type display device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100218293B1 (ko) | 1995-12-08 | 1999-09-01 | 구본준 | 박막트랜지스터 액정표시소자 및 그의 제조방법 |
JP2955277B2 (ja) * | 1997-07-28 | 1999-10-04 | シャープ株式会社 | 液晶表示装置 |
KR100401265B1 (ko) * | 1998-12-04 | 2004-03-20 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터형 광 감지소자 |
JP3889533B2 (ja) * | 1999-09-22 | 2007-03-07 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
JP4045226B2 (ja) * | 2002-10-31 | 2008-02-13 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
KR20150058386A (ko) * | 2012-11-21 | 2015-05-28 | 샤프 가부시키가이샤 | 표시 장치 |
JP6244802B2 (ja) * | 2013-10-11 | 2017-12-13 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP2016038434A (ja) * | 2014-08-06 | 2016-03-22 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN104465675B (zh) * | 2014-12-31 | 2017-08-25 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板、液晶面板以及液晶显示器 |
KR102363666B1 (ko) * | 2015-04-30 | 2022-02-17 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2018
- 2018-01-12 US US16/472,790 patent/US11018164B2/en active Active
- 2018-01-12 CN CN201880005786.2A patent/CN110178169B/zh active Active
- 2018-01-12 WO PCT/JP2018/000563 patent/WO2018135380A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2018135380A1 (ja) | 2018-07-26 |
US11018164B2 (en) | 2021-05-25 |
CN110178169A (zh) | 2019-08-27 |
US20200335531A1 (en) | 2020-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8614779B2 (en) | Lateral electric field type active-matrix addressing liquid crystal display device | |
KR100841153B1 (ko) | 액정 장치 및 전자기기 | |
JP5197206B2 (ja) | 液晶表示装置 | |
JP4396614B2 (ja) | 液晶装置及び電子機器 | |
JP4645488B2 (ja) | 液晶装置及び電子機器 | |
JP5175127B2 (ja) | 液晶表示装置 | |
KR20000029318A (ko) | 액티브매트릭스 액정표시장치 | |
JP5460123B2 (ja) | 液晶表示装置 | |
US10976629B2 (en) | Curved display panel | |
US8094283B2 (en) | Liquid crystal display | |
EP2302445B1 (en) | Liquid crystal display device and method of driving the same | |
JP2014126674A (ja) | 液晶表示装置 | |
CN110312963B (zh) | 带位置输入功能的显示装置 | |
KR101430526B1 (ko) | 표시 기판 및 이를 갖는 표시 장치 | |
JP2007226200A (ja) | 液晶装置及び電子機器 | |
US9335590B2 (en) | Liquid crystal display element and liquid crystal display device | |
US10890815B2 (en) | Display apparatus | |
CN110178169B (zh) | 薄膜晶体管基板、显示面板及显示装置 | |
WO2018212034A1 (ja) | 位置入力機能付き表示装置 | |
JP4905011B2 (ja) | 液晶装置、及び電子機器 | |
JPH08160451A (ja) | アクティブマトリクス液晶表示素子 | |
US7876387B2 (en) | Lateral electric field type liquid crystal display device | |
US20220350209A1 (en) | Display substrate, display panel and display device | |
JP4110889B2 (ja) | 液晶表示装置 | |
JP2007226199A (ja) | 液晶装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |